vddとは 意味・読み方・使い方

Each charge circuit 50 precharges only a bit line pair BL/BLB of a selection target to be selected by the address AD to a VDD level on the basis of the precharge signal RPC, and charges the bit line pair BL/BLB to maintain a potential VDD-x lower than the VDD level after the data read or write operation.例文帳に追加

各チャージ回路５０は、データの読み出し時において、アドレスADにより選択される選択対象のビット線対BL/BLBのみを、プリチャージ信号RPCに基づいてVDDレベルへプリチャージし、データの読み出し動作又はデータの書き込み動作後にビット線対BL/BLBを、VDDレベルよりも低い電位VDD-xを維持するようにチャージする。 - 特許庁

When the anode voltage Vdd is changed, the cathode voltage Vss is also shifted to make it link with the anode voltage Vdd.例文帳に追加

アノード電圧Ｖｄｄを変化させる時は、カソード電圧Ｖｓｓも連動させてシフトさせる。 - 特許庁

The gates of the NFET (134 or 136) compare/transfer FETs are driven to a voltage above the positive power source voltage (VDD).例文帳に追加

比較・転送FETのNFET(134と136)のゲートが正の電源電圧(VDD)を超える電圧まで駆動される。 - 特許庁

The other (Q12) of the switches is biased to an on position when the signal (S13) is greater than the high level (VDD), with the signal (S14) discharging to at least below the high level (VDD) while the switch (Q12) is in the on position.例文帳に追加

信号(S14)が高レベル(VDD)を超えると、スイッチの他方(Q12)に、オン位置につくようにバイアスがかけられ、スイッチ(Q12)がオン位置にいる間、信号(S14)が少なくとも高レベル(VDD)より低くなるまで、放電する。 - 特許庁

Each charge circuit 50 charges the bit line pair BL/BLB to a fixed potential VDD-x after the read/write operation, but does not charge the pair when a potential exceeds the fixed potential VDD-x.例文帳に追加

各チャージ回路５０は、読み出し／書き込みの動作後に、ビット線対BL/BLBを一定の電位VDD-xにチャージし、それ以上の電位の時はチャージをしない。 - 特許庁

Next, the voltage Vdd is set higher by ΔV, and current Ic(Vdd+ΔV, Vss) is measured.例文帳に追加

次に、電圧Ｖｄｄを△Ｖ分だけ高く設定し、電流Ｉｃ（Ｖｄｄ＋△Ｖ，Ｖｓｓ）を測定する。 - 特許庁

A first charge pump circuit 1 boosts a first voltage VDD to generate a second voltage 2*VDD.例文帳に追加

第１チャージポンプ回路1は、第１電圧ＶＤＤを昇圧して第２電圧２＊ＶＤＤを生成する。 - 特許庁

A second charge pump circuit 2 boosts the second voltage 2*VDD to generate a third voltage 3*VDD.例文帳に追加

第２チャージポンプ回路2は、第２電圧２＊ＶＤＤを昇圧して第３電圧３＊ＶＤＤを生成する。 - 特許庁