clk3とは 意味・読み方・使い方

The frequency of CLK1 and CLK2 is set higher than the frequency of CLK3 and CLK4.例文帳に追加

また、ＣＬＫ１，ＣＬＫ２の周波数をＣＬＫ３，ＣＬＫ４の周波数よりも高くしている。 - 特許庁

The signal generation circuit 4 generates control signals CLK1 to CLK3 based on a reference signal DCLK.例文帳に追加

信号生成回路４は、基準信号ＤＣＬＫに基づき制御信号ＣＬＫ１〜３を生成する。 - 特許庁

A write signal generating park 17 generates a laser diode drive signal by synchronizing an image signal with the write clock signal CLK3.例文帳に追加

書き込み信号生成部１７では、画像信号を書き込み信号に同期させてレーザダイオード駆動信号を生成する。 - 特許庁

The level shift circuit 20 shifts the control level of CLK3 and CLK4 to the output level of the first boost circuit 10.例文帳に追加

レベルシフト回路２０は、ＣＬＫ３，ＣＬＫ４の制御レベルを、第１の昇圧回路１０の出力レベルにシフトさせる。 - 特許庁

The data transmission reception circuit 1d extracts only a reception signal RSD1 from the signal on the transmission line 1e, a composite circuit 1f obtains an original serial data RSD0 and also extracts a synchronization signal CLK3, and the obtained serial data is converted into parallel data RPD in a serial-parallel conversion circuit 1g.例文帳に追加

データ送受信回路1dは伝送線路1e上の信号から受信信号RSD1のみを抽出し、複合化回路1fで元のシリアルデータRSD0を得ると共に同期信号CLK3を抽出し、得られたシリアルデータをシリアル−パラレル変換回路1gでパラレルデータRPDに変換する。 - 特許庁

A measuring clock generation circuit 200 changes a timing of an operation clock CLK2 of a memory part 140, to thereby generate a measuring clock CLK3.例文帳に追加

測定クロック生成回路２００はメモリ部１４０の動作クロックＣＬＫ２のタイミングを変化させることで測定クロックＣＬＫ３を生成する。 - 特許庁

A gate line driver circuit 30 is driven by clock signals CLK1-CLK3 having different phases, and includes cascade-connected plural unit shift registers SR.例文帳に追加

ゲート線駆動回路３０は、それぞれ位相の異なるクロック信号ＣＬＫ１〜ＣＬＫ３により駆動され、縦続接続した複数の単位シフトレジスタSRを含む。 - 特許庁

Further, in this embodiment, the oscillator circuit produces a four-phase clock, comprising the oscillatory output signals (CLK0, CLK1, CLK2, CLK3) from each of the four ring oscillators.例文帳に追加

またこの実施の形態では、発振器回路は４個のリング発振器のそれぞれからの振動性出力信号(ＣＬＫ０，ＣＬＫ１，ＣＬＫ２，ＣＬＫ３)で構成する４相クロックを作る。 - 特許庁