depletion effectとは 意味・読み方・使い方

Furthermore, a memory device having an isolation collar 400 and a capacitor is provided, and when a field effect switch is at an off-state, a depletion region is superposed on the isolation collar 400, and the depletion region will not be superposed on the isolation collar, when the field effect switch is at an on-state.例文帳に追加

さらに、分離カラー４００およびキャパシタを有する記憶デバイスを備え、電界効果スイッチがオフ状態であるとき、空乏領域は分離カラーに重なり、電界効果スイッチがオン状態であるとき、空乏領域は分離カラーに重ならない。 - 特許庁

To suppress short channel effect in a field effect type transistor by preventing the reduction of driving capacity due to depletion of gate electrode and realizing a shallow junction between source and drain.例文帳に追加

電界効果型トランジスタにおいて、ゲート電極の空乏化による駆動能力の低下を防止しつつソース−ドレインの浅い接合を実現して短チャネル効果を抑制する。 - 特許庁

A depletion mode in which a field-effect transistor provided to a pixel turns OFF when not applied with an OFF signal at its gate, is set.例文帳に追加

画素に設ける電界効果トランジスタをゲート端子にオフ信号が印加されてない状態でオンとなるディプレッションモードとする。 - 特許庁

The impurity regions 104 suppress the expansion of the drain side depletion layer to the channel formation region 103 for preventing the short channel effect.例文帳に追加

この不純物領域１０４がドレイン側空乏層のチャネル形成領域１０３への広がりを抑え、短チャネル効果を防止する。 - 特許庁

Then, only a carrier generated in the depletion layer and receiving an effect of acceleration by the electric field of the depletion layer is effectively accelerated in the direction of the PN junction 23, so a decrease in response can be prevented.例文帳に追加

したがって、上記空乏層内で発生して空乏層の電界による加速が寄与されるキャリヤのみをＰＮ接合２３の方向に効果的に加速することができ、応答速度の低下を防止できる。 - 特許庁

To provide a semiconductor device which includes not only a gate electrode whose depletion effect is suppressed but also sufficient driving capability with small variation in characteristics.例文帳に追加

空乏化が抑制されたゲート電極を備え、特性のばらつきが小さく十分な駆動能力を有する半導体装置を提供する。 - 特許庁

To provide a CMOS of a semiconductor element for preventing a depletion effect of a gate electrode and a boron permeation phenomenon from occurring, and to provide a method for manufacturing the same.例文帳に追加

ゲート電極の枯渇効果及び硼素浸透現象を防止する半導体素子のＣＭＯＳ及びその製造方法を提供する。 - 特許庁

A memory cell structure is equipped with a field effect switch provided with a gate terminal 1000 possessed of a trench upper part and a depletion region in a substrate.例文帳に追加

メモリセル構造は、基板内の空乏領域およびトレンチ上部を有するゲート端子１０００を有する電界効果スイッチを備えている。 - 特許庁