junction-type FETとは 意味・読み方・使い方

This pressure-resistant analog switch circuit is provided with a high pressure-resistant junction type FET 71, resistances 72 and 73, a diode 74, and an NPN transistor 75.例文帳に追加

高耐圧接合型ＦＥＴ７１と、抵抗７２，７３と、ダイオード７４と、ＮＰＮトランジスタ７５とを備える。 - 特許庁

An N channel junction type FET (Field-Effect Transistor) 133 is disposed between a power supply input terminal 111 and a sensor output terminal 113, and a gate of the N channel junction type FET 133 is connected to the node between of a bias resistor R_5 and a second ground terminal 112.例文帳に追加

電源入力端子１１１とセンサ出力端子１１３との間にＮチャンネル接合形ＦＥＴ１３３が設けられ、バイアス抵抗Ｒ_５と第２接地端子１１２との接続点にＮチャンネル接合形ＦＥＴ１３３のゲートが接続される。 - 特許庁

A normally-on type GaNFET is used for the hetero-junction FET (HEMT) Q5, so that the back-flow prevention circuit is further simplified.例文帳に追加

ヘテロ接合ＦＥＴ（ＨＥＭＴ）Ｑ５はノーマリオン型ＧａＮＦＥＴとすることにより、更に逆流防止回路が簡素化される。 - 特許庁

To provide a technique capable of achieving both of improvement of a blocking voltage and reduction of an ON resistance, in a junction FET of a normally-off type.例文帳に追加

ノーマリオフ型の接合ＦＥＴにおいて、耐圧の向上とオン抵抗の低減とを両立することができる技術を提供する。 - 特許庁

The vertical junction FET 1a comprises an n^+-type drain semiconductor 2, an n-type drift semiconductor 3, a p^+-type gate semiconductor 4, an n-type channel semiconductor 5, an n^+-type source semiconductor 7 and a p^+-type gate semiconductor 8.例文帳に追加

本発明に係る縦型ＪＦＥＴ１ａは、ｎ^＋型ドレイン半導体部２と、ｎ型ドリフト半導体部３と、ｐ^＋型ゲート半導体部４と、ｎ型チャネル半導体部５と、ｎ^＋型ソース半導体部７と、ｐ^＋型ゲート半導体部８とを備える。 - 特許庁

The operation bias of the junction type FET is performed by a bias circuit 9 connected to the gate and the constant current source 11 connected to the source.例文帳に追加

さらに、接合型ＦＥＴの動作バイアスをゲートに接続したバイアス回路９とソースに接続した定電流源１１によって行う。 - 特許庁

To fabricate a high quality J-FET element by a simple manufacturing process by forming an N-channel type J-FET(junction field effect transistor) element in a P-well region, having each region of an NPN transistor for common use.例文帳に追加

Ｐウェル領域内にＮチャネル型のＪ−ＦＥＴ素子を形成し、且つＮＰＮトランジスタの各領域を共用して形成することにより、高性能のＪ−ＦＥＴ素子を簡素な製造工程で形成すること。 - 特許庁

To provide a power supply, where a depletion type junction FET (JFET) is used and an idling current is zero, and to provide a standby electric power circuit using the power supply and a charging circuit for storage batteries.例文帳に追加

ＪＦＥＴを用いたアイドリング電流がゼロの電源の開発、および、その電源を用いた待機電力回路の開発、ならびに、蓄電池充電回路の開発。 - 特許庁