JP2877005B2 - 論理シミュレーション方法 - Google Patents
論理シミュレーション方法Info
- Publication number
- JP2877005B2 JP2877005B2 JP6269201A JP26920194A JP2877005B2 JP 2877005 B2 JP2877005 B2 JP 2877005B2 JP 6269201 A JP6269201 A JP 6269201A JP 26920194 A JP26920194 A JP 26920194A JP 2877005 B2 JP2877005 B2 JP 2877005B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- logic
- input signal
- time
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Data Mining & Analysis (AREA)
- Databases & Information Systems (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Logic Circuits (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は論理シミュレーション方
法に関し、特にメモリＬＳＩ（大規模集積回路）等の設
計時の遅延シミュレーションの方法に関する。
法に関し、特にメモリＬＳＩ（大規模集積回路）等の設
計時の遅延シミュレーションの方法に関する。
【０００２】
【従来の技術】従来、論理シミュレーション方法におい
ては、図８に示すように、入力パターン１のある時刻に
おける論理素子の入力信号に変化を観測すると（図８ス
テップＳ１１）、予め与えられた真理値表１１に基づい
て新しい入力信号の論理レベルに対応した出力信号の論
理レベルを決定している（図８ステップＳ１２）。
ては、図８に示すように、入力パターン１のある時刻に
おける論理素子の入力信号に変化を観測すると（図８ス
テップＳ１１）、予め与えられた真理値表１１に基づい
て新しい入力信号の論理レベルに対応した出力信号の論
理レベルを決定している（図８ステップＳ１２）。
【０００３】その後、この論理素子のゲート伝搬遅延時
間を、 ｔpd＝ｔ＋Ｒ×ＣL ……（１） という式にしたがって算出している（図８ステップＳ１
３，１４）。この（１）式において、ｔpdはゲート伝搬
遅延時間、ｔは定数、Ｒは出力抵抗、ＣL は出力負荷で
ある。
間を、 ｔpd＝ｔ＋Ｒ×ＣL ……（１） という式にしたがって算出している（図８ステップＳ１
３，１４）。この（１）式において、ｔpdはゲート伝搬
遅延時間、ｔは定数、Ｒは出力抵抗、ＣL は出力負荷で
ある。
【０００４】また、２つ以上の入力信号を扱う論理素子
においてはそれらの入力信号の論理レベルの組合せによ
ってゲート伝搬遅延が変化するため、（１）式の定数ｔ
及び出力抵抗Ｒを入力信号の論理レベルの組合せに応じ
て適当に算出あるいは予め用意された数表１２から選択
することによってゲート伝搬遅延時間ｔpdの精度を向上
させている。
においてはそれらの入力信号の論理レベルの組合せによ
ってゲート伝搬遅延が変化するため、（１）式の定数ｔ
及び出力抵抗Ｒを入力信号の論理レベルの組合せに応じ
て適当に算出あるいは予め用意された数表１２から選択
することによってゲート伝搬遅延時間ｔpdの精度を向上
させている。
【０００５】上記の各ステップの処理を実行することで
算出されたゲート伝搬遅延時間ｔpdに基づいた出力変化
を予約し、論理素子の論理シミュレーションを継続して
いる（図８ステップＳ１５）。
算出されたゲート伝搬遅延時間ｔpdに基づいた出力変化
を予約し、論理素子の論理シミュレーションを継続して
いる（図８ステップＳ１５）。
【０００６】
【発明が解決しようとする課題】上述した従来の論理シ
ミュレーション方法では、論理素子の入力信号に変化を
観測すると、新しい入力信号の論理レベルに対応した出
力信号の論理レベルを決定してから論理素子のゲート伝
搬遅延時間を（１）式にしたがって算出し、そのゲート
伝搬遅延時間に基づいた出力変化を予約して論理素子の
論理シミュレーションを継続している。
ミュレーション方法では、論理素子の入力信号に変化を
観測すると、新しい入力信号の論理レベルに対応した出
力信号の論理レベルを決定してから論理素子のゲート伝
搬遅延時間を（１）式にしたがって算出し、そのゲート
伝搬遅延時間に基づいた出力変化を予約して論理素子の
論理シミュレーションを継続している。
【０００７】近年、メモリＬＳＩ等の半導体製品の動作
周波数が高まる傾向にあるが、半導体製品の動作周波数
が高まるにつれて内部回路の動作余裕が減少しつつあ
る。その結果、動作周波数が高い状況において、論理回
路の配線の電圧振幅が動作周波数が低いときよりも狭く
なっており、ゲート伝搬遅延時間が動作周波数に依存す
ることも見受けられるようになっている。
周波数が高まる傾向にあるが、半導体製品の動作周波数
が高まるにつれて内部回路の動作余裕が減少しつつあ
る。その結果、動作周波数が高い状況において、論理回
路の配線の電圧振幅が動作周波数が低いときよりも狭く
なっており、ゲート伝搬遅延時間が動作周波数に依存す
ることも見受けられるようになっている。
【０００８】しかしながら、上記のような方法による論
理シミュレータは単一的な入力信号の変化、つまりある
入力信号に対する論理素子のゲート伝搬遅延時間がそれ
よりも過去の入力信号の変化に依存しないことを前提と
しているので、ゲート伝搬遅延時間が動作周波数に依存
するような条件下ではゲート伝搬遅延時間の精度が低下
してしまう。
理シミュレータは単一的な入力信号の変化、つまりある
入力信号に対する論理素子のゲート伝搬遅延時間がそれ
よりも過去の入力信号の変化に依存しないことを前提と
しているので、ゲート伝搬遅延時間が動作周波数に依存
するような条件下ではゲート伝搬遅延時間の精度が低下
してしまう。
【０００９】そこで、本発明の目的は上記の問題点を解
消し、ゲート伝搬遅延時間が動作周波数に依存するよう
な条件下でもゲート伝搬遅延時間の精度を向上させるこ
とができる論理シミュレーション方法を提供することに
ある。
消し、ゲート伝搬遅延時間が動作周波数に依存するよう
な条件下でもゲート伝搬遅延時間の精度を向上させるこ
とができる論理シミュレーション方法を提供することに
ある。
【００１０】
【課題を解決するための手段】本発明による論理シミュ
レーション方法は、論理素子への入力信号の変化が生じ
たことを検出し、その検出時点から当該論理素子のゲー
ト伝搬遅延時間と出力信号の遷移時間とで規定される時
間を予約しておき、この時間内に入力信号の新たな変化
が生じるか否かを観測し、新たな変化が生じない時に予
約しておいた時間を当該論理素子の出力変化時間とす
る。
レーション方法は、論理素子への入力信号の変化が生じ
たことを検出し、その検出時点から当該論理素子のゲー
ト伝搬遅延時間と出力信号の遷移時間とで規定される時
間を予約しておき、この時間内に入力信号の新たな変化
が生じるか否かを観測し、新たな変化が生じない時に予
約しておいた時間を当該論理素子の出力変化時間とす
る。
【００１１】本発明による他の論理シミュレーション方
法は、複数の入力信号が入力される論理素子の論理シミ
ュレーション方法であって、先にレベルが変化した入力
信号を検出し、その変化時点から当該論理素子に予め設
定されているゲート伝搬遅延時間と出力信号の遷移時間
とを仮の出力遷移情報として記憶しておき、これにて規
定される時間内に他の入力信号のレベル変化が生じた場
合、前記仮の出力遷移情報を補正するようにしている。
法は、複数の入力信号が入力される論理素子の論理シミ
ュレーション方法であって、先にレベルが変化した入力
信号を検出し、その変化時点から当該論理素子に予め設
定されているゲート伝搬遅延時間と出力信号の遷移時間
とを仮の出力遷移情報として記憶しておき、これにて規
定される時間内に他の入力信号のレベル変化が生じた場
合、前記仮の出力遷移情報を補正するようにしている。
【００１２】本発明による別の論理シミュレーション方
法は、上記の構成において、入力信号の論理レベルの組
合せから当該入力信号のしきい値の補正量を算出し、こ
のしきい値の補正量を基に前記ゲート伝搬遅延時間の補
正量を算出するようにしている。
法は、上記の構成において、入力信号の論理レベルの組
合せから当該入力信号のしきい値の補正量を算出し、こ
のしきい値の補正量を基に前記ゲート伝搬遅延時間の補
正量を算出するようにしている。
【００１３】本発明によるさらに別の論理シミュレーシ
ョン方法は、上記の構成において、少なくとも信号の論
理レベル及び遷移時間を含みかつ前記論理素子間で授受
される情報を基に前記ゲート伝搬遅延時間を補正するよ
うにしている。
ョン方法は、上記の構成において、少なくとも信号の論
理レベル及び遷移時間を含みかつ前記論理素子間で授受
される情報を基に前記ゲート伝搬遅延時間を補正するよ
うにしている。
【００１４】
【作用】論理素子への入力信号に対応するドライブ能力
によって仮の出力値を求め、これら仮の出力値が予め設
定されたしきい値を越えたときに論理素子の出力変化を
予約する。
によって仮の出力値を求め、これら仮の出力値が予め設
定されたしきい値を越えたときに論理素子の出力変化を
予約する。
【００１５】このとき、論理素子に複数の入力信号が入
力されてからそれらに対応する出力が得られる前に複数
の入力信号のうちの少なくとも一つの入力信号の論理レ
ベルが変更されたときに複数の入力信号各々の論理レベ
ルの最初の組合せに対する仮の出力値を用いて複数の入
力信号のうち論理レベルが変更された入力信号に対応す
るゲート伝搬遅延時間を補正する。
力されてからそれらに対応する出力が得られる前に複数
の入力信号のうちの少なくとも一つの入力信号の論理レ
ベルが変更されたときに複数の入力信号各々の論理レベ
ルの最初の組合せに対する仮の出力値を用いて複数の入
力信号のうち論理レベルが変更された入力信号に対応す
るゲート伝搬遅延時間を補正する。
【００１６】また、論理素子を構成する基本素子の電気
的特性に影響するパラメータによってしきい値の変動を
算出し、このしきい値の変動によってゲート伝搬遅延時
間を補正する。
的特性に影響するパラメータによってしきい値の変動を
算出し、このしきい値の変動によってゲート伝搬遅延時
間を補正する。
【００１７】さらに、少なくとも信号の論理レベル及び
遷移時間を含みかつ論理素子間で授受される情報を基に
ゲート伝搬遅延時間を補正する。
遷移時間を含みかつ論理素子間で授受される情報を基に
ゲート伝搬遅延時間を補正する。
【００１８】これらによって、ゲート伝搬遅延時間τが
動作周波数に依存するような条件下でもゲート伝搬遅延
時間τの精度がよくなる。
動作周波数に依存するような条件下でもゲート伝搬遅延
時間τの精度がよくなる。
【００１９】
【実施例】次に、本発明の一実施例について図面を参照
して説明する。
して説明する。
【００２０】図１は本発明の一実施例による論理シミュ
レーション方法の部分的な処理動作を示すフローチャー
トである。この図１を用いて本発明の一実施例による論
理シミュレーション方法について説明する。
レーション方法の部分的な処理動作を示すフローチャー
トである。この図１を用いて本発明の一実施例による論
理シミュレーション方法について説明する。
【００２１】入力パターン１のある時刻における論理素
子の入力信号に変化が観測されると（図１ステップＳ
１）、予め与えられた真理値表２もしくは論理式に基づ
いて新しい入力信号の論理レベルに対応した出力信号の
論理レベルが決定される（図１ステップＳ２）。
子の入力信号に変化が観測されると（図１ステップＳ
１）、予め与えられた真理値表２もしくは論理式に基づ
いて新しい入力信号の論理レベルに対応した出力信号の
論理レベルが決定される（図１ステップＳ２）。
【００２２】次に、入力信号の論理レベルの組合せから
ゲート伝搬遅延時間及び出力信号の遷移時間の算出に必
要なパラメータをパラメータ表３によって求める（図１
ステップＳ３）。
ゲート伝搬遅延時間及び出力信号の遷移時間の算出に必
要なパラメータをパラメータ表３によって求める（図１
ステップＳ３）。
【００２３】このパラメータ表３はＣＭＯＳ論理素子等
のゲート伝搬遅延時間及び出力信号の遷移時間が入力信
号の遷移時間及び出力負荷に比例することが経験的に知
られていることを利用して予め作成されている。
のゲート伝搬遅延時間及び出力信号の遷移時間が入力信
号の遷移時間及び出力負荷に比例することが経験的に知
られていることを利用して予め作成されている。
【００２４】すなわち、ゲート伝搬遅延時間をτ、出力
信号の遷移時間をｔT(Y)、入力信号の遷移時間をｔ
T(A,B)、出力負荷をＣL とすると、 τ∝ｔT(A,B) τ∝ＣL ｔT(Y)∝ｔT(A,B) ｔT(Y)∝ＣL ……（２） という関係にあることが経験的に知られている。
信号の遷移時間をｔT(Y)、入力信号の遷移時間をｔ
T(A,B)、出力負荷をＣL とすると、 τ∝ｔT(A,B) τ∝ＣL ｔT(Y)∝ｔT(A,B) ｔT(Y)∝ＣL ……（２） という関係にあることが経験的に知られている。
【００２５】これを利用して（２）式を等式化し、 τ＝ａ1 ＋ｂ1 ×ＣL ＋ｃ1 ×ｔT(A,B) ｔT(Y)＝ａ2 ＋ｂ2 ×ＣL ＋ｃ2 ×ｔT(A,B) ……（３） という２つの式を得る。ここで、ａ1 ，ａ2 はｔT(A,B)
及びＣL に対する比例定数、ｂ1 ，ｂ2 はＣL にかかる
係数、ｃ1 ，ｃ2 はｔT(A,B)にかかる係数を示してい
る。パラメータ表３は実測データを基に論理シミュレー
ションに先立って予め作成された比例定数ａ1 ，ａ2 及
び係数ｂ1 ，ｂ2 ，ｃ1 ，ｃ2 の表である。
及びＣL に対する比例定数、ｂ1 ，ｂ2 はＣL にかかる
係数、ｃ1 ，ｃ2 はｔT(A,B)にかかる係数を示してい
る。パラメータ表３は実測データを基に論理シミュレー
ションに先立って予め作成された比例定数ａ1 ，ａ2 及
び係数ｂ1 ，ｂ2 ，ｃ1 ，ｃ2 の表である。
【００２６】このときの入力信号の遷移時間は実測波形
の遷移幅が全振幅の１０％から９０％になるまでの所要
時間を１．２５倍した値となる。また、ゲート伝搬遅延
時間τは入力信号と出力信号との遷移幅が全振幅の５０
％となる時間の差とする。
の遷移幅が全振幅の１０％から９０％になるまでの所要
時間を１．２５倍した値となる。また、ゲート伝搬遅延
時間τは入力信号と出力信号との遷移幅が全振幅の５０
％となる時間の差とする。
【００２７】ここで、出力負荷ＣL にかかる係数ｂ1 ，
ｂ2 はドライブ能力に反比例するので、これらの係数ｂ
1 ，ｂ2 は実測時のドライブ能力で規格化した値とす
る。つまり、実測時のドライブ能力をβ0 とし、規格化
された係数をｂ1 ′，ｂ2 ′とすると、規格化された係
数ｂ1 ′，ｂ2 ′は、 ｂ1 ′＝ｂ1 ×β0 ｂ2 ′＝ｂ2 ×β0 ……（４） となる。
ｂ2 はドライブ能力に反比例するので、これらの係数ｂ
1 ，ｂ2 は実測時のドライブ能力で規格化した値とす
る。つまり、実測時のドライブ能力をβ0 とし、規格化
された係数をｂ1 ′，ｂ2 ′とすると、規格化された係
数ｂ1 ′，ｂ2 ′は、 ｂ1 ′＝ｂ1 ×β0 ｂ2 ′＝ｂ2 ×β0 ……（４） となる。
【００２８】これによって、論理シミュレータは、 τ＝ａ１＋（ｂ１′／β０）×ＣＬ＋ｃ１×ｔＴ（Ａ，Ｂ） ｔＴ（Ｙ）＝ａ２＋（ｂ２′／β０）×ＣＬ＋ｃ２×ｔＴ（Ａ，Ｂ） ……（５） という式によって遷移時間を含む信号を再現する。この
ときのドライブ能力β０を計算する方法としてはトラン
ジスタサイズや出力抵抗から換算する方法等がある。
ときのドライブ能力β０を計算する方法としてはトラン
ジスタサイズや出力抵抗から換算する方法等がある。
【００２９】次に、入力信号の論理レベルの組合せから
入力信号のしきい値の補正量をパラメータ表４を参照し
て求める（図１ステップＳ４）。この補正量は入力信号
のしきい値が全振幅の２等分点に等しい時に「０」、全
振幅の両端に等しい時に夫々「−１」，「＋１」とした
場合の論理素子のしきい値に相当する値とする。
入力信号のしきい値の補正量をパラメータ表４を参照し
て求める（図１ステップＳ４）。この補正量は入力信号
のしきい値が全振幅の２等分点に等しい時に「０」、全
振幅の両端に等しい時に夫々「−１」，「＋１」とした
場合の論理素子のしきい値に相当する値とする。
【００３０】これによるゲート伝搬遅延時間τの補正量
は、 Δτ＝ｍ×ΔＶTH×τ ……（６） となる。ここで、Δτはゲート伝搬遅延時間τの補正
量、ΔＶTHは入力信号のしきい値の補正量であり、ｍは
入力信号の遷移方向によって「＋１」あるいは「−１」
の値をとる。
は、 Δτ＝ｍ×ΔＶTH×τ ……（６） となる。ここで、Δτはゲート伝搬遅延時間τの補正
量、ΔＶTHは入力信号のしきい値の補正量であり、ｍは
入力信号の遷移方向によって「＋１」あるいは「−１」
の値をとる。
【００３１】上記の各ステップで算出した値を基に、仮
の出力値（アナログ値）を計算する（図１ステップＳ
５）。この場合、最初に、過去の入力信号の変化による
仮の出力遷移情報を必要とするので、過去に計算されて
記憶領域５に記憶されている仮の出力値が用いられる。
の出力値（アナログ値）を計算する（図１ステップＳ
５）。この場合、最初に、過去の入力信号の変化による
仮の出力遷移情報を必要とするので、過去に計算されて
記憶領域５に記憶されている仮の出力値が用いられる。
【００３２】この仮の出力値の初期値をＹ0 とすると、
この初期値Ｙ0 は入力信号のしきい値の補正量ΔＶTHと
同様に、−１．０〜＋１．０の値となる。ここで、出力
信号が遷移を開始する時点と、そのときの仮の出力値
（Ｙ1 ＝Ｙ0 ）及びその遷移時間ｔT(Y1) とを対応させ
て一組として記憶領域５に保存する。
この初期値Ｙ0 は入力信号のしきい値の補正量ΔＶTHと
同様に、−１．０〜＋１．０の値となる。ここで、出力
信号が遷移を開始する時点と、そのときの仮の出力値
（Ｙ1 ＝Ｙ0 ）及びその遷移時間ｔT(Y1) とを対応させ
て一組として記憶領域５に保存する。
【００３３】この保存した一組の値（仮の出力遷移情
報）を用いて、仮の出力値が出力信号のしきい値を越え
る時、つまり仮の出力値が０となる時点を計算する。こ
の時点をもって出力信号の変化を予約し（図１ステップ
Ｓ６）、論理シミュレーションを継続していく（図１ス
テップＳ７）。このままの状態で、新たな入力信号の変
化がなければ、出力変化を予約した時刻において出力信
号の論理レベルが変化することになる。
報）を用いて、仮の出力値が出力信号のしきい値を越え
る時、つまり仮の出力値が０となる時点を計算する。こ
の時点をもって出力信号の変化を予約し（図１ステップ
Ｓ６）、論理シミュレーションを継続していく（図１ス
テップＳ７）。このままの状態で、新たな入力信号の変
化がなければ、出力変化を予約した時刻において出力信
号の論理レベルが変化することになる。
【００３４】図２は本発明の一実施例によるゲート伝搬
遅延の計算方法を説明するための図である。図において
は単一の入力信号Ａの論理レベルが“１”から“０”に
変化するのが観測されたときに計算された出力信号Ｙが
遷移を開始する時点ｔ402 及び出力信号Ｙがしきい値を
越える時点ｔ403 を示している。
遅延の計算方法を説明するための図である。図において
は単一の入力信号Ａの論理レベルが“１”から“０”に
変化するのが観測されたときに計算された出力信号Ｙが
遷移を開始する時点ｔ402 及び出力信号Ｙがしきい値を
越える時点ｔ403 を示している。
【００３５】出力信号Ｙが遷移を開始する時点ｔ
402 は、 ｔ402 ＝ｔ401 ＋［τ′−ｔT(Y1) ］ ……（７） という式で計算される。ここで、ｔ401 は入力信号Ａが
しきい値を越える時、つまり入力信号Ａが０となる時点
である。
402 は、 ｔ402 ＝ｔ401 ＋［τ′−ｔT(Y1) ］ ……（７） という式で計算される。ここで、ｔ401 は入力信号Ａが
しきい値を越える時、つまり入力信号Ａが０となる時点
である。
【００３６】また、出力信号Ｙがしきい値を越える時点
ｔ403 は、 ｔ403 ＝ｔ402 ＋ｔT(Y1) ×（−ｍ）×Ｙ1 ……（８） という式で計算される。
ｔ403 は、 ｔ403 ＝ｔ402 ＋ｔT(Y1) ×（−ｍ）×Ｙ1 ……（８） という式で計算される。
【００３７】図３は本発明の一実施例による複数入力に
対するゲート伝搬遅延の計算方法を説明するための図で
ある。この図３を用いて、出力信号の論理レベルが変化
する前に新たな入力信号の論理レベルの変化が観測され
た場合について説明する。
対するゲート伝搬遅延の計算方法を説明するための図で
ある。この図３を用いて、出力信号の論理レベルが変化
する前に新たな入力信号の論理レベルの変化が観測され
た場合について説明する。
【００３８】この場合、上述した処理と同様に、新たな
入力信号の変化のみに着目して仮の出力遷移情報、つま
り出力信号が遷移を開始する時点と遷移時間とを保存す
る。その結果、最初の入力信号の変化時と合わせて２組
の仮の出力遷移情報が保存されることとなる。
入力信号の変化のみに着目して仮の出力遷移情報、つま
り出力信号が遷移を開始する時点と遷移時間とを保存す
る。その結果、最初の入力信号の変化時と合わせて２組
の仮の出力遷移情報が保存されることとなる。
【００３９】まず、記憶されている仮の出力遷移情報の
中から出力信号が遷移を開始する時点が最も早いものを
取出し、その時点ｔ603 から遷移時間の値を使って２番
目に早い遷移開始時点ｔ604 における仮の出力値Ｙ2
を、 Ｙ2 ＝Ｙ1 ＋ｍ×（ｔ604 −ｔ603 ）／ｔT(Y1) ……（９） という式から計算する。その後、この計算値を新たな初
期値として２番目に早い遷移開始時点ｔ604 とその遷移
時間とを組にして保存する。
中から出力信号が遷移を開始する時点が最も早いものを
取出し、その時点ｔ603 から遷移時間の値を使って２番
目に早い遷移開始時点ｔ604 における仮の出力値Ｙ2
を、 Ｙ2 ＝Ｙ1 ＋ｍ×（ｔ604 −ｔ603 ）／ｔT(Y1) ……（９） という式から計算する。その後、この計算値を新たな初
期値として２番目に早い遷移開始時点ｔ604 とその遷移
時間とを組にして保存する。
【００４０】この保存した情報によって仮の出力値がし
きい値を越える時点ｔ605 を、 ｔ605 ＝ｔ604 ＋ｔT(Y2) ×（−ｍ）×Ｙ2 ……（１０） という式から計算する。
きい値を越える時点ｔ605 を、 ｔ605 ＝ｔ604 ＋ｔT(Y2) ×（−ｍ）×Ｙ2 ……（１０） という式から計算する。
【００４１】上述の如く、仮の出力遷移情報が保存され
ていくと同時に、仮の出力値の計算には不要となった古
い情報、つまりＹ＋２×ｔT(Y)が現在よりも古い時点を
示す情報を捨てていく。
ていくと同時に、仮の出力値の計算には不要となった古
い情報、つまりＹ＋２×ｔT(Y)が現在よりも古い時点を
示す情報を捨てていく。
【００４２】これによって、入力信号Ｂからのゲート伝
搬遅延時間（τb ＝ｔ606 −ｔ602）は、入力信号Ａの
影響によって補正されたゲート伝搬遅延時間（τc ＝ｔ
605−ｔ602 ）となる。
搬遅延時間（τb ＝ｔ606 −ｔ602）は、入力信号Ａの
影響によって補正されたゲート伝搬遅延時間（τc ＝ｔ
605−ｔ602 ）となる。
【００４３】図４は図１の真理値表２の一例を示す図で
ある。図において、真理値表２には入力信号Ａ，Ｂの論
理レベルの組合せに対応して出力信号Ｙの論理レベルが
格納されている。
ある。図において、真理値表２には入力信号Ａ，Ｂの論
理レベルの組合せに対応して出力信号Ｙの論理レベルが
格納されている。
【００４４】すなわち、入力信号Ａの論理レベルが
“０”で、入力信号Ｂの論理レベルが“０”と“１”と
不定を示す“×”とのうちいずれかを示す“ｄ”である
場合に出力信号Ｙの論理レベルは“１”となり、入力信
号Ａの論理レベルが“ｄ”で、入力信号Ｂの論理レベル
が“０”である場合に出力信号Ｙの論理レベルは“１”
となる。
“０”で、入力信号Ｂの論理レベルが“０”と“１”と
不定を示す“×”とのうちいずれかを示す“ｄ”である
場合に出力信号Ｙの論理レベルは“１”となり、入力信
号Ａの論理レベルが“ｄ”で、入力信号Ｂの論理レベル
が“０”である場合に出力信号Ｙの論理レベルは“１”
となる。
【００４５】また、入力信号Ａの論理レベルが“１”
で、入力信号Ｂの論理レベルが“ｄ”である場合に出力
信号Ｙの論理レベルは“ｄ”となり、入力信号Ａの論理
レベルが“ｄ”で、入力信号Ｂの論理レベルが“１”で
ある場合に出力信号Ｙの論理レベルは“ｄ”となる。
で、入力信号Ｂの論理レベルが“ｄ”である場合に出力
信号Ｙの論理レベルは“ｄ”となり、入力信号Ａの論理
レベルが“ｄ”で、入力信号Ｂの論理レベルが“１”で
ある場合に出力信号Ｙの論理レベルは“ｄ”となる。
【００４６】さらに、入力信号Ａの論理レベルが“１”
で、入力信号Ｂの論理レベルが“１”である場合に出力
信号Ｙの論理レベルは“０”となり、入力信号Ａの論理
レベルが“×”で、入力信号Ｂの論理レベルが“×”で
ある場合に出力信号Ｙの論理レベルも“×”となる。
で、入力信号Ｂの論理レベルが“１”である場合に出力
信号Ｙの論理レベルは“０”となり、入力信号Ａの論理
レベルが“×”で、入力信号Ｂの論理レベルが“×”で
ある場合に出力信号Ｙの論理レベルも“×”となる。
【００４７】図５は図１のパラメータ表３の一例を示す
図であり、図６は図１のパラメータ表４の一例を示す図
であり、図７は本発明の一実施例による複数入力に対す
るゲート伝搬遅延の計算方法の具体例を示す図である。
これら図１〜図７を用いて複数入力に対するゲート伝搬
遅延の計算方法を具体的に説明する。
図であり、図６は図１のパラメータ表４の一例を示す図
であり、図７は本発明の一実施例による複数入力に対す
るゲート伝搬遅延の計算方法の具体例を示す図である。
これら図１〜図７を用いて複数入力に対するゲート伝搬
遅延の計算方法を具体的に説明する。
【００４８】ここで、入力遷移時間を０．５ｎｓ、入力
信号Ａ，Ｂの時間差を０．１ｎｓ、ドライブ能力β0 を
１、出力負荷ＣL を３とする。この場合、入力信号の遷
移時間ｔT(A,B)は０．５／２＝０．２５となる。
信号Ａ，Ｂの時間差を０．１ｎｓ、ドライブ能力β0 を
１、出力負荷ＣL を３とする。この場合、入力信号の遷
移時間ｔT(A,B)は０．５／２＝０．２５となる。
【００４９】まず、入力信号Ａの論理レベルが“１”か
ら“０”に変化したときに、入力信号Ｂの論理レベルは
“１”のままなので、入力信号Ａの論理レベル“０”と
入力信号Ｂの論理レベル“１”との組合せに対応するパ
ラメータをパラメータ表３から求める。
ら“０”に変化したときに、入力信号Ｂの論理レベルは
“１”のままなので、入力信号Ａの論理レベル“０”と
入力信号Ｂの論理レベル“１”との組合せに対応するパ
ラメータをパラメータ表３から求める。
【００５０】この場合、ａ1 ＝０．０６９４，ｂ1 ′＝
０．０３３９，ｃ1 ＝０．１５２０，ａ2 ＝０．０２７
８，ｂ2 ′＝０．０５００，ｃ3 ＝０．３４５９が取出
され、（５）式からゲート伝搬遅延時間τ1 、出力信号
の遷移時間ｔT(Y1) とが計算される。
０．０３３９，ｃ1 ＝０．１５２０，ａ2 ＝０．０２７
８，ｂ2 ′＝０．０５００，ｃ3 ＝０．３４５９が取出
され、（５）式からゲート伝搬遅延時間τ1 、出力信号
の遷移時間ｔT(Y1) とが計算される。
【００５１】すなわち、ゲート伝搬遅延時間τ１及び遷
移時間ｔＴ（Ｙ１）としては、 τ１＝ａ１＋（ｂ１′／β０）×ＣＬ＋ｃ１×ｔＴ（Ａ，Ｂ） ＝０．０６９４＋（０．０３３９／１）×３ ＋０．１５２０×０．２５ ＝０．２０９１ ｔＴ（Ｙ１）＝ａ２＋（ｂ２′／β０）×ＣＬ＋ｃ２×ｔＴ（Ａ，Ｂ） ＝０．０２７８＋（０．０５００／１）×３ ＋０．３４５９×０．２５ ＝０．２６４２ が得られる。
移時間ｔＴ（Ｙ１）としては、 τ１＝ａ１＋（ｂ１′／β０）×ＣＬ＋ｃ１×ｔＴ（Ａ，Ｂ） ＝０．０６９４＋（０．０３３９／１）×３ ＋０．１５２０×０．２５ ＝０．２０９１ ｔＴ（Ｙ１）＝ａ２＋（ｂ２′／β０）×ＣＬ＋ｃ２×ｔＴ（Ａ，Ｂ） ＝０．０２７８＋（０．０５００／１）×３ ＋０．３４５９×０．２５ ＝０．２６４２ が得られる。
【００５２】また、入力信号Ａの論理レベルが“０”に
変化した後に、入力信号Ｂの論理レベルも“０”に変化
すると、入力信号Ａの論理レベル“０”と入力信号Ｂの
論理レベル“０”との組合せに対応するパラメータをパ
ラメータ表３から求める。
変化した後に、入力信号Ｂの論理レベルも“０”に変化
すると、入力信号Ａの論理レベル“０”と入力信号Ｂの
論理レベル“０”との組合せに対応するパラメータをパ
ラメータ表３から求める。
【００５３】この場合、ａ1 ＝０．０２３５，ｂ1 ′＝
０．０１９０，ｃ1 ＝０．１８８３，ａ2 ＝０．０３９
３，ｂ2 ′＝０．０２１６，ｃ3 ＝０．２９７３が取出
され、（５）式からゲート伝搬遅延時間τ2 、出力信号
の遷移時間ｔT(Y2) とが計算される。
０．０１９０，ｃ1 ＝０．１８８３，ａ2 ＝０．０３９
３，ｂ2 ′＝０．０２１６，ｃ3 ＝０．２９７３が取出
され、（５）式からゲート伝搬遅延時間τ2 、出力信号
の遷移時間ｔT(Y2) とが計算される。
【００５４】すなわち、ゲート伝搬遅延時間τ２及び遷
移時間ｔＴ（Ｙ２）としては、 τ２＝ａ１＋（ｂ１′／β０）×ＣＬ＋ｃ１×ｔＴ（Ａ，Ｂ） ＝０．０２３５＋（０．０１９０／１）×３ ＋０．１８８３×０．２５ ＝０．１２７５ ｔＴ（Ｙ２）＝ａ２＋（ｂ２′／β０）×ＣＬ＋Ｃ２×ｔＴ（Ａ，Ｂ） ＝０．０３９３＋（０．０２１６／１）×３ ＋０．２９７３×０．２５ ＝０．１７８４ が得られる。
移時間ｔＴ（Ｙ２）としては、 τ２＝ａ１＋（ｂ１′／β０）×ＣＬ＋ｃ１×ｔＴ（Ａ，Ｂ） ＝０．０２３５＋（０．０１９０／１）×３ ＋０．１８８３×０．２５ ＝０．１２７５ ｔＴ（Ｙ２）＝ａ２＋（ｂ２′／β０）×ＣＬ＋Ｃ２×ｔＴ（Ａ，Ｂ） ＝０．０３９３＋（０．０２１６／１）×３ ＋０．２９７３×０．２５ ＝０．１７８４ が得られる。
【００５５】一方、入力信号Ａの論理レベルが“１”か
ら“０”に変化し、入力信号Ｂの論理レベルが“１”の
ままのときの入力信号のしきい値の補正量ΔＶTHはパラ
メータ表４から、ΔＶTH＝−０．００３が得られるの
で、補正後のゲート伝搬遅延時間τ1 ′は（６）式を基
に、 τ1 ′＝τ1 ＋Δτ1 ＝τ1 ＋ｍ×ΔＶTH×τ1 ＝τ1 （１＋ｍ×ΔＶTH） ……（１１） から計算される。
ら“０”に変化し、入力信号Ｂの論理レベルが“１”の
ままのときの入力信号のしきい値の補正量ΔＶTHはパラ
メータ表４から、ΔＶTH＝−０．００３が得られるの
で、補正後のゲート伝搬遅延時間τ1 ′は（６）式を基
に、 τ1 ′＝τ1 ＋Δτ1 ＝τ1 ＋ｍ×ΔＶTH×τ1 ＝τ1 （１＋ｍ×ΔＶTH） ……（１１） から計算される。
【００５６】よって、補正後のゲート伝搬遅延時間τ1
′としては、 τ1 ′＝τ1 （１＋ｍ×ΔＶTH） ＝０．２０９１×（１＋１×−０．００３） ＝０．２０９１×０．９９７ ＝０．２０８４ が得られる。
′としては、 τ1 ′＝τ1 （１＋ｍ×ΔＶTH） ＝０．２０９１×（１＋１×−０．００３） ＝０．２０９１×０．９９７ ＝０．２０８４ が得られる。
【００５７】また、入力信号Ａの論理レベルが“１”か
ら“０”に変化した後、入力信号Ｂの論理レベルも
“１”から“０”に変化するときには、入力信号Ａ，Ｂ
の論理レベルが同時に“１”から“０”に変化したと考
えられるので、入力信号のしきい値の補正量ΔＶTHはパ
ラメータ表４から、ΔＶTH＝０．０２１が得られる。よ
って、補正後のゲート伝搬遅延時間τ2 ′は（１１）式
から、 τ2 ′＝τ2 （１＋ｍ×ΔＶTH） ＝０．１２７５×（１＋１×０．０２１） ＝０．１２７５×１．０２１ ＝０．１３０１ が得られる。
ら“０”に変化した後、入力信号Ｂの論理レベルも
“１”から“０”に変化するときには、入力信号Ａ，Ｂ
の論理レベルが同時に“１”から“０”に変化したと考
えられるので、入力信号のしきい値の補正量ΔＶTHはパ
ラメータ表４から、ΔＶTH＝０．０２１が得られる。よ
って、補正後のゲート伝搬遅延時間τ2 ′は（１１）式
から、 τ2 ′＝τ2 （１＋ｍ×ΔＶTH） ＝０．１２７５×（１＋１×０．０２１） ＝０．１２７５×１．０２１ ＝０．１３０１ が得られる。
【００５８】次に、入力信号Ａの変化によって出力信号
Ｙが遷移を開始する時点ｔ1 は（７）式から、 ｔ1 ＝ｔT(A,B)＋［τ1 ′−ｔT(Y1) ］ ＝０．２５＋［０．２０８４−０．２６４２］ ＝０．１９４２ が得られる。
Ｙが遷移を開始する時点ｔ1 は（７）式から、 ｔ1 ＝ｔT(A,B)＋［τ1 ′−ｔT(Y1) ］ ＝０．２５＋［０．２０８４−０．２６４２］ ＝０．１９４２ が得られる。
【００５９】また、入力信号Ｂの変化によって出力信号
Ｙが遷移を開始する時点ｔ2 は（７）式から、 ｔ2 ＝ｔT(A,B)＋［τ2 ′−ｔT(Y2) ］ ＝０．３５＋［０．１３０１−０．１７８４］ ＝０．３０１７ が得られる。この場合、入力信号Ａ，Ｂの時間差が０．
１ｎｓなので、入力信号Ｂの変化による遷移時間ｔ
T(A,B)は０．３５となる。
Ｙが遷移を開始する時点ｔ2 は（７）式から、 ｔ2 ＝ｔT(A,B)＋［τ2 ′−ｔT(Y2) ］ ＝０．３５＋［０．１３０１−０．１７８４］ ＝０．３０１７ が得られる。この場合、入力信号Ａ，Ｂの時間差が０．
１ｎｓなので、入力信号Ｂの変化による遷移時間ｔ
T(A,B)は０．３５となる。
【００６０】さらに、２番目に早い遷移開始時点ｔ2 に
おける仮の出力値Ｙ2 は（９）式から、 Ｙ2 ＝Ｙ1 ＋ｍ×（ｔ604 −ｔ603 ）／ｔT(Y1) ＝−１＋１×（０．３０１７−０．１９４２）／０．２６４２ ＝−０．５９３１ が得られる。この場合、ｔ603 ＝ｔ1 であり、ｔ604 ＝
ｔ2 である。
おける仮の出力値Ｙ2 は（９）式から、 Ｙ2 ＝Ｙ1 ＋ｍ×（ｔ604 −ｔ603 ）／ｔT(Y1) ＝−１＋１×（０．３０１７−０．１９４２）／０．２６４２ ＝−０．５９３１ が得られる。この場合、ｔ603 ＝ｔ1 であり、ｔ604 ＝
ｔ2 である。
【００６１】上述した各計算から得られた値を基に、ま
ず仮の出力値Ｙ1 がしきい値を越える時点ｔa （１回目
の出力予約）を求める。ここで、ｔa ＝ｔ403 なので、
１回目の出力予約ｔa は（８）式から、 ｔa ＝ｔ402 ＋ｔT(Y1) ×（−ｍ）×Ｙ1 ＝０．１９４２＋０．２６４２×（−１）×（−１） ＝０．４５８４ が得られる。この場合、ｔ402 ＝ｔ1 である。
ず仮の出力値Ｙ1 がしきい値を越える時点ｔa （１回目
の出力予約）を求める。ここで、ｔa ＝ｔ403 なので、
１回目の出力予約ｔa は（８）式から、 ｔa ＝ｔ402 ＋ｔT(Y1) ×（−ｍ）×Ｙ1 ＝０．１９４２＋０．２６４２×（−１）×（−１） ＝０．４５８４ が得られる。この場合、ｔ402 ＝ｔ1 である。
【００６２】また、仮の出力値Ｙ2 がしきい値を越える
時点ｔb （２回目の出力予約）を求める。ここで、ｔb
＝ｔ605 なので、２回目の出力予約ｔb は（１０）式か
ら、 ｔb ＝ｔ604 ＋ｔT(Y2) ×（−ｍ）×Ｙ2 ＝０．３０１７＋０．１７８４×（−１）×（−０．５９３１） ＝０．４０７５ が得られる。この場合、ｔ604 ＝ｔ2 である。
時点ｔb （２回目の出力予約）を求める。ここで、ｔb
＝ｔ605 なので、２回目の出力予約ｔb は（１０）式か
ら、 ｔb ＝ｔ604 ＋ｔT(Y2) ×（−ｍ）×Ｙ2 ＝０．３０１７＋０．１７８４×（−１）×（−０．５９３１） ＝０．４０７５ が得られる。この場合、ｔ604 ＝ｔ2 である。
【００６３】よって、図７において、入力遷移時間＝
０．５ｎｓ、入力信号Ａ，Ｂの時間差＝０．１ｎｓ、ド
ライブ能力β0 ＝１、出力負荷ＣL ＝３という条件での
論理シミュレーションを実施した場合、入力信号Ａの遷
移開始時刻を基準とした出力変化の時刻は、上記の計算
によって０．４０７５ｎｓが得られるのに対し、実測デ
ータは０．４０ｎｓが得られた。
０．５ｎｓ、入力信号Ａ，Ｂの時間差＝０．１ｎｓ、ド
ライブ能力β0 ＝１、出力負荷ＣL ＝３という条件での
論理シミュレーションを実施した場合、入力信号Ａの遷
移開始時刻を基準とした出力変化の時刻は、上記の計算
によって０．４０７５ｎｓが得られるのに対し、実測デ
ータは０．４０ｎｓが得られた。
【００６４】一方、従来の論理シミュレーション方法で
は仮の出力値（アナログ値）を計算する手段を持たない
ので、上述したような互いに影響のある入力変化に対し
ては夫々の入力信号に対する出力変化時刻のうち遅いほ
うを採用するのが一般的である。
は仮の出力値（アナログ値）を計算する手段を持たない
ので、上述したような互いに影響のある入力変化に対し
ては夫々の入力信号に対する出力変化時刻のうち遅いほ
うを採用するのが一般的である。
【００６５】すなわち、上述したような入力変化では入
力信号Ａに対する出力変化は、出力変化時刻＝遷移時間
ｔT(A,B)＋ゲート伝搬遅延時間τ ＝０．２５＋０．２０９１ ＝０．４５９１ が得られ、入力信号Ｂに対する出力変化は、出力変化時
刻＝遷移時間ｔT(A,B)＋ゲート伝搬遅延時間τ ＝０．３５＋０．２０９１ ＝０．５５９１ が得られる。この場合、ゲート伝搬遅延時間τとして
（５）式から計算されたゲート伝搬遅延時間τ1 ，τ2
のうち遅いほうのゲート伝搬遅延時間τ1 が用いられ
る。
力信号Ａに対する出力変化は、出力変化時刻＝遷移時間
ｔT(A,B)＋ゲート伝搬遅延時間τ ＝０．２５＋０．２０９１ ＝０．４５９１ が得られ、入力信号Ｂに対する出力変化は、出力変化時
刻＝遷移時間ｔT(A,B)＋ゲート伝搬遅延時間τ ＝０．３５＋０．２０９１ ＝０．５５９１ が得られる。この場合、ゲート伝搬遅延時間τとして
（５）式から計算されたゲート伝搬遅延時間τ1 ，τ2
のうち遅いほうのゲート伝搬遅延時間τ1 が用いられ
る。
【００６６】よって、従来の論理シミュレーション方法
では出力変化時刻が０．５５９１ｎｓとなり、実測デー
タ（０．４０ｎｓ）の１．３９倍にもなってしまう。こ
れに対して、本発明の一実施例では０．４０７５ｎｓな
ので、１．０２倍となり、より実測データに近い出力変
化予約を行うことができる。
では出力変化時刻が０．５５９１ｎｓとなり、実測デー
タ（０．４０ｎｓ）の１．３９倍にもなってしまう。こ
れに対して、本発明の一実施例では０．４０７５ｎｓな
ので、１．０２倍となり、より実測データに近い出力変
化予約を行うことができる。
【００６７】このように、論理素子への入力信号Ａ，Ｂ
に対応するドライブ能力β0 によって仮の出力値Ｙ1 ，
Ｙ2 を求め、これら仮の出力値Ｙ1 ，Ｙ2 が予め設定さ
れたしきい値を越えたときに論理素子の出力変化を予約
することによって、ゲート伝搬遅延時間τが動作周波数
に依存するような条件下でもゲート伝搬遅延時間τの精
度を向上させることができる。
に対応するドライブ能力β0 によって仮の出力値Ｙ1 ，
Ｙ2 を求め、これら仮の出力値Ｙ1 ，Ｙ2 が予め設定さ
れたしきい値を越えたときに論理素子の出力変化を予約
することによって、ゲート伝搬遅延時間τが動作周波数
に依存するような条件下でもゲート伝搬遅延時間τの精
度を向上させることができる。
【００６８】尚、請求項の記載に関して本発明はさらに
次の態様をとりうる。
次の態様をとりうる。
【００６９】（１）論理素子への入力パターンにおいて
前記論理素子への入力信号の変化が観測されたときに前
記論理素子の出力信号のレベルを決定しかつ前記論理素
子のゲート伝搬遅延時間を算出してから論理シミュレー
ションを実行することで前記ゲート伝搬遅延時間を検証
する論理シミュレーション装置であって、前記論理素子
への入力信号に対応する出力ドライブ能力によって仮の
出力値を求める手段と、前記仮の出力値が予め設定され
たしきい値を越えたときに前記論理素子の出力を変化さ
せる手段とを有することを特徴とする論理シミュレーシ
ョン装置。
前記論理素子への入力信号の変化が観測されたときに前
記論理素子の出力信号のレベルを決定しかつ前記論理素
子のゲート伝搬遅延時間を算出してから論理シミュレー
ションを実行することで前記ゲート伝搬遅延時間を検証
する論理シミュレーション装置であって、前記論理素子
への入力信号に対応する出力ドライブ能力によって仮の
出力値を求める手段と、前記仮の出力値が予め設定され
たしきい値を越えたときに前記論理素子の出力を変化さ
せる手段とを有することを特徴とする論理シミュレーシ
ョン装置。
【００７０】（２）論理素子への入力パターンにおいて
前記論理素子への入力信号の変化が観測されたときに前
記論理素子の出力信号のレベルを決定しかつ前記論理素
子のゲート伝搬遅延時間を算出してから論理シミュレー
ションを実行することで前記ゲート伝搬遅延時間を検証
する論理シミュレーション装置であって、前記論理素子
への入力信号に対応する出力ドライブ能力によって仮の
出力値を求める手段と、前記仮の出力値が予め設定され
たしきい値を越えたときに前記論理素子の出力を変化さ
せる手段と、前記論理素子に複数の入力信号が入力され
てからそれらに対応する出力が得られる前に前記複数の
入力信号のうちの少なくとも一つの入力信号の論理レベ
ルが変更されたときに前記複数の入力信号各々の論理レ
ベルの最初の組合せに対する仮の出力値を用いて前記複
数の入力信号のうち前記論理レベルが変更された入力信
号に対応するゲート伝搬遅延時間を補正する手段とを有
することを特徴とする論理シミュレーション装置。
前記論理素子への入力信号の変化が観測されたときに前
記論理素子の出力信号のレベルを決定しかつ前記論理素
子のゲート伝搬遅延時間を算出してから論理シミュレー
ションを実行することで前記ゲート伝搬遅延時間を検証
する論理シミュレーション装置であって、前記論理素子
への入力信号に対応する出力ドライブ能力によって仮の
出力値を求める手段と、前記仮の出力値が予め設定され
たしきい値を越えたときに前記論理素子の出力を変化さ
せる手段と、前記論理素子に複数の入力信号が入力され
てからそれらに対応する出力が得られる前に前記複数の
入力信号のうちの少なくとも一つの入力信号の論理レベ
ルが変更されたときに前記複数の入力信号各々の論理レ
ベルの最初の組合せに対する仮の出力値を用いて前記複
数の入力信号のうち前記論理レベルが変更された入力信
号に対応するゲート伝搬遅延時間を補正する手段とを有
することを特徴とする論理シミュレーション装置。
【００７１】（３）論理素子への入力パターンにおいて
前記論理素子への入力信号の変化が観測されたときに前
記論理素子の出力信号のレベルを決定しかつ前記論理素
子のゲート伝搬遅延時間を算出してから論理シミュレー
ションを実行することで前記ゲート伝搬遅延時間を検証
する論理シミュレーション装置であって、前記論理素子
への入力信号に対応する出力ドライブ能力によって仮の
出力値を求める手段と、前記仮の出力値が予め設定され
たしきい値を越えたときに前記論理素子の出力を変化さ
せる手段と、前記論理素子を構成する基本素子の電気的
特性に影響するパラメータによって前記しきい値の変動
を算出する手段と、前記しきい値の変動によって前記ゲ
ート伝搬遅延時間を補正する手段とを有することを特徴
とする論理シミュレーション装置。
前記論理素子への入力信号の変化が観測されたときに前
記論理素子の出力信号のレベルを決定しかつ前記論理素
子のゲート伝搬遅延時間を算出してから論理シミュレー
ションを実行することで前記ゲート伝搬遅延時間を検証
する論理シミュレーション装置であって、前記論理素子
への入力信号に対応する出力ドライブ能力によって仮の
出力値を求める手段と、前記仮の出力値が予め設定され
たしきい値を越えたときに前記論理素子の出力を変化さ
せる手段と、前記論理素子を構成する基本素子の電気的
特性に影響するパラメータによって前記しきい値の変動
を算出する手段と、前記しきい値の変動によって前記ゲ
ート伝搬遅延時間を補正する手段とを有することを特徴
とする論理シミュレーション装置。
【００７２】（４）論理素子への入力パターンにおいて
前記論理素子への入力信号の変化が観測されたときに前
記論理素子の出力信号のレベルを決定しかつ前記論理素
子のゲート伝搬遅延時間を算出してから論理シミュレー
ションを実行することで前記ゲート伝搬遅延時間を検証
する論理シミュレーション装置であって、前記論理素子
への入力信号に対応する出力ドライブ能力によって仮の
出力値を求める手段と、前記仮の出力値が予め設定され
たしきい値を越えたときに前記論理素子の出力を変化さ
せる手段と、前記論理素子に複数の入力信号が入力され
てからそれらに対応する出力が得られる前に前記複数の
入力信号のうちの少なくとも一つの入力信号の論理レベ
ルが変更されたときに前記複数の入力信号各々の論理レ
ベルの最初の組合せに対する仮の出力値を用いて前記複
数の入力信号のうち前記論理レベルが変更された入力信
号に対応するゲート伝搬遅延時間を補正する手段と、前
記論理素子を構成する基本素子の電気的特性に影響する
パラメータによって前記しきい値の変動を算出する手段
と、前記しきい値の変動によって前記ゲート伝搬遅延時
間を補正する手段とを有することを特徴とする論理シミ
ュレーション装置。
前記論理素子への入力信号の変化が観測されたときに前
記論理素子の出力信号のレベルを決定しかつ前記論理素
子のゲート伝搬遅延時間を算出してから論理シミュレー
ションを実行することで前記ゲート伝搬遅延時間を検証
する論理シミュレーション装置であって、前記論理素子
への入力信号に対応する出力ドライブ能力によって仮の
出力値を求める手段と、前記仮の出力値が予め設定され
たしきい値を越えたときに前記論理素子の出力を変化さ
せる手段と、前記論理素子に複数の入力信号が入力され
てからそれらに対応する出力が得られる前に前記複数の
入力信号のうちの少なくとも一つの入力信号の論理レベ
ルが変更されたときに前記複数の入力信号各々の論理レ
ベルの最初の組合せに対する仮の出力値を用いて前記複
数の入力信号のうち前記論理レベルが変更された入力信
号に対応するゲート伝搬遅延時間を補正する手段と、前
記論理素子を構成する基本素子の電気的特性に影響する
パラメータによって前記しきい値の変動を算出する手段
と、前記しきい値の変動によって前記ゲート伝搬遅延時
間を補正する手段とを有することを特徴とする論理シミ
ュレーション装置。
【００７３】（５）論理素子への入力パターンにおいて
前記論理素子への入力信号の変化が観測されたときに前
記論理素子の出力信号のレベルを決定しかつ前記論理素
子のゲート伝搬遅延時間を算出してから論理シミュレー
ションを実行することで前記ゲート伝搬遅延時間を検証
する論理シミュレーション装置であって、前記論理素子
への入力信号に対応する出力ドライブ能力によって仮の
出力値を求める手段と、前記仮の出力値が予め設定され
たしきい値を越えたときに前記論理素子の出力を変化さ
せる手段と、少なくとも信号の論理レベル及び遷移時間
を含みかつ前記論理素子間で授受される情報を基に前記
ゲート伝搬遅延時間を補正する手段とを有することを特
徴とする論理シミュレーション装置。
前記論理素子への入力信号の変化が観測されたときに前
記論理素子の出力信号のレベルを決定しかつ前記論理素
子のゲート伝搬遅延時間を算出してから論理シミュレー
ションを実行することで前記ゲート伝搬遅延時間を検証
する論理シミュレーション装置であって、前記論理素子
への入力信号に対応する出力ドライブ能力によって仮の
出力値を求める手段と、前記仮の出力値が予め設定され
たしきい値を越えたときに前記論理素子の出力を変化さ
せる手段と、少なくとも信号の論理レベル及び遷移時間
を含みかつ前記論理素子間で授受される情報を基に前記
ゲート伝搬遅延時間を補正する手段とを有することを特
徴とする論理シミュレーション装置。
【００７４】（６）論理素子への入力パターンにおいて
前記論理素子への入力信号の変化が観測されたときに前
記論理素子の出力信号のレベルを決定しかつ前記論理素
子のゲート伝搬遅延時間を算出してから論理シミュレー
ションを実行することで前記ゲート伝搬遅延時間を検証
する論理シミュレーション装置であって、前記論理素子
への入力信号に対応する出力ドライブ能力によって仮の
出力値を求める手段と、前記仮の出力値が予め設定され
たしきい値を越えたときに前記論理素子の出力を変化さ
せる手段と、前記論理素子に複数の入力信号が入力され
てからそれらに対応する出力が得られる前に前記複数の
入力信号のうちの少なくとも一つの入力信号の論理レベ
ルが変更されたときに前記複数の入力信号各々の論理レ
ベルの最初の組合せに対する仮の出力値を用いて前記複
数の入力信号のうち前記論理レベルが変更された入力信
号に対応するゲート伝搬遅延時間を補正する手段と、少
なくとも信号の論理レベル及び遷移時間を含みかつ前記
論理素子間で授受される情報を基に前記ゲート伝搬遅延
時間を補正する手段とを有することを特徴とする論理シ
ミュレーション装置。
前記論理素子への入力信号の変化が観測されたときに前
記論理素子の出力信号のレベルを決定しかつ前記論理素
子のゲート伝搬遅延時間を算出してから論理シミュレー
ションを実行することで前記ゲート伝搬遅延時間を検証
する論理シミュレーション装置であって、前記論理素子
への入力信号に対応する出力ドライブ能力によって仮の
出力値を求める手段と、前記仮の出力値が予め設定され
たしきい値を越えたときに前記論理素子の出力を変化さ
せる手段と、前記論理素子に複数の入力信号が入力され
てからそれらに対応する出力が得られる前に前記複数の
入力信号のうちの少なくとも一つの入力信号の論理レベ
ルが変更されたときに前記複数の入力信号各々の論理レ
ベルの最初の組合せに対する仮の出力値を用いて前記複
数の入力信号のうち前記論理レベルが変更された入力信
号に対応するゲート伝搬遅延時間を補正する手段と、少
なくとも信号の論理レベル及び遷移時間を含みかつ前記
論理素子間で授受される情報を基に前記ゲート伝搬遅延
時間を補正する手段とを有することを特徴とする論理シ
ミュレーション装置。
【００７５】（７）論理素子への入力パターンにおいて
前記論理素子への入力信号の変化が観測されたときに前
記論理素子の出力信号のレベルを決定しかつ前記論理素
子のゲート伝搬遅延時間を算出してから論理シミュレー
ションを実行することで前記ゲート伝搬遅延時間を検証
する論理シミュレーション装置であって、前記論理素子
への入力信号に対応する出力ドライブ能力によって仮の
出力値を求める手段と、前記仮の出力値が予め設定され
たしきい値を越えたときに前記論理素子の出力を変化さ
せる手段と、前記論理素子を構成する基本素子の電気的
特性に影響するパラメータによって前記しきい値の変動
を算出する手段と、前記しきい値の変動によって前記ゲ
ート伝搬遅延時間を補正する手段と、少なくとも信号の
論理レベル及び遷移時間を含みかつ前記論理素子間で授
受される情報を基に前記ゲート伝搬遅延時間を補正する
手段とを有することを特徴とする論理シミュレーション
装置。
前記論理素子への入力信号の変化が観測されたときに前
記論理素子の出力信号のレベルを決定しかつ前記論理素
子のゲート伝搬遅延時間を算出してから論理シミュレー
ションを実行することで前記ゲート伝搬遅延時間を検証
する論理シミュレーション装置であって、前記論理素子
への入力信号に対応する出力ドライブ能力によって仮の
出力値を求める手段と、前記仮の出力値が予め設定され
たしきい値を越えたときに前記論理素子の出力を変化さ
せる手段と、前記論理素子を構成する基本素子の電気的
特性に影響するパラメータによって前記しきい値の変動
を算出する手段と、前記しきい値の変動によって前記ゲ
ート伝搬遅延時間を補正する手段と、少なくとも信号の
論理レベル及び遷移時間を含みかつ前記論理素子間で授
受される情報を基に前記ゲート伝搬遅延時間を補正する
手段とを有することを特徴とする論理シミュレーション
装置。
【００７６】（８）論理素子への入力パターンにおいて
前記論理素子への入力信号の変化が観測されたときに前
記論理素子の出力信号のレベルを決定しかつ前記論理素
子のゲート伝搬遅延時間を算出してから論理シミュレー
ションを実行することで前記ゲート伝搬遅延時間を検証
する論理シミュレーション装置であって、前記論理素子
への入力信号に対応する出力ドライブ能力によって仮の
出力値を求める手段と、前記仮の出力値が予め設定され
たしきい値を越えたときに前記論理素子の出力を変化さ
せる手段と、前記論理素子に複数の入力信号が入力され
てからそれらに対応する出力が得られる前に前記複数の
入力信号のうちの少なくとも一つの入力信号の論理レベ
ルが変更されたときに前記複数の入力信号各々の論理レ
ベルの最初の組合せに対する仮の出力値を用いて前記複
数の入力信号のうち前記論理レベルが変更された入力信
号に対応するゲート伝搬遅延時間を補正する手段と、前
記論理素子を構成する基本素子の電気的特性に影響する
パラメータによって前記しきい値の変動を算出する手段
と、前記しきい値の変動によって前記ゲート伝搬遅延時
間を補正する手段と、少なくとも信号の論理レベル及び
遷移時間を含みかつ前記論理素子間で授受される情報を
基に前記ゲート伝搬遅延時間を補正する手段とを有する
ことを特徴とする論理シミュレーション装置。
前記論理素子への入力信号の変化が観測されたときに前
記論理素子の出力信号のレベルを決定しかつ前記論理素
子のゲート伝搬遅延時間を算出してから論理シミュレー
ションを実行することで前記ゲート伝搬遅延時間を検証
する論理シミュレーション装置であって、前記論理素子
への入力信号に対応する出力ドライブ能力によって仮の
出力値を求める手段と、前記仮の出力値が予め設定され
たしきい値を越えたときに前記論理素子の出力を変化さ
せる手段と、前記論理素子に複数の入力信号が入力され
てからそれらに対応する出力が得られる前に前記複数の
入力信号のうちの少なくとも一つの入力信号の論理レベ
ルが変更されたときに前記複数の入力信号各々の論理レ
ベルの最初の組合せに対する仮の出力値を用いて前記複
数の入力信号のうち前記論理レベルが変更された入力信
号に対応するゲート伝搬遅延時間を補正する手段と、前
記論理素子を構成する基本素子の電気的特性に影響する
パラメータによって前記しきい値の変動を算出する手段
と、前記しきい値の変動によって前記ゲート伝搬遅延時
間を補正する手段と、少なくとも信号の論理レベル及び
遷移時間を含みかつ前記論理素子間で授受される情報を
基に前記ゲート伝搬遅延時間を補正する手段とを有する
ことを特徴とする論理シミュレーション装置。
【００７７】
【発明の効果】以上説明したように本発明によれば、論
理素子への入力パターンにおいて論理素子への入力信号
の変化が観測されたときに論理素子の出力信号のレベル
を決定しかつ論理素子のゲート伝搬遅延時間を算出して
から論理シミュレーションを実行することでゲート伝搬
遅延時間を検証する論理シミュレーション方法におい
て、論理素子への入力信号に対応する出力ドライブ能力
によって仮の出力値を求めるステップと、仮の出力値が
予め設定されたしきい値を越えたときに論理素子の出力
を変化させるステップとを付加することによって、ゲー
ト伝搬遅延時間が動作周波数に依存するような条件下で
もゲート伝搬遅延時間の精度を向上させることができる
という効果がある。
理素子への入力パターンにおいて論理素子への入力信号
の変化が観測されたときに論理素子の出力信号のレベル
を決定しかつ論理素子のゲート伝搬遅延時間を算出して
から論理シミュレーションを実行することでゲート伝搬
遅延時間を検証する論理シミュレーション方法におい
て、論理素子への入力信号に対応する出力ドライブ能力
によって仮の出力値を求めるステップと、仮の出力値が
予め設定されたしきい値を越えたときに論理素子の出力
を変化させるステップとを付加することによって、ゲー
ト伝搬遅延時間が動作周波数に依存するような条件下で
もゲート伝搬遅延時間の精度を向上させることができる
という効果がある。
【図１】本発明の一実施例による論理シミュレーション
方法の部分的な処理動作を示すフローチャートである。
方法の部分的な処理動作を示すフローチャートである。
【図２】本発明の一実施例によるゲート伝搬遅延の計算
方法を説明するための図である。
方法を説明するための図である。
【図３】本発明の一実施例による複数入力に対するゲー
ト伝搬遅延の計算方法を説明するための図である。
ト伝搬遅延の計算方法を説明するための図である。
【図４】図１の真理値表の一例を示す図である。
【図５】図１のパラメータ表の一例を示す図である。
【図６】図１のパラメータ表の一例を示す図である。
【図７】本発明の一実施例による複数入力に対するゲー
ト伝搬遅延の計算方法の具体例を示す図である。
ト伝搬遅延の計算方法の具体例を示す図である。
【図８】本発明の一実施例による論理シミュレーション
方法の部分的な処理動作を示すフローチャートである。
方法の部分的な処理動作を示すフローチャートである。
１ 入力パターン ２ 真理値表 ３，４ パラメータ表 ５ 仮の出力遷移情報の記憶領域 ｔ401 入力信号Ａがしきい値を通過する時刻 ｔ402 仮の出力値Ｙが入力信号Ａの変化により遷移を
開始する時刻 ｔ403 仮の出力値Ｙがしきい値を通過する時刻 ｔ601 入力信号Ａがしきい値を通過する時刻 ｔ602 入力信号Ｂがしきい値を通過する時刻 ｔ603 仮の出力値Ｙが入力信号Ａの変化により遷移を
開始する時刻 ｔ604 入力信号Ａの影響がない場合に仮の出力値Ｙが
入力信号Ｂの変化により遷移を開始する時刻 ｔ605 仮の出力値Ｙがしきい値を通過する時刻 ｔ606 入力信号Ａの影響がない場合に仮の出力値Ｙが
しきい値を通過する時刻 ｔ607 入力信号Ａが変化した時点で計算される仮の出
力値Ｙがしきい値を通過する時刻
開始する時刻 ｔ403 仮の出力値Ｙがしきい値を通過する時刻 ｔ601 入力信号Ａがしきい値を通過する時刻 ｔ602 入力信号Ｂがしきい値を通過する時刻 ｔ603 仮の出力値Ｙが入力信号Ａの変化により遷移を
開始する時刻 ｔ604 入力信号Ａの影響がない場合に仮の出力値Ｙが
入力信号Ｂの変化により遷移を開始する時刻 ｔ605 仮の出力値Ｙがしきい値を通過する時刻 ｔ606 入力信号Ａの影響がない場合に仮の出力値Ｙが
しきい値を通過する時刻 ｔ607 入力信号Ａが変化した時点で計算される仮の出
力値Ｙがしきい値を通過する時刻
Claims (3)
- 【請求項１】 複数の入力信号が入力される論理素子の
論理シミュレーション方法であって、第１の入力信号の
変化を検出し、当該論理素子の出力ドライブ能力に応じ
て予め設定されている前記第１の入力信号に応じたゲー
ト伝搬遅延時間と出力信号の遷移時間とから前記出力信
号が出力しきい値を越える時間を求めて仮の出力遷移情
報として記憶しておくステップと、前記第１の入力信号
の前記変化時点から前記出力信号が前記出力しきい値を
越える時間までの間に第２の入力信号のレベル変化が生
じて前記出力信号波形の変化割合が変わることにより前
記出力信号の前記出力しきい値を越える時間が変化する
場合、前記第２の入力信号に応じたゲート伝搬遅延時間
と出力信号の遷移時間とから仮の出力遷移情報を求め、
前記第１の入力信号に応じた仮の出力遷移情報と前記第
２の入力信号に応じた仮の出力遷移情報とから新たな出
力信号を生成するステップと、前記新たな出力信号が前
記出力しきい値を越えたときに前記論理素子の論理出力
を変化させるステップとを有することを特徴とする論理
シミュレーション方法。 - 【請求項２】 前記第１の入力信号と前記第２の入力信
号とは前記論理素子の出力を同一信号レベル方向に変化
させる信号である請求項１記載の論理シミュレーション
方法。 - 【請求項３】 前記入力信号の論理レベルの組合せから
当該入力信号のしきい値の補正量を算出し、前記しきい
値の補正量を基に前記入力信号に応じたゲート伝搬遅延
時間の補正量を算出するようにしたことを特徴とする請
求項１記載の論理シミュレーション方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6269201A JP2877005B2 (ja) | 1994-11-02 | 1994-11-02 | 論理シミュレーション方法 |
| KR1019950039384A KR960018987A (ko) | 1994-11-02 | 1995-11-02 | 논리회로소자의 출력지연을 시뮬레이트하는 논리 시뮬레이션 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6269201A JP2877005B2 (ja) | 1994-11-02 | 1994-11-02 | 論理シミュレーション方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08129565A JPH08129565A (ja) | 1996-05-21 |
| JP2877005B2 true JP2877005B2 (ja) | 1999-03-31 |
Family
ID=17469087
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6269201A Expired - Lifetime JP2877005B2 (ja) | 1994-11-02 | 1994-11-02 | 論理シミュレーション方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2877005B2 (ja) |
| KR (1) | KR960018987A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2319861B (en) * | 1996-11-27 | 2001-07-11 | Sony Uk Ltd | 1-BIT delta sigma modulator |
| KR100609148B1 (ko) * | 1999-12-22 | 2006-08-04 | 한국전자통신연구원 | 진리치 비교를 통한 순차회로 생성방법 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01271869A (ja) * | 1988-04-22 | 1989-10-30 | Nec Corp | 伝達遅延時間計算方法 |
| JPH01300368A (ja) * | 1988-05-28 | 1989-12-04 | Fujitsu Ltd | 論理シミュレータ |
| JPH0827810B2 (ja) * | 1989-03-22 | 1996-03-21 | 日本電気株式会社 | 遅延シミュレータ |
| JPH0358279A (ja) * | 1989-07-27 | 1991-03-13 | Nec Corp | 論理シミュレータ |
| JP2998279B2 (ja) * | 1991-05-15 | 2000-01-11 | 富士通株式会社 | 論理シミュレーション装置 |
| JP2784104B2 (ja) * | 1991-08-06 | 1998-08-06 | 三菱電機株式会社 | タイミングシミュレーションシステム |
| JPH05108753A (ja) * | 1991-10-21 | 1993-04-30 | Oki Electric Ind Co Ltd | 論理シミユレーシヨン方式 |
| JPH05189513A (ja) * | 1992-01-10 | 1993-07-30 | Hitachi Ltd | ディレイ考慮論理シミュレーション方法 |
| JPH06176097A (ja) * | 1992-12-10 | 1994-06-24 | Matsushita Electric Ind Co Ltd | 論理シミュレーション方法 |
-
1994
- 1994-11-02 JP JP6269201A patent/JP2877005B2/ja not_active Expired - Lifetime
-
1995
- 1995-11-02 KR KR1019950039384A patent/KR960018987A/ko not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| KR960018987A (ko) | 1996-06-17 |
| JPH08129565A (ja) | 1996-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Chen et al. | Test generation in VLSI circuits for crosstalk noise | |
| JP2877005B2 (ja) | 論理シミュレーション方法 | |
| CN117033113A (zh) | 一种信号延迟的控制电路和方法 | |
| JP2996214B2 (ja) | 半導体集積回路の信頼性検証装置及び検証方法並びに検証プログラムを格納した記憶媒体 | |
| JP2674462B2 (ja) | 半導体装置 | |
| JPH05135130A (ja) | 論理シミユレーシヨン方法および論理シミユレーシヨン装置 | |
| JP4526596B2 (ja) | 信号遅延評価プログラム、信号遅延評価方法、および信号遅延評価装置 | |
| US20040015339A1 (en) | Shape based noise tolerance characterization and analysis of LSI | |
| US20040205680A1 (en) | Method and apparatus for characterizing the propagation of noise through a cell in an integrated circuit | |
| JP3329323B2 (ja) | 波形なまり検証方法及び波形なまり検証装置 | |
| US7562266B2 (en) | Method and device for verifying timing in a semiconductor integrated circuit | |
| US6606587B1 (en) | Method and apparatus for estimating elmore delays within circuit designs | |
| JP2000163460A (ja) | 半導体集積回路装置の信頼性検証方法及びその配置配線方法 | |
| JP4664222B2 (ja) | 許容値算出方法及び検証方法 | |
| US20170169150A1 (en) | Method for system simulation and non-transitory computer-readable recording medium thereof | |
| US6473725B1 (en) | Method of accurate simulation of logic circuits | |
| JP2853619B2 (ja) | 論理遅延シミュレーション方法 | |
| JPH10239397A (ja) | Ｉｃ試験装置 | |
| JP2937136B2 (ja) | 半導体集積回路のノイズ信頼性検証方法及び検証システ ム | |
| CN116108803B (zh) | 用于生成非常规时钟信号的方法及装置 | |
| JPH0553945A (ja) | 車両内シリアルデータ通信方式 | |
| JP2917711B2 (ja) | 出力バッファ回路 | |
| JP2891008B2 (ja) | セットアップ時間検証方法 | |
| JPH10301983A (ja) | 消費電力計算方法 | |
| JP3087319B2 (ja) | タイミング検証システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980414 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981222 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080122 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090122 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100122 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110122 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110122 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120122 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120122 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130122 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130122 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140122 Year of fee payment: 15 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |