JP2982656B2 - 伝送系クロック同期装置 - Google Patents
伝送系クロック同期装置Info
- Publication number
- JP2982656B2 JP2982656B2 JP7147613A JP14761395A JP2982656B2 JP 2982656 B2 JP2982656 B2 JP 2982656B2 JP 7147613 A JP7147613 A JP 7147613A JP 14761395 A JP14761395 A JP 14761395A JP 2982656 B2 JP2982656 B2 JP 2982656B2
- Authority
- JP
- Japan
- Prior art keywords
- reception
- signal
- transmission
- sampling clock
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【産業上の利用分野】この発明は独立の標本化と伝送路
クロック周波数をもつデジタル伝送系で送受信標本化ク
ロック周波数を同期する伝送系クロック同期装置に関す
る。
クロック周波数をもつデジタル伝送系で送受信標本化ク
ロック周波数を同期する伝送系クロック同期装置に関す
る。
【０００２】
【従来の技術】図９はたとえば特公昭６１−３０４５６
号公報に示す従来例の伝送系クロック同期装置の構成図
である。図９（ａ）の送信側でＡ／Ｄ変換器１は、テレ
ビジョンやファクシミリ信号などの送信アナログ信号１
０１を送信標本化クロック発生器５からの送信標本化ク
ロック１０３に従いデジタル信号に変換する。送信バッ
ファメモリ２は、Ａ／Ｄ変換器１からの当該デジタル信
号を一旦書き込み、フレーム生成手段４からの伝送路ク
ロック１０４に従い順次読み出す。多重合成器３は、送
信バッファメモリ２からの当該デジタル信号に対し送信
相対クロック計数手段６からの送信相対周波数情報１０
５を多重合成する。フレーム生成手段４は、多重合成器
３からの多重化信号を伝送路符号に変換し伝送フレーム
信号１０２として伝送路に出力するとともに、伝送系で
予め定める伝送路クロック１０４を生成する。送信標本
化クロック発生器５は、送信アナログ信号１０１に応じ
発振周波数の制御をする電圧制御発振器（ＶＣＯ）で所
望の送信標本化クロック１０３を発生する。送信アナロ
グ信号１０１と無関係に定めるときは単なる発振器でも
よい。送信相対クロック計数手段６は、図９（ｃ）のよ
うに送信標本化クロック発生部５から当該送信標本化ク
ロック１０３に対し生成する１／Ｎ分周パルスで、フレ
ーム生成手段４からの周期Ｎ／ｆs（ｆsは送信標本化ク
ロック周波数）に含まれる伝送路クロック１０４に従っ
て計数し生成する送信相対周波数情報１０５ΔＳ＝Ｎ・
ｆl／ｆs（ｆlは伝送路クロック周波数）を取り込み出
力する。図９（ｂ）の受信側ではフレーム終端手段１１
は、伝送路からの伝送フレーム信号１０２に対しフレー
ム同期を確立するとともに、伝送路クロック１０４を再
生する。多重分離器１２は、フレーム終端手段１１から
の当該伝送フレーム信号に対し当該デジタル信号と送信
相対周波数１０５とを多重分離する。受信バッファメモ
リ１３は、多重分離器１２からの当該デジタル信号を一
旦書き込み、受信標本化クロック発生器１５からの受信
標本化クロック１０７に従い順次読み出す。第１のＤ／
Ａ変換器１４は、受信バッファメモリ１３からの当該デ
ジタル信号を受信標本化クロック発生器１５からの受信
標本化クロック１０７に従い受信アナログ信号１０６に
変換する。受信標本化クロック発生器１５は、第２のＤ
／Ａ変換器１９からの制御電圧信号１１１に応じ発振周
波数を制御するＶＣＯで所望の受信標本化クロック１０
７を発生する。受信相対クロック計数手段１６は、図９
（ｃ）のように受信標本化クロック発生器１５からの受
信標本化クロック１０７に対し生成する１／Ｎ分周パル
スで、フレーム終端手段１１からの周期Ｎ／ｆr（ｆrは
受信標本化クロック周波数）に含まれる伝送路クロック
１０４に対し計数し生成する受信相対周波数情報１０８
ΔＲ＝Ｎｆl／ｆrを取り込み出力する。減算器１７は、
多重分離器１２からの送信相対周波数情報１０５と受信
相対クロック計数手段１６からの受信相対周波数情報１
０８との減算をする。積分器１８は、減算器１７からの
当該差分信号１０９Δを積分し、積分信号１１０Ｖ＝Ｖ
0＋ｋ∫（ｆs−ｆr）ｄｔ（∵Δ＝ΔＳ−ΔＲ＝Ｎ・ｆl
（ｆs−ｆr）／（ｆs・ｆr）、ｋは定数）を出力する。
第２のＤ／Ａ変換器１９は、積分器１８からの当該積分
信号１１０をＤ／Ａ変換し制御電圧信号１１１として出
力する。
号公報に示す従来例の伝送系クロック同期装置の構成図
である。図９（ａ）の送信側でＡ／Ｄ変換器１は、テレ
ビジョンやファクシミリ信号などの送信アナログ信号１
０１を送信標本化クロック発生器５からの送信標本化ク
ロック１０３に従いデジタル信号に変換する。送信バッ
ファメモリ２は、Ａ／Ｄ変換器１からの当該デジタル信
号を一旦書き込み、フレーム生成手段４からの伝送路ク
ロック１０４に従い順次読み出す。多重合成器３は、送
信バッファメモリ２からの当該デジタル信号に対し送信
相対クロック計数手段６からの送信相対周波数情報１０
５を多重合成する。フレーム生成手段４は、多重合成器
３からの多重化信号を伝送路符号に変換し伝送フレーム
信号１０２として伝送路に出力するとともに、伝送系で
予め定める伝送路クロック１０４を生成する。送信標本
化クロック発生器５は、送信アナログ信号１０１に応じ
発振周波数の制御をする電圧制御発振器（ＶＣＯ）で所
望の送信標本化クロック１０３を発生する。送信アナロ
グ信号１０１と無関係に定めるときは単なる発振器でも
よい。送信相対クロック計数手段６は、図９（ｃ）のよ
うに送信標本化クロック発生部５から当該送信標本化ク
ロック１０３に対し生成する１／Ｎ分周パルスで、フレ
ーム生成手段４からの周期Ｎ／ｆs（ｆsは送信標本化ク
ロック周波数）に含まれる伝送路クロック１０４に従っ
て計数し生成する送信相対周波数情報１０５ΔＳ＝Ｎ・
ｆl／ｆs（ｆlは伝送路クロック周波数）を取り込み出
力する。図９（ｂ）の受信側ではフレーム終端手段１１
は、伝送路からの伝送フレーム信号１０２に対しフレー
ム同期を確立するとともに、伝送路クロック１０４を再
生する。多重分離器１２は、フレーム終端手段１１から
の当該伝送フレーム信号に対し当該デジタル信号と送信
相対周波数１０５とを多重分離する。受信バッファメモ
リ１３は、多重分離器１２からの当該デジタル信号を一
旦書き込み、受信標本化クロック発生器１５からの受信
標本化クロック１０７に従い順次読み出す。第１のＤ／
Ａ変換器１４は、受信バッファメモリ１３からの当該デ
ジタル信号を受信標本化クロック発生器１５からの受信
標本化クロック１０７に従い受信アナログ信号１０６に
変換する。受信標本化クロック発生器１５は、第２のＤ
／Ａ変換器１９からの制御電圧信号１１１に応じ発振周
波数を制御するＶＣＯで所望の受信標本化クロック１０
７を発生する。受信相対クロック計数手段１６は、図９
（ｃ）のように受信標本化クロック発生器１５からの受
信標本化クロック１０７に対し生成する１／Ｎ分周パル
スで、フレーム終端手段１１からの周期Ｎ／ｆr（ｆrは
受信標本化クロック周波数）に含まれる伝送路クロック
１０４に対し計数し生成する受信相対周波数情報１０８
ΔＲ＝Ｎｆl／ｆrを取り込み出力する。減算器１７は、
多重分離器１２からの送信相対周波数情報１０５と受信
相対クロック計数手段１６からの受信相対周波数情報１
０８との減算をする。積分器１８は、減算器１７からの
当該差分信号１０９Δを積分し、積分信号１１０Ｖ＝Ｖ
0＋ｋ∫（ｆs−ｆr）ｄｔ（∵Δ＝ΔＳ−ΔＲ＝Ｎ・ｆl
（ｆs−ｆr）／（ｆs・ｆr）、ｋは定数）を出力する。
第２のＤ／Ａ変換器１９は、積分器１８からの当該積分
信号１１０をＤ／Ａ変換し制御電圧信号１１１として出
力する。
【０００３】上記従来例の伝送系クロック同期装置は、
伝送路クロック周波数ｆ1 と送信標本化クロック周波数
ｆs および受信標本化クロック周波数ｆr との相対関係
情報ΔＳおよびΔＲが一致するようにｆr を制御し、任
意のｆ1 に対しｆs とｆr を同期する方式を採る。
伝送路クロック周波数ｆ1 と送信標本化クロック周波数
ｆs および受信標本化クロック周波数ｆr との相対関係
情報ΔＳおよびΔＲが一致するようにｆr を制御し、任
意のｆ1 に対しｆs とｆr を同期する方式を採る。
【０００４】送信と受信相対クロック計数手段６と１６
は図９（ｃ）で、ある程度高い周波数精度の送信と受信
標本化クロック１０３と１０７のとき、当該周波数偏差
δをもとに送信と受信相対周波数情報１０５と１０８Δ
ＳとΔＲを決定する。たとえばまず送信と受信標本化ク
ロック１０３と１０７の１／Ｎ分周周波数をテレビジョ
ン信号のフレーム周波数３０Ｈｚに選び、伝送路クロッ
ク１０４の周波数ｆ1を３０ＭＨｚとすると、ΔＳ＝Δ
Ｒ＝３０×１０6 ／３０＝１０6 ≒２20になり当該カウ
ンタとレジスタの所要ビット数は２０ビットになる。従
って回路規模が大きくなるから、次のように送信と受信
標本化クロック周波数ｆs とｆr の可変範囲を限定し、
ΔＳとΔＲの範囲を限定するようにする。 ｆ0 （１−δ）＜ｆs ＜ｆ0 （１＋δ） ｆ0 （１−δ）＜ｆr ＜ｆ0 （１＋δ） Ｎｆ1 ／（ｆ0 （１＋δ））＜ΔＳ＜Ｎｆ1 ／（ｆ0 （１−δ）） Ｎｆ1 ／（ｆ0 （１＋δ））＜ΔＲ＜Ｎｆ1 ／（ｆ0 （１−δ）） つぎに上記限定範囲でたとえばδ＝１０ｐｐｍ（１
０-5）とすると減算器１７からの送受信相対周波数情報
差分信号１０９Δ＝ΔＳ−ΔＲは、次式から−２０＜Δ
＜２０になる。従って一般に｜Δ｜＜ｎに限定されると
き、２K ＞２ｎを満足するＫビット数をΔＳとΔＲに設
定する必要があるから、当該カウンタとレジスタの所要
ビット数を６ビットに決定する。 −２Ｎｆ1 δ／( ｆ0 ( １−δ2 ))＜Δ＜２Ｎｆ1 δ／( ｆ0 ( １−δ2 )) 送信側のΔＳとして伝送し検出する当該剰余値と受信側
のΔＲとして算出する当該剰余値との減算を施して正常
な制御ができる。
は図９（ｃ）で、ある程度高い周波数精度の送信と受信
標本化クロック１０３と１０７のとき、当該周波数偏差
δをもとに送信と受信相対周波数情報１０５と１０８Δ
ＳとΔＲを決定する。たとえばまず送信と受信標本化ク
ロック１０３と１０７の１／Ｎ分周周波数をテレビジョ
ン信号のフレーム周波数３０Ｈｚに選び、伝送路クロッ
ク１０４の周波数ｆ1を３０ＭＨｚとすると、ΔＳ＝Δ
Ｒ＝３０×１０6 ／３０＝１０6 ≒２20になり当該カウ
ンタとレジスタの所要ビット数は２０ビットになる。従
って回路規模が大きくなるから、次のように送信と受信
標本化クロック周波数ｆs とｆr の可変範囲を限定し、
ΔＳとΔＲの範囲を限定するようにする。 ｆ0 （１−δ）＜ｆs ＜ｆ0 （１＋δ） ｆ0 （１−δ）＜ｆr ＜ｆ0 （１＋δ） Ｎｆ1 ／（ｆ0 （１＋δ））＜ΔＳ＜Ｎｆ1 ／（ｆ0 （１−δ）） Ｎｆ1 ／（ｆ0 （１＋δ））＜ΔＲ＜Ｎｆ1 ／（ｆ0 （１−δ）） つぎに上記限定範囲でたとえばδ＝１０ｐｐｍ（１
０-5）とすると減算器１７からの送受信相対周波数情報
差分信号１０９Δ＝ΔＳ−ΔＲは、次式から−２０＜Δ
＜２０になる。従って一般に｜Δ｜＜ｎに限定されると
き、２K ＞２ｎを満足するＫビット数をΔＳとΔＲに設
定する必要があるから、当該カウンタとレジスタの所要
ビット数を６ビットに決定する。 −２Ｎｆ1 δ／( ｆ0 ( １−δ2 ))＜Δ＜２Ｎｆ1 δ／( ｆ0 ( １−δ2 )) 送信側のΔＳとして伝送し検出する当該剰余値と受信側
のΔＲとして算出する当該剰余値との減算を施して正常
な制御ができる。
【０００５】上記従来例の受信側は図９（ｂ）で、まず
時刻ｔ0で電源を投入するとき、たとえば減算器１７に
入力する送信相対周波数情報１０５が”００ ０００
０”、積分信号１１０の入力パターンが”００ ０１０
０”に設定されると、第２のＤ／Ａ変換器１９の入出力
特性を示す図１０（ａ）で出力制御電圧がＶ1になり、
受信標本化クロック発生器１５の周波数変調感度特性を
示す図１０（ｂ）で受信標本化クロック１０７の出力周
波数偏差（δ）が１０ｐｐｍになり、受信相対クロック
計数手段１６の入出力特性を示す図１０（ｃ）で受信相
対周波数情報１０８（ΔＲ）が”００ １０１０”にな
る。ここで減算器１７と積分器１８との減算結果を第２
のＤ／Ａ変換器１９に対しフィードバック制御すると、
図１０（ａ）で制御電圧信号１１１はＶ1からＶ0方向に
制御され、図１０（ｂ）で受信標本化クロック１０７は
δ＝０ｐｐｍに収束し、図１０（ｃ）で受信相対周波数
情報１０８はΔＲ＝”００ ００００”になる。従って
ΔＳ＝”００ ００００”の送信相対周波数情報１０５
に一致し、送受信標本化クロック周波数は同期すること
になる。つぎに時刻ｔ1で電源を再投入するとき積分信
号１１０の入力パターンがたとえば”０１ １１００”
に設定されると、図１０（ａ）で制御電圧信号１１１は
Ｖ2になり、図１０（ｂ）で受信標本化クロック１０７
はδ＝７４ｐｐｍになり、図１０（ｃ）で受信相対周波
数情報１０８はΔＲ＝”００ １０１０”になる。ここ
で上記δ＝１０ｐｐｍのときと同じにフィードバック制
御をすると、図１０（ａ）で制御電圧信号１１１はＶ2
からＶ 0方向に制御され、図１０（ｂ）でＶ3時の受信標
本化クロック１０７はδ＝６４ｐｐｍに収束し、図１０
（ｃ）で受信相対周波数情報１０８はΔＲ＝”００ ０
０００”になる。従ってΔＳ＝”００ ００００”の送
信相対周波数情報１０５に一致するが、送信と受信標本
化クロック１０３と１０７の各周波数偏差δは０ｐｐｍ
と６５ｐｐｍであり、クロック周波数引き込み動作を開
始できないで送受信標本化クロック周波数は非同期とな
り誤動作をすることになる。
時刻ｔ0で電源を投入するとき、たとえば減算器１７に
入力する送信相対周波数情報１０５が”００ ０００
０”、積分信号１１０の入力パターンが”００ ０１０
０”に設定されると、第２のＤ／Ａ変換器１９の入出力
特性を示す図１０（ａ）で出力制御電圧がＶ1になり、
受信標本化クロック発生器１５の周波数変調感度特性を
示す図１０（ｂ）で受信標本化クロック１０７の出力周
波数偏差（δ）が１０ｐｐｍになり、受信相対クロック
計数手段１６の入出力特性を示す図１０（ｃ）で受信相
対周波数情報１０８（ΔＲ）が”００ １０１０”にな
る。ここで減算器１７と積分器１８との減算結果を第２
のＤ／Ａ変換器１９に対しフィードバック制御すると、
図１０（ａ）で制御電圧信号１１１はＶ1からＶ0方向に
制御され、図１０（ｂ）で受信標本化クロック１０７は
δ＝０ｐｐｍに収束し、図１０（ｃ）で受信相対周波数
情報１０８はΔＲ＝”００ ００００”になる。従って
ΔＳ＝”００ ００００”の送信相対周波数情報１０５
に一致し、送受信標本化クロック周波数は同期すること
になる。つぎに時刻ｔ1で電源を再投入するとき積分信
号１１０の入力パターンがたとえば”０１ １１００”
に設定されると、図１０（ａ）で制御電圧信号１１１は
Ｖ2になり、図１０（ｂ）で受信標本化クロック１０７
はδ＝７４ｐｐｍになり、図１０（ｃ）で受信相対周波
数情報１０８はΔＲ＝”００ １０１０”になる。ここ
で上記δ＝１０ｐｐｍのときと同じにフィードバック制
御をすると、図１０（ａ）で制御電圧信号１１１はＶ2
からＶ 0方向に制御され、図１０（ｂ）でＶ3時の受信標
本化クロック１０７はδ＝６４ｐｐｍに収束し、図１０
（ｃ）で受信相対周波数情報１０８はΔＲ＝”００ ０
０００”になる。従ってΔＳ＝”００ ００００”の送
信相対周波数情報１０５に一致するが、送信と受信標本
化クロック１０３と１０７の各周波数偏差δは０ｐｐｍ
と６５ｐｐｍであり、クロック周波数引き込み動作を開
始できないで送受信標本化クロック周波数は非同期とな
り誤動作をすることになる。
【０００６】
【発明が解決しようとする課題】上記のような従来の伝
送系クロック同期装置では、伝送路クロック周波数ｆ1
と送信標本化クロック周波数ｆs および受信標本化クロ
ック周波数ｆr との相対関係情報ΔＳおよびΔＲが一致
するようにｆr を制御し、任意のｆ1 に対しｆsとｆr
を同期する方式を採るから、過渡状態（電源投入時な
ど）で送信標本化クロックの周波数偏差規格（たとえば
±１０ｐｐｍ以内）外の受信標本化クロックを出力する
状態からクロック周波数引き込み動作を開始することが
あり、送信標本化クロックの周波数安定度で決定する送
信相対周波数情報ΔＳだけでは受信標本化クロックを再
生できない問題点があった。
送系クロック同期装置では、伝送路クロック周波数ｆ1
と送信標本化クロック周波数ｆs および受信標本化クロ
ック周波数ｆr との相対関係情報ΔＳおよびΔＲが一致
するようにｆr を制御し、任意のｆ1 に対しｆsとｆr
を同期する方式を採るから、過渡状態（電源投入時な
ど）で送信標本化クロックの周波数偏差規格（たとえば
±１０ｐｐｍ以内）外の受信標本化クロックを出力する
状態からクロック周波数引き込み動作を開始することが
あり、送信標本化クロックの周波数安定度で決定する送
信相対周波数情報ΔＳだけでは受信標本化クロックを再
生できない問題点があった。
【０００７】この発明が解決しようとする課題は、伝送
系クロック同期装置で受信側の発振制御電圧を制限し、
過渡状態でも受信標本化クロックが送信標本化クロック
の周波数偏差規格内で、当該クロック周波数引き込み動
作を開始する方式（制御電圧制限送受信標本化クロック
周波数同期方式）を提供することにある。
系クロック同期装置で受信側の発振制御電圧を制限し、
過渡状態でも受信標本化クロックが送信標本化クロック
の周波数偏差規格内で、当該クロック周波数引き込み動
作を開始する方式（制御電圧制限送受信標本化クロック
周波数同期方式）を提供することにある。
【０００８】
【課題を解決するための手段】この発明の伝送系クロッ
ク同期装置は、送信および受信側で検出する送信および
受信標本化クロック周波数と独立な伝送路クロック周波
数との送信および受信相対周波数情報を一致するように
当該受信標本化クロック周波数を制御し当該送信と受信
標本化クロック周波数を同期するもので、当該受信側で
上記課題を解決するためつぎの手段を設け、制御電圧制
限送受信標本化クロック周波数同期方式を採ることを特
徴とする。
ク同期装置は、送信および受信側で検出する送信および
受信標本化クロック周波数と独立な伝送路クロック周波
数との送信および受信相対周波数情報を一致するように
当該受信標本化クロック周波数を制御し当該送信と受信
標本化クロック周波数を同期するもので、当該受信側で
上記課題を解決するためつぎの手段を設け、制御電圧制
限送受信標本化クロック周波数同期方式を採ることを特
徴とする。
【０００９】受信標本化クロック発生器は、制御電圧制
限手段からの制限電圧信号に応じ発振周波数を制御し所
望の受信標本化クロックを発生する。
限手段からの制限電圧信号に応じ発振周波数を制御し所
望の受信標本化クロックを発生する。
【００１０】受信相対クロック計数手段は、受信標本化
クロック発生器からの受信標本化クロックと別途設ける
受信伝送フレーム信号から再生をするフレーム終端手段
からの伝送路クロックとの相対周波数情報を生成する。
クロック発生器からの受信標本化クロックと別途設ける
受信伝送フレーム信号から再生をするフレーム終端手段
からの伝送路クロックとの相対周波数情報を生成する。
【００１１】減算器は、受信相対クロック計数手段から
の受信相対周波数情報と別途設ける受信伝送フレーム信
号から多重分離をする多重分離器からの送信相対周波数
情報との減算を施す。
の受信相対周波数情報と別途設ける受信伝送フレーム信
号から多重分離をする多重分離器からの送信相対周波数
情報との減算を施す。
【００１２】積分器は、減算器からの当該差分信号に対
し積分演算を施す。
し積分演算を施す。
【００１３】Ｄ／Ａ変換器は、積分器からの当該積分信
号に対しＤ／Ａ変換を施し、制御電圧信号として出力す
る。
号に対しＤ／Ａ変換を施し、制御電圧信号として出力す
る。
【００１４】制御電圧制限手段は、Ｄ／Ａ変換器からの
制御電圧信号に対し分圧制限をし制限電圧信号としてフ
ィードバックをする。
制御電圧信号に対し分圧制限をし制限電圧信号としてフ
ィードバックをする。
【００１５】
【００１６】
【００１７】周波数監視手段は、Ｄ／Ａ変換器からの電
圧制御信号に対し予め設定する正／負の基準電圧との高
低で、または受信標本化クロック発生器からの受信標本
化クロックに従いフレーム終端手段からの伝送クロック
を計数し生成する受信相対周波数情報に対し予め設定す
る最大／最小の基準値との大小で、有意を決定し制御信
号として自走設定手段に出力する。
圧制御信号に対し予め設定する正／負の基準電圧との高
低で、または受信標本化クロック発生器からの受信標本
化クロックに従いフレーム終端手段からの伝送クロック
を計数し生成する受信相対周波数情報に対し予め設定す
る最大／最小の基準値との大小で、有意を決定し制御信
号として自走設定手段に出力する。
【００１８】
【作用】この発明の伝送系クロック同期装置は受信側
で、まず受信する伝送フレーム信号から伝送クロックを
再生し、送信相対周波数情報（送信標本化クロックと独
立な伝送クロックとの相対周波数情報）を多重分離す
る。つぎに発振周波数を電圧制御し発生する受信標本化
クロックに従い前記伝送クロックを計数し生成する受信
相対周波数情報（受信標本化クロックと独立な伝送クロ
ックとの相対周波数情報）と前記送信相対周波数情報と
の差分信号に対し積分演算を施す。さらにＤ／Ａ変換を
施し生成する電圧制御信号に対し、分圧制限をし、また
は過渡状態の任意時間だけもしくは規定外の値のときだ
け零にし、または任意の値のときでも予め設定する範囲
内に制限し、受信標本化クロック発生にフィードバック
をする。
で、まず受信する伝送フレーム信号から伝送クロックを
再生し、送信相対周波数情報（送信標本化クロックと独
立な伝送クロックとの相対周波数情報）を多重分離す
る。つぎに発振周波数を電圧制御し発生する受信標本化
クロックに従い前記伝送クロックを計数し生成する受信
相対周波数情報（受信標本化クロックと独立な伝送クロ
ックとの相対周波数情報）と前記送信相対周波数情報と
の差分信号に対し積分演算を施す。さらにＤ／Ａ変換を
施し生成する電圧制御信号に対し、分圧制限をし、また
は過渡状態の任意時間だけもしくは規定外の値のときだ
け零にし、または任意の値のときでも予め設定する範囲
内に制限し、受信標本化クロック発生にフィードバック
をする。
【００１９】
【実施例】この発明を示す一実施例の伝送系クロック同
期装置は図１のように、図１（ａ）と（ｂ）の送信側と
受信側で制御電圧制限手段２０のほかは、上記従来例の
図９に対応する。制御電圧制限手段２０は、抵抗Ｒ１と
Ｒ２の抵抗器から成る分圧器を設け、第２のＤ／Ａ変換
器１９からの制御電圧信号１１１を制限し受信標本化ク
ロック発生器１５に対し制御電圧信号１１２を出力す
る。
期装置は図１のように、図１（ａ）と（ｂ）の送信側と
受信側で制御電圧制限手段２０のほかは、上記従来例の
図９に対応する。制御電圧制限手段２０は、抵抗Ｒ１と
Ｒ２の抵抗器から成る分圧器を設け、第２のＤ／Ａ変換
器１９からの制御電圧信号１１１を制限し受信標本化ク
ロック発生器１５に対し制御電圧信号１１２を出力す
る。
【００２０】上記実施例の伝送系クロック同期装置は、
受信側の発振制御電圧を制限し、過渡状態でも受信標本
化クロック１０７が送信標本化クロック１０３の周波数
偏差規格内で当該クロック周波数引き込み動作を開始す
る方式（制御電圧制限送受信標本化クロック周波数同期
方式）を採る。
受信側の発振制御電圧を制限し、過渡状態でも受信標本
化クロック１０７が送信標本化クロック１０３の周波数
偏差規格内で当該クロック周波数引き込み動作を開始す
る方式（制御電圧制限送受信標本化クロック周波数同期
方式）を採る。
【００２１】制御電圧制限手段２０は図１（ｂ）のよう
に、たとえば送信標本化クロック１０３の周波数安定度
が±１０ｐｐｍの場合、第２のＤ／Ａ変換器１９の入出
力特性を示す図１０（ａ）で出力制御電圧が入力パター
ン“１０ ００００”時Ｖｍａｘ、“０１ ００００”
時Ｖｍｉｎ＝−Ｖｍａｘになり、受信標本化クロック発
生器１５の周波数変調感度特性を示す図１０（ｂ）で受
信標本化クロック１０７の出力周波数偏差（δ）が入力
制御電圧Ｖ0 時δ＝０ｐｐｍ、±Ｖ1 時δ＝±１０ｐｐ
ｍになるとするとき、Ｒ２／（Ｒ１＋Ｒ２）＝Ｖ1 ／Ｖ
ｍａｘを満足するように抵抗器のＲ１とＲ２を設定す
る。電源投入時などの過渡状態で常に、制御電圧制限手
段２０からの制限電圧信号１１２Ｖｃｏｎｔは第２のＤ
／Ａ変換器１９からの制御電圧信号１１１Ｖｏｕｔに対
しＶｃｏｎｔ≦｜Ｖｏｕｔ｜に制限され、送信標本化ク
ロック１０３の周波数偏差規格（±１０ｐｐｍ）内で受
信標本化クロック１０７の周波数引き込み動作を開始す
るから、送受信標本化クロック周波数を確実に同期でき
る。
に、たとえば送信標本化クロック１０３の周波数安定度
が±１０ｐｐｍの場合、第２のＤ／Ａ変換器１９の入出
力特性を示す図１０（ａ）で出力制御電圧が入力パター
ン“１０ ００００”時Ｖｍａｘ、“０１ ００００”
時Ｖｍｉｎ＝−Ｖｍａｘになり、受信標本化クロック発
生器１５の周波数変調感度特性を示す図１０（ｂ）で受
信標本化クロック１０７の出力周波数偏差（δ）が入力
制御電圧Ｖ0 時δ＝０ｐｐｍ、±Ｖ1 時δ＝±１０ｐｐ
ｍになるとするとき、Ｒ２／（Ｒ１＋Ｒ２）＝Ｖ1 ／Ｖ
ｍａｘを満足するように抵抗器のＲ１とＲ２を設定す
る。電源投入時などの過渡状態で常に、制御電圧制限手
段２０からの制限電圧信号１１２Ｖｃｏｎｔは第２のＤ
／Ａ変換器１９からの制御電圧信号１１１Ｖｏｕｔに対
しＶｃｏｎｔ≦｜Ｖｏｕｔ｜に制限され、送信標本化ク
ロック１０３の周波数偏差規格（±１０ｐｐｍ）内で受
信標本化クロック１０７の周波数引き込み動作を開始す
るから、送受信標本化クロック周波数を確実に同期でき
る。
【００２２】なお上記実施例で制御電圧制限手段２０に
代えて図２のように、積分器１８からの積分信号１１０
に対し、電源投入時などから任意の時間だけたとえば論
理レベル“Ｌ”を有意と決定するパワーオンリセットパ
ルス発生器２２からの制御信号１１３に従い、有意時は
固定パターン、無意時はそのままを自走信号１１４とし
て第２のＤ／Ａ変換器１９に出力する自走設定手段２１
を設けてもよい。自走設定手段２１は図３のように、積
分器１８からの積分信号１１０に対し、送信相対周波数
情報ΔＳのビット数に同じ複数の論理積回路（アンドゲ
ート）でパワーオンリセットパルス発生器２２からの有
意／無意信号１１３に従い、論理レベル“Ｌ”と“Ｈ”
の有意と無意時に固定パターン“００ ００００”とそ
のままを自走信号１１４として第２のＤ／Ａ変換器１９
に出力する。有意期間中、図１０（ａ）で第２のＤ／Ａ
変換器１９からの制御電圧信号１１１はＶ0 になり、図
１０（ｂ）で受信標本化クロック発生器１５からの受信
標本化クロック１０７はδ＝０ｐｐｍになる。電源投入
時などの過渡状態で常に、受信標本化クロック１０７の
周波数偏差δを０ｐｐｍに設定し、クロック周波数引き
込み動作を開始するから、上記実施例に同じ効果があ
る。
代えて図２のように、積分器１８からの積分信号１１０
に対し、電源投入時などから任意の時間だけたとえば論
理レベル“Ｌ”を有意と決定するパワーオンリセットパ
ルス発生器２２からの制御信号１１３に従い、有意時は
固定パターン、無意時はそのままを自走信号１１４とし
て第２のＤ／Ａ変換器１９に出力する自走設定手段２１
を設けてもよい。自走設定手段２１は図３のように、積
分器１８からの積分信号１１０に対し、送信相対周波数
情報ΔＳのビット数に同じ複数の論理積回路（アンドゲ
ート）でパワーオンリセットパルス発生器２２からの有
意／無意信号１１３に従い、論理レベル“Ｌ”と“Ｈ”
の有意と無意時に固定パターン“００ ００００”とそ
のままを自走信号１１４として第２のＤ／Ａ変換器１９
に出力する。有意期間中、図１０（ａ）で第２のＤ／Ａ
変換器１９からの制御電圧信号１１１はＶ0 になり、図
１０（ｂ）で受信標本化クロック発生器１５からの受信
標本化クロック１０７はδ＝０ｐｐｍになる。電源投入
時などの過渡状態で常に、受信標本化クロック１０７の
周波数偏差δを０ｐｐｍに設定し、クロック周波数引き
込み動作を開始するから、上記実施例に同じ効果があ
る。
【００２３】また上記実施例でパワーオンリセットパル
ス発生器２２に代えて図４のように、第２のＤ／Ａ変換
器１９からの電圧制御信号１１１に対し、予め設定する
正／負の基準電圧との高低でたとえば論理レベル“Ｌ”
を有意と決定する制御信号１１５を自走設定手段２１に
出力する周波数監視手段２３を設けてもよい。周波数監
視手段２３は図５のように、まず第２のＤ／Ａ変換器１
９からの電圧制御信号１１１に対し、第１と第２のアナ
ログ比較器で予め設定する基準電圧Ｖ1 と−Ｖ1 と比較
をし、当該高／低で論理レベル“Ｈ”／“Ｌ”の有意／
無意信号と論理レベル“Ｌ”／“Ｈ”の無意／有意信号
を出力する。つぎに当該有意／無意信号と無意／有意信
号の双方または一方の有意信号に対し、否定論理和（ノ
アゲート）で論理レベル“Ｌ”を有意と決定する制御信
号１１５を自走設定手段２１に出力する。電源投入時な
どの過渡状態で第２のＤ／Ａ変換器１９からの制御電圧
信号１１１が規定外の値になるとき、周波数監視手段２
３からの制御信号１１５に従い自走設定手段２１で“０
０ ００００”の自走信号１１４を出力するから、図１
０（ａ）で第２のＤ／Ａ変換器１９からの制御電圧信号
１１１がＶ0 になり、図１０（ｂ）で受信標本化クロッ
ク発生器１５からの受信標本化クロック１０７がδ＝０
ｐｐｍになる。従って上記実施例に同じ効果がある。
ス発生器２２に代えて図４のように、第２のＤ／Ａ変換
器１９からの電圧制御信号１１１に対し、予め設定する
正／負の基準電圧との高低でたとえば論理レベル“Ｌ”
を有意と決定する制御信号１１５を自走設定手段２１に
出力する周波数監視手段２３を設けてもよい。周波数監
視手段２３は図５のように、まず第２のＤ／Ａ変換器１
９からの電圧制御信号１１１に対し、第１と第２のアナ
ログ比較器で予め設定する基準電圧Ｖ1 と−Ｖ1 と比較
をし、当該高／低で論理レベル“Ｈ”／“Ｌ”の有意／
無意信号と論理レベル“Ｌ”／“Ｈ”の無意／有意信号
を出力する。つぎに当該有意／無意信号と無意／有意信
号の双方または一方の有意信号に対し、否定論理和（ノ
アゲート）で論理レベル“Ｌ”を有意と決定する制御信
号１１５を自走設定手段２１に出力する。電源投入時な
どの過渡状態で第２のＤ／Ａ変換器１９からの制御電圧
信号１１１が規定外の値になるとき、周波数監視手段２
３からの制御信号１１５に従い自走設定手段２１で“０
０ ００００”の自走信号１１４を出力するから、図１
０（ａ）で第２のＤ／Ａ変換器１９からの制御電圧信号
１１１がＶ0 になり、図１０（ｂ）で受信標本化クロッ
ク発生器１５からの受信標本化クロック１０７がδ＝０
ｐｐｍになる。従って上記実施例に同じ効果がある。
【００２４】また上記実施例で周波数監視手段２３に代
えて図６のように、受信標本化クロック発生器からの受
信標本化クロック１０７に従いフレーム終端手段１１か
らの伝送クロック１０４を計数し生成する受信相対周波
数情報に対し、予め設定する最大／最小の基準値との大
小でたとえば論理レベル“Ｌ”を有意と決定する制御信
号１１５を自走設定手段２１に出力する周波数監視手段
２３ａを設けてもよい。周波数監視手段２３ａは図７の
ように、まず受信標本化クロック発生器１５からの受信
標本化クロック１０７に対し１／Ｎ分周器で生成する１
／Ｎ分周パルスで、フレーム終端手段１１から周期Ｎ／
ｆr に含む伝送路クロック１０４をカウンタで計数し生
成する受信相対周波数情報ΔＲ＝Ｎｆ1 ／ｆr をレジス
タで取り込み出力する。つぎに当該ΔＲに対し、第１と
第２のデジタル比較器で予め設定する基準値ΔＲｍａｘ
とΔＲｍｉｎと比較をし、当該大小で論理レベル“Ｈ”
／“Ｌ”の有意／無意信号と論理レベル“Ｌ”と“Ｈ”
の無意／有意信号を出力する。さらに当該有意／無意信
号と無意／有意信号の双方または一方の有意信号に対
し、ノアゲートで論理レベル“Ｌ”を有意と決定する制
御信号１１５を自走設定手段２１に出力する。電源投入
時などの過渡状態で第２のＤ／Ａ変換器１９からの制御
電圧信号１１１が任意の値になるときでも、第２のＤ／
Ａ変換器１９からの制御電圧信号１１１ＶｏｕｔはＶｍ
ｉｎ≦Ｖｏｕｔ≦Ｖｍａｘに制限され、受信標本化クロ
ック１０７の周波数偏差δも−８０ｐｐｍ≦δ≦８０ｐ
ｐｍに制限されるから、受信相対周波数情報生成部位の
入出力特性を示す図８でδ＝±８０ｐｐｍ以内の受信相
対周波数情報ΔＲを表現するため１０ビット数が必要に
なる。従って図７で１０ビットのカウンタとレジスタと
第１と第２のデジタル比較器を構成すれば、確実にΔＲ
からδを検出できる。第１と第２のデジタル比較器で基
準値をΔＲｍａｘ＝“１０ ０１００ １０１０”、Δ
Ｒｍｉｎ＝“１０００１１ ０１１０”に設定し、受信
標本化クロック発生器１５からδが規格値（±１０ｐｐ
ｍ）を越える受信標本化クロック１０７を入力すると、
周波数監視手段２３ａから有意の制御信号１１５、自走
設定手段２１から”００ ００００”の自走信号１１
４、第２のＤ／Ａ変換器１９からＶ0 の制御電圧信号１
１１、受信標本化クロック発生器１５からδ＝０ｐｐｍ
の受信標本化クロック１０７をそれぞれ出力する。δが
規格値内の受信標本化クロック１０７を入力すると無意
の制御信号１１５になり再びクロック周波数引き込み動
作を開始するから、上記実施例に同じ効果がある。
えて図６のように、受信標本化クロック発生器からの受
信標本化クロック１０７に従いフレーム終端手段１１か
らの伝送クロック１０４を計数し生成する受信相対周波
数情報に対し、予め設定する最大／最小の基準値との大
小でたとえば論理レベル“Ｌ”を有意と決定する制御信
号１１５を自走設定手段２１に出力する周波数監視手段
２３ａを設けてもよい。周波数監視手段２３ａは図７の
ように、まず受信標本化クロック発生器１５からの受信
標本化クロック１０７に対し１／Ｎ分周器で生成する１
／Ｎ分周パルスで、フレーム終端手段１１から周期Ｎ／
ｆr に含む伝送路クロック１０４をカウンタで計数し生
成する受信相対周波数情報ΔＲ＝Ｎｆ1 ／ｆr をレジス
タで取り込み出力する。つぎに当該ΔＲに対し、第１と
第２のデジタル比較器で予め設定する基準値ΔＲｍａｘ
とΔＲｍｉｎと比較をし、当該大小で論理レベル“Ｈ”
／“Ｌ”の有意／無意信号と論理レベル“Ｌ”と“Ｈ”
の無意／有意信号を出力する。さらに当該有意／無意信
号と無意／有意信号の双方または一方の有意信号に対
し、ノアゲートで論理レベル“Ｌ”を有意と決定する制
御信号１１５を自走設定手段２１に出力する。電源投入
時などの過渡状態で第２のＤ／Ａ変換器１９からの制御
電圧信号１１１が任意の値になるときでも、第２のＤ／
Ａ変換器１９からの制御電圧信号１１１ＶｏｕｔはＶｍ
ｉｎ≦Ｖｏｕｔ≦Ｖｍａｘに制限され、受信標本化クロ
ック１０７の周波数偏差δも−８０ｐｐｍ≦δ≦８０ｐ
ｐｍに制限されるから、受信相対周波数情報生成部位の
入出力特性を示す図８でδ＝±８０ｐｐｍ以内の受信相
対周波数情報ΔＲを表現するため１０ビット数が必要に
なる。従って図７で１０ビットのカウンタとレジスタと
第１と第２のデジタル比較器を構成すれば、確実にΔＲ
からδを検出できる。第１と第２のデジタル比較器で基
準値をΔＲｍａｘ＝“１０ ０１００ １０１０”、Δ
Ｒｍｉｎ＝“１０００１１ ０１１０”に設定し、受信
標本化クロック発生器１５からδが規格値（±１０ｐｐ
ｍ）を越える受信標本化クロック１０７を入力すると、
周波数監視手段２３ａから有意の制御信号１１５、自走
設定手段２１から”００ ００００”の自走信号１１
４、第２のＤ／Ａ変換器１９からＶ0 の制御電圧信号１
１１、受信標本化クロック発生器１５からδ＝０ｐｐｍ
の受信標本化クロック１０７をそれぞれ出力する。δが
規格値内の受信標本化クロック１０７を入力すると無意
の制御信号１１５になり再びクロック周波数引き込み動
作を開始するから、上記実施例に同じ効果がある。
【００２５】
【発明の効果】上記のようなこの発明の伝送系クロック
同期装置では、受信側の発振制御電圧を制限し、過渡状
態でも受信標本化クロックが送信標本化クロックの周波
数偏差規格内で当該クロック周波数引き込み動作を開始
する方式を採るから、従来のように伝送路クロック周波
数と送信および受信標本化クロック周波数との相対関係
情報が一致するように受信標本化クロック周波数を単に
制御する方式に比べ、電源投入時などでも確実に受信側
で送信標本化クロックを再生でき、誤動作のない安定な
クロック周波数引き込み動作を実現できる効果がある。
同期装置では、受信側の発振制御電圧を制限し、過渡状
態でも受信標本化クロックが送信標本化クロックの周波
数偏差規格内で当該クロック周波数引き込み動作を開始
する方式を採るから、従来のように伝送路クロック周波
数と送信および受信標本化クロック周波数との相対関係
情報が一致するように受信標本化クロック周波数を単に
制御する方式に比べ、電源投入時などでも確実に受信側
で送信標本化クロックを再生でき、誤動作のない安定な
クロック周波数引き込み動作を実現できる効果がある。
【図１】 この発明を示す一実施例の伝送系クロック同
期装置の機能ブロック図。
期装置の機能ブロック図。
【図２】 この発明を示す他の一実施例の機能ブロック
図。
図。
【図３】 図２に示す自走設定手段の機能ブロック図。
【図４】 この発明を示す他の一実施例の機能ブロック
図。
図。
【図５】 図４に示す周波数監視手段の機能ブロック
図。
図。
【図６】 この発明を示す他の一実施例の機能ブロック
図。
図。
【図７】 図６に示す他の周波数監視手段の機能ブロッ
ク図。
ク図。
【図８】 図７に示す受信相対周波数情報生成部位の入
出力特性を説明する図。
出力特性を説明する図。
【図９】 従来例の伝送系クロック同期装置およびその
送信と受信相対クロック計数手段の機能ブロック図。
送信と受信相対クロック計数手段の機能ブロック図。
【図１０】 図９に示す第２のＤ／Ａ変換器の入出力特
性と受信標本化クロック発生器の周波数変調感度特性と
受信相対クロック計数手段の入出力特性を説明する図。
性と受信標本化クロック発生器の周波数変調感度特性と
受信相対クロック計数手段の入出力特性を説明する図。
１ Ａ／Ｄ変換器、２ 送信バッファメモリ、３ 多重
分成器、４ フレーム生成手段、５ 送信標本化クロッ
ク発生器、６ 送信相対クロック計数手段、１１ フレ
ーム終端手段、１２ 多重分離器、１３ 受信バッファ
メモリ、１４第１のＤ／Ａ変換器、１５ 受信標本化ク
ロック発生器、１６ 受信相対クロック計数手段、１７
減算器、１８ 積分器、１９ 第２のＤ／Ａ変換器、
２０制御電圧制限手段、２１ 自走設定手段、２２ パ
ワーオンリセットパルス発生器、２３、２３ａ 周波数
監視手段、１０１ 送信アナログ信号、１０２ 伝送フ
レーム信号、１０３ 送信標本化クロック、１０４ 伝
送路クロック、１０５送信相対周波数情報、１０６ 受
信アナログ信号、１０７ 受信標本化クロック、１０８
受信相対周波数情報、１０９ 送受信相対周波数情報
差分信号、１１０ 積分信号、１１１ 制御電圧信号、
１１２ 制限電圧信号、１１３ 制御信号、１１４ 自
走信号、１１５ 制御信号。なお、図中、同一符号は同
一または相当部分を示す。
分成器、４ フレーム生成手段、５ 送信標本化クロッ
ク発生器、６ 送信相対クロック計数手段、１１ フレ
ーム終端手段、１２ 多重分離器、１３ 受信バッファ
メモリ、１４第１のＤ／Ａ変換器、１５ 受信標本化ク
ロック発生器、１６ 受信相対クロック計数手段、１７
減算器、１８ 積分器、１９ 第２のＤ／Ａ変換器、
２０制御電圧制限手段、２１ 自走設定手段、２２ パ
ワーオンリセットパルス発生器、２３、２３ａ 周波数
監視手段、１０１ 送信アナログ信号、１０２ 伝送フ
レーム信号、１０３ 送信標本化クロック、１０４ 伝
送路クロック、１０５送信相対周波数情報、１０６ 受
信アナログ信号、１０７ 受信標本化クロック、１０８
受信相対周波数情報、１０９ 送受信相対周波数情報
差分信号、１１０ 積分信号、１１１ 制御電圧信号、
１１２ 制限電圧信号、１１３ 制御信号、１１４ 自
走信号、１１５ 制御信号。なお、図中、同一符号は同
一または相当部分を示す。
Claims (3)
- 【請求項１】 送信および受信側で検出する送信および
受信標本化クロック周波数と独立な伝送路クロック周波
数との送信および受信相対周波数情報を一致するように
当該受信標本化クロック周波数を制御し当該送信と受信
標本化クロック周波数を同期する伝送系クロック同期装
置において、前記受信側で制御電圧制限手段からの制限
電圧信号に応じ発振周波数を制御し所望の前記受信標本
化クロックを発生する受信標本化クロック発生器と、該
受信標本化クロック発生器からの受信標本化クロックと
別途設ける受信伝送フレーム信号から再生をするフレー
ム終端手段からの前記伝送路クロックとの前記受信相対
周波数情報を生成する受信相対クロック計数手段と、該
受信相対クロック計数手段からの受信相対周波数情報と
別途設ける前記受信伝送フレーム信号から多重分離をす
る多重分離器からの前記送信相対周波数情報との減算を
施す減算器と、該減算器からの当該差分信号に対し積分
演算を施す積分器と、該積分器からの当該積分信号に対
しＤ／Ａ変換を施し制御電圧信号として出力するＤ／Ａ
変換器と、該Ｄ／Ａ変換器からの制御電圧信号に対し分
圧制限をし前記制限電圧信号としてフィードバックをす
る前記制御電圧制限手段とを備える伝送系クロック同期
装置。 - 【請求項２】 制御電圧制限手段に代えてＤ／Ａ変換器
からの電圧制御信号に対し、予め設定する正／負の基準
電圧との高低で有意を決定する制御信号を出力する周波
数監視手段を設け、当該制御信号に従い積分器からの積
分信号に対し、有意時は固定パターン、無意時はそのま
まを自走信号としてＤ／Ａ変換器に出力する自走設定手
段を設けることを特徴とする請求項１記載の伝送系クロ
ック同期装置。 - 【請求項３】 周波数監視手段で受信標本化クロック発
生器からの受信標本化クロックに従いフレーム終端手段
からの伝送クロックを計数し生成する受信相対周波数情
報に対し、予め設定する最大／最小の基準値との大小で
有意を決定し制御信号として自走設定手段に出力するこ
とを特徴とする請求項２記載の伝送系クロック同期装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7147613A JP2982656B2 (ja) | 1995-06-14 | 1995-06-14 | 伝送系クロック同期装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7147613A JP2982656B2 (ja) | 1995-06-14 | 1995-06-14 | 伝送系クロック同期装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08340329A JPH08340329A (ja) | 1996-12-24 |
| JP2982656B2 true JP2982656B2 (ja) | 1999-11-29 |
Family
ID=15434290
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7147613A Expired - Fee Related JP2982656B2 (ja) | 1995-06-14 | 1995-06-14 | 伝送系クロック同期装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2982656B2 (ja) |
-
1995
- 1995-06-14 JP JP7147613A patent/JP2982656B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08340329A (ja) | 1996-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4845709A (en) | Data transfer control system | |
| US4987491A (en) | Jitter compensation circuit for processing jitter components of reproduced video signal | |
| JPH0593167U (ja) | 動画ビデオ信号のクロックパルス調整装置 | |
| JPH09130823A (ja) | 映像信号処理装置 | |
| JP2982656B2 (ja) | 伝送系クロック同期装置 | |
| US6239346B1 (en) | Musical tone signal processing apparatus and storage medium storing programs for realizing functions of apparatus | |
| JP3214669B2 (ja) | 位相保持回路 | |
| US7359319B2 (en) | Synchronous data transmission system | |
| JP2723819B2 (ja) | 標本化クロック再生装置 | |
| JP3508048B2 (ja) | 標本化クロック再生回路 | |
| KR0177237B1 (ko) | 디지탈 비디오카세트레코더에 있어서 락드모드용 오디오계의 클럭생성기 | |
| JP4000771B2 (ja) | 同期管理システム | |
| JP3508049B2 (ja) | 伝送路クロック再生回路 | |
| JP2923902B2 (ja) | クロック生成装置 | |
| JPS6130456B2 (ja) | ||
| JP2594666B2 (ja) | 標本化クロックの周波数情報生成回路 | |
| JP2985786B2 (ja) | 位相同期回路 | |
| JP3348840B2 (ja) | 装置内クロック選択切替時における低速伝送信号出力方式 | |
| KR0143530B1 (ko) | 디지탈 자동 주파수 조정장치 | |
| JP3017814B2 (ja) | 速度変換装置 | |
| JP3421711B2 (ja) | 標本化クロック再生システムおよび装置 | |
| JP3346497B2 (ja) | 電源同期パルス生成回路 | |
| JP2793726B2 (ja) | 水平同期信号検出装置 | |
| JPH1070525A (ja) | タイミング再生回路 | |
| JPH11295107A (ja) | 記録システムおよび記録計 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |