JP3216626B2 - 増幅装置 - Google Patents
増幅装置Info
- Publication number
- JP3216626B2 JP3216626B2 JP01253799A JP1253799A JP3216626B2 JP 3216626 B2 JP3216626 B2 JP 3216626B2 JP 01253799 A JP01253799 A JP 01253799A JP 1253799 A JP1253799 A JP 1253799A JP 3216626 B2 JP3216626 B2 JP 3216626B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- multilayer substrate
- semiconductor chip
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
- H10W72/5475—Dispositions of multiple bond wires multiple bond wires connected to common bond pads at both ends of the wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/921—Structures or relative sizes of bond pads
- H10W72/926—Multiple bond pads having different sizes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、高周波信号の増幅
に好適な増幅装置に関し、特に、放熱性が高い増幅装置
に関する。
に好適な増幅装置に関し、特に、放熱性が高い増幅装置
に関する。
【０００２】
【従来の技術】近時、携帯電話等には高周波信号が使用
され、その送信用増幅装置として多層基板上に形成され
た電界効果トランジスタ（以下、ＦＥＴという。）を備
えた高周波増幅装置が使用されている。図３は従来の高
周波増幅装置を示す模式的断面図である。
され、その送信用増幅装置として多層基板上に形成され
た電界効果トランジスタ（以下、ＦＥＴという。）を備
えた高周波増幅装置が使用されている。図３は従来の高
周波増幅装置を示す模式的断面図である。
【０００３】従来の高周波増幅装置に使用される多層基
板２１には、厚さが約５〜１０μｍの第４導体層２３ｄ
及びこの第４導体層２３ｄ上に形成された第３誘電体層
２４ｃが設けられている。更に、第３誘電体層２４ｃ上
には、厚さが約５〜１０μｍの第３導体層２３ｃ、第２
誘電体層２４ｂ、厚さが約５〜１０μｍの第２導体層２
３ｂ、第１誘電体層２４ａ及び厚さが約５〜１０μｍの
第１導体層２３ａが順次積層されている。なお、各誘電
体層２４ａ〜２４ｃはガラスセラミックス等のセラミッ
クス製である。
板２１には、厚さが約５〜１０μｍの第４導体層２３ｄ
及びこの第４導体層２３ｄ上に形成された第３誘電体層
２４ｃが設けられている。更に、第３誘電体層２４ｃ上
には、厚さが約５〜１０μｍの第３導体層２３ｃ、第２
誘電体層２４ｂ、厚さが約５〜１０μｍの第２導体層２
３ｂ、第１誘電体層２４ａ及び厚さが約５〜１０μｍの
第１導体層２３ａが順次積層されている。なお、各誘電
体層２４ａ〜２４ｃはガラスセラミックス等のセラミッ
クス製である。
【０００４】そして、第１導体層２３ａ上には、半導体
チップ３１が、銅合金等の金属板からなるマウント部２
８を介して、載置されている。なお、半導体チップ３１
が第１導体層２３ａ上に直接載置される場合もある。
チップ３１が、銅合金等の金属板からなるマウント部２
８を介して、載置されている。なお、半導体チップ３１
が第１導体層２３ａ上に直接載置される場合もある。
【０００５】また、多層基板２１には、半導体チップ３
１の直下に形成され第１導体層２３ａから第４導体層２
３ｄまで達するサーマルビア２５が形成されている。サ
ーマルビア２５は、ビアホールの側面に金属メッキ層２
５ｂが形成され、その内部に樹脂材２５ａが充填された
ものである。
１の直下に形成され第１導体層２３ａから第４導体層２
３ｄまで達するサーマルビア２５が形成されている。サ
ーマルビア２５は、ビアホールの側面に金属メッキ層２
５ｂが形成され、その内部に樹脂材２５ａが充填された
ものである。
【０００６】更に、多層基板２１の端面には、接地・放
熱用端面電極２６が形成されている。また、多層基板２
１の他の端面には、入出力端子用端面電極及び電源端子
用端面電極（図示せず）が形成されている。
熱用端面電極２６が形成されている。また、多層基板２
１の他の端面には、入出力端子用端面電極及び電源端子
用端面電極（図示せず）が形成されている。
【０００７】更にまた、多層基板２１は、金属カバー２
７に覆われており、電磁的にシールドされている。
７に覆われており、電磁的にシールドされている。
【０００８】更に、多層基板２１上には、チップコンデ
ンサ、チップ抵抗、チップインダクタ及びマイクロスト
リップライン等の素子２９を備え半導体チップ３１に接
続された整合バイアス回路が設けられている。
ンサ、チップ抵抗、チップインダクタ及びマイクロスト
リップライン等の素子２９を備え半導体チップ３１に接
続された整合バイアス回路が設けられている。
【０００９】なお、半導体チップは、第１及び第２の誘
電体層２４ａ及び２４ｂにキャビティを形成しそこに載
置されることもある。
電体層２４ａ及び２４ｂにキャビティを形成しそこに載
置されることもある。
【００１０】このように構成された高周波増幅装置を携
帯電話等のセット基板に搭載する際には、接地・放熱用
端面電極２６等の各端面電極をセット基板にはんだ付け
する。更に、半導体チップ３１から発生する熱を放熱さ
せるために、多層基板２１の半導体チップ３１が搭載さ
れた部分の反対側部分をも直接セット基板にはんだ付け
する。
帯電話等のセット基板に搭載する際には、接地・放熱用
端面電極２６等の各端面電極をセット基板にはんだ付け
する。更に、半導体チップ３１から発生する熱を放熱さ
せるために、多層基板２１の半導体チップ３１が搭載さ
れた部分の反対側部分をも直接セット基板にはんだ付け
する。
【００１１】そして、外部から高周波信号が入力される
と、この信号は入力段整合バイアス回路を介して半導体
チップ３１の入力段ＦＥＴ部に入力される。そして、入
力段ＦＥＴ部により増幅されて出力される。その後、こ
の出力信号は、段間整合バイアス回路を介して出力段Ｆ
ＥＴ部に入力される。そして、出力段ＦＥＴ部により増
幅されて出力される。更に、この出力信号は、出力段整
合バイアス回路を介して外部に出力される。
と、この信号は入力段整合バイアス回路を介して半導体
チップ３１の入力段ＦＥＴ部に入力される。そして、入
力段ＦＥＴ部により増幅されて出力される。その後、こ
の出力信号は、段間整合バイアス回路を介して出力段Ｆ
ＥＴ部に入力される。そして、出力段ＦＥＴ部により増
幅されて出力される。更に、この出力信号は、出力段整
合バイアス回路を介して外部に出力される。
【００１２】このとき、入力段ＦＥＴ部及び出力段ＦＥ
Ｔ部から熱が発生するが、この熱はサーマルビア２５を
介して第２、３及び４導体層２３ｂ〜２３ｄに伝達され
る。更に、半導体チップ３１が搭載された部分の反対側
部分に直接はんだ付けされた携帯電話等のセット基板及
び接地・放熱用端面電極２６等に伝達され、そこから外
気へと放出される。
Ｔ部から熱が発生するが、この熱はサーマルビア２５を
介して第２、３及び４導体層２３ｂ〜２３ｄに伝達され
る。更に、半導体チップ３１が搭載された部分の反対側
部分に直接はんだ付けされた携帯電話等のセット基板及
び接地・放熱用端面電極２６等に伝達され、そこから外
気へと放出される。
【００１３】
【発明が解決しようとする課題】しかしながら、従来の
高周波増幅装置は、携帯電話等のセット基板に搭載され
る際には、前述のような直接のはんだ付けを行わない
と、入力段ＦＥＴ部及び出力段ＦＥＴ部の放熱が不十分
となって、高周波増幅装置が熱暴走してしまう。更に、
入力段ＦＥＴ部及び出力段ＦＥＴ部のソースにおけるイ
ンダクタンスが高くなるため、良好な高周波特性が得ら
れない。また、直接はんだ付けされると、セット基板の
その部分にパターン設計を行うことができなくなるとい
う問題点も生じる。
高周波増幅装置は、携帯電話等のセット基板に搭載され
る際には、前述のような直接のはんだ付けを行わない
と、入力段ＦＥＴ部及び出力段ＦＥＴ部の放熱が不十分
となって、高周波増幅装置が熱暴走してしまう。更に、
入力段ＦＥＴ部及び出力段ＦＥＴ部のソースにおけるイ
ンダクタンスが高くなるため、良好な高周波特性が得ら
れない。また、直接はんだ付けされると、セット基板の
その部分にパターン設計を行うことができなくなるとい
う問題点も生じる。
【００１４】本発明はかかる問題点に鑑みてなされたも
のであって、熱暴走を防止することができ、良好な高周
波特性を得ることができる増幅装置を提供することを目
的とする。
のであって、熱暴走を防止することができ、良好な高周
波特性を得ることができる増幅装置を提供することを目
的とする。
【００１５】
【課題を解決するための手段】本発明に係る増幅装置
は、多層基板と、電界効果トランジスタを有する増幅回
路を備え前記多層基板上に設けられた半導体チップと、
を有し、前記多層基板は、厚さが７０μｍ以上の第１の
導体層と、この第１の導体層上に形成された樹脂層と、
この樹脂層と前記半導体チップが載置された前記多層基
板の表面との間に形成され厚さが７０μｍ以上の第２の
導体層と、前記半導体チップの直下で前記多層基板自身
の表面から前記第１の導体層まで達すると共に前記第２
の導体層に接続されたサーマルビアと、前記多層基板自
身の端面に形成され前記第１及び第２の導体層に接続さ
れた接地・放熱用端面電極と、前記第１の導体層の下に
形成されたレジスト層と、を有し、前記多層基板の前記
第１の導体層側部分がセット基板にはんだ付けされるこ
となく前記接地・放熱用端面電極がセット基板にはんだ
付けされることを特徴とする。
は、多層基板と、電界効果トランジスタを有する増幅回
路を備え前記多層基板上に設けられた半導体チップと、
を有し、前記多層基板は、厚さが７０μｍ以上の第１の
導体層と、この第１の導体層上に形成された樹脂層と、
この樹脂層と前記半導体チップが載置された前記多層基
板の表面との間に形成され厚さが７０μｍ以上の第２の
導体層と、前記半導体チップの直下で前記多層基板自身
の表面から前記第１の導体層まで達すると共に前記第２
の導体層に接続されたサーマルビアと、前記多層基板自
身の端面に形成され前記第１及び第２の導体層に接続さ
れた接地・放熱用端面電極と、前記第１の導体層の下に
形成されたレジスト層と、を有し、前記多層基板の前記
第１の導体層側部分がセット基板にはんだ付けされるこ
となく前記接地・放熱用端面電極がセット基板にはんだ
付けされることを特徴とする。
【００１６】本発明においては、サーマルビアは厚さが
７０μｍ以上の第１及び第２の導体層を介して端面電極
に接続されているので、増幅回路から発生した熱は高い
効率で放熱される。従って、熱暴走が抑制される。更
に、増幅回路の高周波特性が向上する。また、セット基
板に搭載する際には、裏面側を直接はんだ付けする必要
がないため、セット基板の増幅装置に接合する領域にお
けるパターン設計が可能となる。
７０μｍ以上の第１及び第２の導体層を介して端面電極
に接続されているので、増幅回路から発生した熱は高い
効率で放熱される。従って、熱暴走が抑制される。更
に、増幅回路の高周波特性が向上する。また、セット基
板に搭載する際には、裏面側を直接はんだ付けする必要
がないため、セット基板の増幅装置に接合する領域にお
けるパターン設計が可能となる。
【００１７】前記サーマルビアは、樹脂材又は導電材
と、この樹脂材又は導電材の表面に形成され前記第１及
び第２の導体層に接続された金属メッキ層とを有するこ
とができる。
と、この樹脂材又は導電材の表面に形成され前記第１及
び第２の導体層に接続された金属メッキ層とを有するこ
とができる。
【００１８】
【００１９】
【００２０】更にまた、前記増幅回路は、電界効果トラ
ンジスタを有することができる。
ンジスタを有することができる。
【００２１】
【発明の実施の形態】以下、本発明の実施例に係る高周
波増幅装置について、添付の図面を参照して具体的に説
明する。図１は本発明の実施例に係る高周波増幅装置を
示す模式的平面図である。
波増幅装置について、添付の図面を参照して具体的に説
明する。図１は本発明の実施例に係る高周波増幅装置を
示す模式的平面図である。
【００２２】本実施例においては、多層基板１上に入力
段ＦＥＴ部１１ａ及び出力段ＦＥＴ部１１ｂが設けられ
た増幅回路を備えた半導体チップ１１が設けられてい
る。入力段ＦＥＴ部１１ａには、入力段ＦＥＴ及びこれ
に接続されたゲート等の回路が設けられており、出力段
ＦＥＴ部１１ｂには、出力段ＦＥＴ及びこれに接続され
た他のゲート等の回路が設けられている。
段ＦＥＴ部１１ａ及び出力段ＦＥＴ部１１ｂが設けられ
た増幅回路を備えた半導体チップ１１が設けられてい
る。入力段ＦＥＴ部１１ａには、入力段ＦＥＴ及びこれ
に接続されたゲート等の回路が設けられており、出力段
ＦＥＴ部１１ｂには、出力段ＦＥＴ及びこれに接続され
た他のゲート等の回路が設けられている。
【００２３】また、多層基板１上には、入力段ＦＥＴ部
１１ａの入力端と入力端子１３との間に接続された入力
段整合バイアス回路１２ａが設けられている。更に、入
力段ＦＥＴ部１１ａの出力端と出力段ＦＥＴ部１１ｂの
入力端との間に接続された段間整合バイアス回路１２ｂ
が設けられている。更にまた、出力段ＦＥＴ部１１ｂの
出力端と出力端子１４との間には出力段整合バイアス回
路１２ｃが設けられている。なお、整合バイアス回路１
２ａ〜１２ｃは、チップコンデンサ、チップ抵抗、チッ
プインダクタ及びマイクロストリップライン等から構成
されており、入力段ＦＥＴ部１１ａ及び出力段ＦＥＴ部
１１ｂに直流の電圧又は電流を供給すると共に、それら
のインピーダンスを整合させるための回路である。
１１ａの入力端と入力端子１３との間に接続された入力
段整合バイアス回路１２ａが設けられている。更に、入
力段ＦＥＴ部１１ａの出力端と出力段ＦＥＴ部１１ｂの
入力端との間に接続された段間整合バイアス回路１２ｂ
が設けられている。更にまた、出力段ＦＥＴ部１１ｂの
出力端と出力端子１４との間には出力段整合バイアス回
路１２ｃが設けられている。なお、整合バイアス回路１
２ａ〜１２ｃは、チップコンデンサ、チップ抵抗、チッ
プインダクタ及びマイクロストリップライン等から構成
されており、入力段ＦＥＴ部１１ａ及び出力段ＦＥＴ部
１１ｂに直流の電圧又は電流を供給すると共に、それら
のインピーダンスを整合させるための回路である。
【００２４】更に、多層基板１の端面には、わん曲した
複数の切り込みが形成されており、そこに端面電極１５
が設けられている。これらの電極のうち、１つが入力端
子１３、１つが出力端子１４、３つが電源端子１６とな
っている。なお、多層基板１は、図示しない金属カバー
により覆われている。
複数の切り込みが形成されており、そこに端面電極１５
が設けられている。これらの電極のうち、１つが入力端
子１３、１つが出力端子１４、３つが電源端子１６とな
っている。なお、多層基板１は、図示しない金属カバー
により覆われている。
【００２５】次に、多層基板１の構造について説明す
る。図２は本発明の実施例に係る高周波増幅装置を示す
模式的断面図である。
る。図２は本発明の実施例に係る高周波増幅装置を示す
模式的断面図である。
【００２６】多層基板１には、レジスト層２及びこのレ
ジスト層２上に形成された厚さが約７０〜１００μｍの
第１導体層３ｄが設けられている。更に、第１導体層３
ｄ上には第３誘電体層４ｃ、厚さが約７０μｍの第２導
体層３ｃ、第２誘電体層４ｂ、厚さが約１８μｍの第３
導体層３ｂ、第１誘電体層４ａ及び厚さが約１８〜４８
μｍの第４導体層３ａが順次積層されている。このよう
に、第２及び第１導体層３ｃ及び３ｄの厚さは、第４及
び第３導体層３ａ及び３ｂの厚さより厚いものとなって
いる。なお、各誘電体層４ａ〜４ｃは樹脂製である。
ジスト層２上に形成された厚さが約７０〜１００μｍの
第１導体層３ｄが設けられている。更に、第１導体層３
ｄ上には第３誘電体層４ｃ、厚さが約７０μｍの第２導
体層３ｃ、第２誘電体層４ｂ、厚さが約１８μｍの第３
導体層３ｂ、第１誘電体層４ａ及び厚さが約１８〜４８
μｍの第４導体層３ａが順次積層されている。このよう
に、第２及び第１導体層３ｃ及び３ｄの厚さは、第４及
び第３導体層３ａ及び３ｂの厚さより厚いものとなって
いる。なお、各誘電体層４ａ〜４ｃは樹脂製である。
【００２７】そして、第４導体層３ａ上には、半導体チ
ップ１１が、銅合金等の金属板からなるマウント部８を
介して、載置されている。同様に、整合バイアス回路を
構成する素子９が第４導体層３ａ上に載置されている。
なお、半導体チップ１１は第４導体層３ａ上に直接載置
されていてもよい。
ップ１１が、銅合金等の金属板からなるマウント部８を
介して、載置されている。同様に、整合バイアス回路を
構成する素子９が第４導体層３ａ上に載置されている。
なお、半導体チップ１１は第４導体層３ａ上に直接載置
されていてもよい。
【００２８】また、多層基板１には、半導体チップ１１
の直下に形成され第４導体層３ａから第１導体層３ｄま
で達するサーマルビア５が形成されている。サーマルビ
ア５は、ビアホールの側面に金属メッキ層５ｂが形成さ
れ、その内部に樹脂材５ａが充填されたものである。
の直下に形成され第４導体層３ａから第１導体層３ｄま
で達するサーマルビア５が形成されている。サーマルビ
ア５は、ビアホールの側面に金属メッキ層５ｂが形成さ
れ、その内部に樹脂材５ａが充填されたものである。
【００２９】更に、多層基板１の端面には、サーマルビ
ア５の金属メッキ層５ｂに第３〜第１導体層３ｂ〜３ｄ
を介して接続された接地・放熱用端面電極６が形成され
ている。また、多層基板１の他の端面には、入出力端子
用端面電極及び電源端子用端面電極が形成されている
が、これらはサーマルビア５に接続されていない。これ
らの端面電極は、図１における端面電極１５に対応する
ものである。
ア５の金属メッキ層５ｂに第３〜第１導体層３ｂ〜３ｄ
を介して接続された接地・放熱用端面電極６が形成され
ている。また、多層基板１の他の端面には、入出力端子
用端面電極及び電源端子用端面電極が形成されている
が、これらはサーマルビア５に接続されていない。これ
らの端面電極は、図１における端面電極１５に対応する
ものである。
【００３０】更にまた、多層基板１は、金属カバー７に
覆われており、電磁的にシールドされている。
覆われており、電磁的にシールドされている。
【００３１】このように構成された高周波増幅装置を携
帯電話等のセット基板に搭載する際には、接地・放熱用
端面電極６等の各端面電極をセット基板にはんだ付けす
る。但し、このとき、半導体チップ１１から発生する熱
を放熱させるために、多層基板１の半導体チップ１１が
搭載された部分の反対側部分である第１導体層３ｄ側部
分を直接セット基板にはんだ付けする必要はない。
帯電話等のセット基板に搭載する際には、接地・放熱用
端面電極６等の各端面電極をセット基板にはんだ付けす
る。但し、このとき、半導体チップ１１から発生する熱
を放熱させるために、多層基板１の半導体チップ１１が
搭載された部分の反対側部分である第１導体層３ｄ側部
分を直接セット基板にはんだ付けする必要はない。
【００３２】次に、本実施例に係る高周波増幅装置の動
作について説明する。
作について説明する。
【００３３】外部から入力端子１３に入力された高周波
信号は、入力段整合バイアス回路１２ａを介して入力段
ＦＥＴ部１１ａに入力される。そして、入力段ＦＥＴ部
１１ａにより増幅されて出力される。その後、この出力
信号は、段間整合バイアス回路１２ｂを介して出力段Ｆ
ＥＴ部１１ｂに入力される。そして、出力段ＦＥＴ部１
１ｂにより増幅されて出力される。更に、この出力信号
は、出力段整合バイアス回路１２ｃを介して出力端子１
４から外部に出力される。このように、外部から本実施
例に係る高周波増幅回路に入力された信号は、２段階に
増幅されて出力される。
信号は、入力段整合バイアス回路１２ａを介して入力段
ＦＥＴ部１１ａに入力される。そして、入力段ＦＥＴ部
１１ａにより増幅されて出力される。その後、この出力
信号は、段間整合バイアス回路１２ｂを介して出力段Ｆ
ＥＴ部１１ｂに入力される。そして、出力段ＦＥＴ部１
１ｂにより増幅されて出力される。更に、この出力信号
は、出力段整合バイアス回路１２ｃを介して出力端子１
４から外部に出力される。このように、外部から本実施
例に係る高周波増幅回路に入力された信号は、２段階に
増幅されて出力される。
【００３４】このとき、入力段ＦＥＴ部１１ａ及び出力
段ＦＥＴ１１部ｂから熱が発生するが、この熱はサーマ
ルビア５を介して第３、第２及び第１導体層３ｂ〜３ｄ
に伝達される。更に、接地・放熱用端面電極６に伝達さ
れる。この接地・放熱用端面電極６は携帯電話等のセッ
ト基板にはんだ付けされているので、そこから外気へと
放出される。
段ＦＥＴ１１部ｂから熱が発生するが、この熱はサーマ
ルビア５を介して第３、第２及び第１導体層３ｂ〜３ｄ
に伝達される。更に、接地・放熱用端面電極６に伝達さ
れる。この接地・放熱用端面電極６は携帯電話等のセッ
ト基板にはんだ付けされているので、そこから外気へと
放出される。
【００３５】このように、本実施例によれば、誘電体層
４ａ〜４ｃを樹脂製としているので、各導体層３ａ〜３
ｄを従来のものよりも厚く形成することができる。特
に、第２及び第１導体層３ｃ及び３ｄの厚さを７０μｍ
以上と厚くすることができるため、半導体チップ１１に
対する多層基板１の熱抵抗を小さくすることができる。
このため、多層基板１の半導体チップ１１が搭載された
部分の反対側部分を携帯電話等のセット基板に直接はん
だ付けしなくても、接地・放熱用端面電極６をセット基
板にはんだ付けすれば、入力段ＦＥＴ部１１ａ及び出力
段ＦＥＴ部１１ｂから発生した熱の放出が可能である。
４ａ〜４ｃを樹脂製としているので、各導体層３ａ〜３
ｄを従来のものよりも厚く形成することができる。特
に、第２及び第１導体層３ｃ及び３ｄの厚さを７０μｍ
以上と厚くすることができるため、半導体チップ１１に
対する多層基板１の熱抵抗を小さくすることができる。
このため、多層基板１の半導体チップ１１が搭載された
部分の反対側部分を携帯電話等のセット基板に直接はん
だ付けしなくても、接地・放熱用端面電極６をセット基
板にはんだ付けすれば、入力段ＦＥＴ部１１ａ及び出力
段ＦＥＴ部１１ｂから発生した熱の放出が可能である。
【００３６】また、各導体層３ａ〜３ｄが従来のものよ
りも厚く形成されているため、入力段ＦＥＴ部１１ａ及
び出力段ＦＥＴ部１１ｂに対するソースのインダクタン
スが低減される。従って、良好な高周波特性が得られ
る。
りも厚く形成されているため、入力段ＦＥＴ部１１ａ及
び出力段ＦＥＴ部１１ｂに対するソースのインダクタン
スが低減される。従って、良好な高周波特性が得られ
る。
【００３７】更に、多層基板１の半導体チップ１１が搭
載される部分の反対側部分を携帯電話等のセット基板に
直接はんだ付けする必要がないため、多層基板１の裏面
には絶縁性のレジスト層２が形成されているので、携帯
電話等のセット基板のレジスト層２に接合する部分にパ
ターン設計を行うことができる。このため、セット基板
のパターン設計に冗長性が得られる。
載される部分の反対側部分を携帯電話等のセット基板に
直接はんだ付けする必要がないため、多層基板１の裏面
には絶縁性のレジスト層２が形成されているので、携帯
電話等のセット基板のレジスト層２に接合する部分にパ
ターン設計を行うことができる。このため、セット基板
のパターン設計に冗長性が得られる。
【００３８】なお、上述の実施例におけるサーマルビア
５には、樹脂材５ａが充填されているが、金属材が充填
されていても、同様の効果が得られる。
５には、樹脂材５ａが充填されているが、金属材が充填
されていても、同様の効果が得られる。
【００３９】また、 多層基板１は導体層は４層構造と
されているが、５層又はそれ以上の層から多層基板が形
成されていてもよい。この場合にも、同様の効果が得ら
れる。
されているが、５層又はそれ以上の層から多層基板が形
成されていてもよい。この場合にも、同様の効果が得ら
れる。
【００４０】更に、これらの構造が組み合わされた構造
が採用されても、同様の効果が得られる。
が採用されても、同様の効果が得られる。
【００４１】
【発明の効果】以上詳述したように、本発明によれば、
多層基板に厚さが７０μｍ以上の導体層を設け、この導
体層を介してサーマルビアを端面電極に接続させている
ので、増幅回路から発生した熱を高い効率で外部に放出
することができる。従って、熱暴走を抑制することがで
きる。更に、増幅回路の高周波特性を向上させることが
できる。また、セット基板に搭載する際には、裏面側を
直接はんだ付けする必要がないので、セット基板の増幅
装置に接合する領域におけるパターン設計を行うことが
できる。
多層基板に厚さが７０μｍ以上の導体層を設け、この導
体層を介してサーマルビアを端面電極に接続させている
ので、増幅回路から発生した熱を高い効率で外部に放出
することができる。従って、熱暴走を抑制することがで
きる。更に、増幅回路の高周波特性を向上させることが
できる。また、セット基板に搭載する際には、裏面側を
直接はんだ付けする必要がないので、セット基板の増幅
装置に接合する領域におけるパターン設計を行うことが
できる。
【図１】本発明の実施例に係る高周波増幅装置を示す模
式的平面図である。
式的平面図である。
【図２】本発明の実施例に係る高周波増幅装置を示す模
式的断面図である。
式的断面図である。
【図３】従来の高周波増幅装置を示す模式的断面図であ
る。
る。
１、２１；多層基板 ２；レジスト層 ３ａ、３ｂ、３ｃ、３ｄ、２３ａ、２３ｂ、２３ｃ、２
３ｄ；導体層 ４ａ、４ｂ、４ｃ、２４ａ、２４ｂ、２４ｃ；誘電体層 ５、２５；サーマルビア ５ａ、２５ａ；樹脂材 ５ｂ、２５ｂ；金属メッキ層 ６、２６；接地・放熱用端面電極 ７、２７；金属カバー ８、２８；マウント部 １１、３１；半導体チップ １１ａ；入力段ＦＥＴ部 １１ｂ；出力段ＦＥＴ部 １２ａ、１２ｂ、１２ｃ；整合バイアス回路 １３；入力端子 １４；出力端子 １５；端面電極 １６；電源端子
３ｄ；導体層 ４ａ、４ｂ、４ｃ、２４ａ、２４ｂ、２４ｃ；誘電体層 ５、２５；サーマルビア ５ａ、２５ａ；樹脂材 ５ｂ、２５ｂ；金属メッキ層 ６、２６；接地・放熱用端面電極 ７、２７；金属カバー ８、２８；マウント部 １１、３１；半導体チップ １１ａ；入力段ＦＥＴ部 １１ｂ；出力段ＦＥＴ部 １２ａ、１２ｂ、１２ｃ；整合バイアス回路 １３；入力端子 １４；出力端子 １５；端面電極 １６；電源端子
フロントページの続き (56)参考文献 特開 平９−55459（ＪＰ，Ａ) 特開 平７−106721（ＪＰ，Ａ) 特開 平６−177544（ＪＰ，Ａ) 特開 平９−134981（ＪＰ，Ａ) 特開 平７−273462（ＪＰ，Ａ) 特開 平10−107449（ＪＰ，Ａ) 特開 平９−199855（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/34 - 23/473 H01L 23/12 301
Claims (3)
- 【請求項１】 多層基板と、電界効果トランジスタを有
する増幅回路を備え前記多層基板上に設けられた半導体
チップと、を有し、前記多層基板は、厚さが７０μｍ以
上の第１の導体層と、この第１の導体層上に形成された
樹脂層と、この樹脂層と前記半導体チップが載置された
前記多層基板の表面との間に形成され厚さが７０μｍ以
上の第２の導体層と、前記半導体チップの直下で前記多
層基板自身の表面から前記第１の導体層まで達すると共
に前記第２の導体層に接続されたサーマルビアと、前記
多層基板自身の端面に形成され前記第１及び第２の導体
層に接続された接地・放熱用端面電極と、前記第１の導
体層の下に形成されたレジスト層と、を有し、前記多層
基板の前記第１の導体層側部分がセット基板にはんだ付
けされることなく前記接地・放熱用端面電極がセット基
板にはんだ付けされることを特徴とする増幅装置。 - 【請求項２】 前記サーマルビアは、樹脂材と、この樹
脂材の表面に形成され前記第１及び第２の導体層に接続
された金属メッキ層とを有することを特徴とする請求項
１に記載の増幅装置。 - 【請求項３】 前記サーマルビアは、導電材と、この導
電材の表面に形成され前記第１及び第２の導体層に接続
された金属メッキ層とを有することを特徴とする請求項
１に記載の増幅装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01253799A JP3216626B2 (ja) | 1999-01-20 | 1999-01-20 | 増幅装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01253799A JP3216626B2 (ja) | 1999-01-20 | 1999-01-20 | 増幅装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000216307A JP2000216307A (ja) | 2000-08-04 |
| JP3216626B2 true JP3216626B2 (ja) | 2001-10-09 |
Family
ID=11808093
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01253799A Expired - Fee Related JP3216626B2 (ja) | 1999-01-20 | 1999-01-20 | 増幅装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3216626B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4480818B2 (ja) * | 1999-09-30 | 2010-06-16 | 株式会社ルネサステクノロジ | 半導体装置 |
| JP3505160B2 (ja) | 2000-08-17 | 2004-03-08 | 松下電器産業株式会社 | 光実装基板の製造方法 |
| WO2002014917A1 (en) | 2000-08-17 | 2002-02-21 | Matsushita Electric Industrial Co., Ltd. | Optical mounting board, optical module, optical transmitter/receiver, optical transmitting/receiving system, and method for manufacturing optical mounting board |
| EP1394857A3 (en) | 2002-08-28 | 2004-04-07 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device |
| US6787896B1 (en) * | 2003-05-15 | 2004-09-07 | Skyworks Solutions, Inc. | Semiconductor die package with increased thermal conduction |
| AU2006235806B2 (en) * | 2005-10-26 | 2011-12-08 | Pentair Water Pool And Spa, Inc. | LED pool and spa light |
| JP2012009609A (ja) * | 2010-06-24 | 2012-01-12 | Jtekt Corp | 多層回路基板 |
| JP5496845B2 (ja) * | 2010-09-30 | 2014-05-21 | 本田技研工業株式会社 | 電動車両 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06177544A (ja) * | 1992-12-03 | 1994-06-24 | Ibiden Co Ltd | 電子部品搭載用基板及びその製造方法 |
| JPH07106721A (ja) * | 1993-10-04 | 1995-04-21 | Sony Corp | プリント回路板及びその放熱方法 |
| JPH07273462A (ja) * | 1994-03-31 | 1995-10-20 | Ibiden Co Ltd | 電子部品搭載用基板 |
| JPH0955459A (ja) * | 1995-06-06 | 1997-02-25 | Seiko Epson Corp | 半導体装置 |
| JPH09134981A (ja) * | 1995-11-08 | 1997-05-20 | Fujitsu Ltd | マイクロ波・ミリ波帯の機能モジュールパッケージ |
| JPH09199855A (ja) * | 1996-01-17 | 1997-07-31 | Sony Corp | 多層配線基板の製造方法 |
| JPH10107449A (ja) * | 1996-09-27 | 1998-04-24 | Ibiden Co Ltd | 多層プリント配線板の製造方法 |
-
1999
- 1999-01-20 JP JP01253799A patent/JP3216626B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000216307A (ja) | 2000-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW533562B (en) | Power transistor package with integrated flange for surface mount heat removal | |
| US11984380B2 (en) | Semiconductor package, semiconductor device, semiconductor package-mounted apparatus, and semiconductor device-mounted apparatus | |
| JP3500335B2 (ja) | 高周波回路装置 | |
| JP2005026263A (ja) | 混成集積回路 | |
| JP3216626B2 (ja) | 増幅装置 | |
| TWI315170B (en) | Circuit board | |
| JPH09116091A (ja) | 混成集積回路装置 | |
| JP3515854B2 (ja) | 高周波電力増幅回路装置 | |
| JP3055483B2 (ja) | 混成集積回路 | |
| JP4475582B2 (ja) | 多層高周波回路 | |
| WO1999054935A1 (en) | Portable communication equipment | |
| JP2937948B2 (ja) | 高周波モジュールおよび高周波モジュールの製造方法 | |
| JP2004047866A (ja) | 半導体装置 | |
| JP3527164B2 (ja) | 高周波回路基板 | |
| JP3438715B2 (ja) | マイクロ波回路基板 | |
| JP3537350B2 (ja) | マイクロ波回路パッケージおよびその製造方法 | |
| JP3514610B2 (ja) | マイクロ波装置用パッケージ | |
| JP7666774B1 (ja) | 電力増幅器モジュール | |
| JP3410398B2 (ja) | 電力増幅モジュール | |
| JPH08274512A (ja) | マイクロ波半導体集積回路装置 | |
| JP3884580B2 (ja) | 混成集積回路装置およびその混成集積回路装置を組み込んだ電子装置 | |
| US11257734B2 (en) | Thermal management package and method | |
| JPH0922964A (ja) | マイクロ波回路基板 | |
| JP2005191411A (ja) | 高周波集積回路装置 | |
| JPH05167218A (ja) | 電力増幅器の実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070803 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080803 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080803 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090803 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090803 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100803 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100803 Year of fee payment: 9 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100803 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120803 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120803 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130803 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |