JP4543897B2

JP4543897B2 - 信号伝送システム

Info

Publication number: JP4543897B2
Application number: JP2004334007A
Authority: JP
Inventors: 龍男前田; 勝之田中
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2004-11-18
Filing date: 2004-11-18
Publication date: 2010-09-15
Anticipated expiration: 2024-11-18
Also published as: JP2006148389A

Description

本発明は、装置間で信号を電気的に交換するための信号伝送システムに係り、特に、装置間で入出力インターフェースを経由して電気信号を交換する信号伝送システムに関する。

さらに詳しくは、本発明は、印刷基板上に搭載されたＩＣチップ間でデータ伝送を行なう信号伝送システムに係り、特に、データ伝送を行なうＩＣチップ間のインターフェースにおける消費電力を最適化する信号伝送システムに関する。

昨今の技術革新に伴い、さまざまな電気電子機器が広範に普及してきている。ほとんどの電子機器は、半導体上に無数の微細な回路パターンを実装した半導体集積回路すなわちＩＣチップを主要な部品として構成されている。ＩＣチップは、チップ上の素子数すなわち集積度に応じて、ＳＳＩ（ＳｍａｌｌＳｃａｌｅＩＣ：小規模集積回路）、ＭＳＩ（ＭｅｄｉｕｍＳｃａｌｅＩＤ：中規模集積回路）、ＬＳＩ（ＬａｒｇｅＳｃａｌｅＩＣ：大規模集積回路）、ＶＬＳＩ（ＶｅｒｙＬａｒｇｅＳｃａｌｅＩＣ：超ＬＳＩ）と定義されているが、本明細書では便宜上これらを総称して単に「ＬＳＩ」と呼ぶこともある。

ＬＳＩは、基本的には、用途毎の要求仕様に基づいて設計・製作すなわちカスタム化される。これに対し、ゲートアレイやスタンダード・セルを使用しセミカスタム化し、設計時間や製作コスト、製作日数を削減する手法が広く採用されている。

さらに近年では、汎用的なメモリやプロセッサとともに、データ符号化などの各種のデジタル信号処理に特化されたコアとなる機能回路ブロックを単一のチップ上に実装して、１チップにより特定のシステムに近い機能を実現するという「システムＬＳＩ」が出現している。この種のシステムＬＳＩでは、規模が大きく、設計時間がかかり、製作コストが高くなってしまう。このため、チップ内でそれぞれコアとなる機能回路ブロックに関する実装データをハードウェア・マクロ（メガセル）若しくはソフトウェア・マクロというデジタル情報の形態で取り扱うことにより、設計効率の向上が図られている。

また、これらハードウェア・マクロやソフトウェア・マクロは、ＩＰ（ＩｎｔｅｌｌｅｃｔｕａｌＰｒｏｐｅｒｔｙ：設計資産）として、流通・取引の対象となり、独自の市場が形成されている。したがって、ＬＳＩの製造業者は、自社のＩＰだけでなく、他社、ユーザ、ＩＰベンダから提供される有効なＩＰを組み合わせることで、高機能且つ高性能のシステムＬＳＩを短時間で実現することが可能となる。

ここで、システムＬＳＩを始め各種のＩＣチップは、一般に外部との信号送受信用のインターフェースを備えている。そして、このチップ間インターフェースにはさまざまな方式が挙げられる。

図１５には、最も簡単なインターフェース構成例を例示している。図示のインターフェースは、送信側のドライバと受信側のレシーバにそれぞれインバータＩＮＶ１及びＩＮＶ２が用いられている。このインターフェースの動作について、以下に説明する。但し、電圧スイングを３．３Ｖ、２．０Ｖ以上をハイ、０．８Ｖ以下をローとする。

送信側のインバータＩＮＶ１は、送信データに応じて、ハイ（電源電圧Ｖ_DD）若しくはロー（０Ｖ）を出力する。一方、受信側のインバータＩＮＶ２は、伝送路から到来する出力レベルがスレッシュショルドを超えると、自身の出力を反転させる。

図１５に示した構成のインターフェースは、低周波で動作する場合にはあまり問題はないが、高周波で動作する場合すなわち伝送されるデータのビットレートが増加するに従い、さまざまな問題が生じる。具体的には、伝送されるレベルがＶ_DDと０Ｖの間で変化するため、応答時間が長く、ビットレートを制限する。また、伝送路の入り口と出口の間で遅延があり電位の同一性は厳密に保証されないが、周波数が高くなるに従い、その影響が大きくなる。よって、インピーダンス整合が必要であるが、図１５に示したインターフェースでは、伝送路のインピーダンス整合が考慮されておらず、信号の反射が発生して伝送波形に歪みを生じ、電磁波の輻射が大きくなる。

これらの問題に対応するために、近年では、ＬＶＤＳ（ＬｏｗＶｏｌｔａｇｅＤｉｆｆｅｒｅｎｔｉａｌＳｉｇｎａｌ：低電位差信号）と呼ばれるインターフェース方式が利用されることが多い。ＬＶＤＳ方式によれば、電圧信号を電流信号に変換して伝送することから、伝送路上での電力ロスや電圧効果の影響を受けない。また、電流による低振幅伝送、終端抵抗によるインピーダンス整合、差動伝送といった特徴がある。したがって、ＬＶＤＳ方式を採用することにより、高速ビットレートへの対応、信号の反射の低減、電磁波輻射の低減と耐ノイズ特性の向上を実現することができる（例えば、非特許文献１を参照のこと）。

図１６には、ＬＶＤＳ方式のインターフェースの構成例を示している。ＬＤＶＳインターフェースでは、ＩＣチップ間を結ぶ１本の伝送路は、一対の電流信号路からなる。但し、電流源は３．５ｍＡとし、終端抵抗を１００Ω、出力振幅を３５０ｍＶとする。このインターフェースの動作について、以下に説明する。

例えば送信データがハイの場合、トランジスタＭ３とＭ２がオンとなり、トランジスタＭ１とＭ４がオフとなる。この結果、電流源の電流はＭ３、電流信号路１、終端抵抗ＲＬ、電流信号路２、Ｍ２、グランドを流れる電流ルートが形成され、ＲＬに正の電圧を発生させる。一方、送信データがローの場合には、逆に、トランジスタＭ３とＭ２がオフとなり、トランジスタＭ１とＭ４がオンとなる。この結果、電流源の電流はＭ１、電流信号路２、終端抵抗ＲＬ、電流信号路１、Ｍ４、グランドを流れる電流ルートが形成され、終端抵抗ＲＬに負の電圧を発生させる。そして、送信データがハイ及びローそれぞれの場合の電圧を差動アンプが検出し、受信データに変換している。

ところが、図１５や図１６に示したような従来のインターフェース・システムでは、消費電力の観点からは柔軟性に欠けた回路設計となる。何故ならば、送信側は出力レベルを規定し、その規定に合うよう構成されるため、出力レベルを決定した時点でドライバの消費電力が確定してしまうからである。

例えば、図１６に示したインターフェース・システムでは、停電流源が３．５ｍＡに設定された場合、ＬＶＤＳの送信側のアンプでは、電源電圧が１．８Ｖの場合、６．３ｍＷの消費電力となる。

近年では、ＬＳＩの大規模化及び集積化に伴い、１つのＩＣチップが持つ端子数が著しく増加してきているので、インターフェースにおける消費電力は極めて重要な技術的課題となってきている。とりわけ、モバイル系の機器やバッテリ駆動の機器で使用されるＬＳＩの場合、消費電力が最も重要な性能指標のひとつとされ、深刻な問題となっている。

インターフェースにおける消費電力はその出力レベルをいかにして決定するかに大きく依存する。出力レベルは、基本的に、インターフェースに接続すると想定される伝送路と受信側の性能の最悪条件下においても正常なデータ伝送が可能となるレベルに設定することが好ましい。

インターフェースの出力レベルを決定する上で、伝送路に着目すると、一般的には、伝送路が長ければ長いほど、伝送路での損失が大きくなる。また、伝送路が長いと不要な容量成分が大きくなるため、スルーレートも劣化してしまう。このことから、より長い伝送路でのデータ伝送を保証するためには、出力レベルを大きくとる必要がある。このことから、良好な伝送路を想定し、これに適合させて出力レベルを決定することができれば、消費電力を低減することができるということが理解できよう。

ところが、実際には、同じＬＳＩが、携帯電話のように非常にコンパクトな構成から、デスクトップＰＣのような比較的大きな装置構成に至るさまざまな用途で用いられることが多い。具体的には、ＬＳＩが携帯電話内に用いられる場合であれば、その伝送路は数１０ミリメートル程度が想定されるし、デスクトップＰＣであれば、数１０センチメートルが想定される。さらにマルチチップ・モジュールなどの場合は数ミリメートル程度が想定される。

このように、ＩＣチップ間の伝送路はさまざまであり、良好な伝送路を想定することはできない。

例えば、プロセス条件やその他の環境条件に依存せず、外部終端抵抗により自動的にスルーレートが設定されるインターフェース回路について提案がなされているが（例えば、特許文献１を参照のこと）、これはスルーレートすなわち伝送路の出力レベルを一定に保つことを主題とするものであって、ＩＣチップを使用する段階において妥当で且つより小さい出力レベルに設定して低消費電力化を図るというものではない。

従来の一般的な設計論に従うならば、伝送路の条件が最も厳しいと想定されるデスクトップＰＣに合わせてＩＣチップのインターフェースの出力レベルを設定せざるを得ない。ところが、同じＩＣチップがマルチチップ・モジュールなどの比較的良好な伝送路の条件下で使用される場合には、そのインターフェースの仕様は過品質なレベルになり、電力を浪費していることとなる。

また、上述したように、各コア機能の実装データをＩＰ市場からハードウェア・マクロやソフトウェア・マクロなどの形態で購入し、これらを組み合わせて多機能ＩＣチップを製作するという設計手法を取り入れた場合、高機能且つ高性能のＩＣチップを短期間且つ低コストで製造することができる。ところが、さまざまな用途に適用されることを想定し、そのインターフェース部分はオーバースペックとならざるを得ない。

特開２００２−２６７１２号公報冨田幹貴著「ＬＶＤＳを使う理由」（ＤｅｓｉｇｎＷａｖｅＭａｇａｇｉｎｅ２００２Ａｐｒｉｌ，ｐｐ．９５−１０１）

本発明の目的は、印刷基板上に搭載されたＩＣチップ間でのデータ伝送を好適に行なうことができる、優れた信号伝送システムを提供することにある。

本発明のさらなる目的は、データ伝送を行なうＩＣチップ間のインターフェースにおける消費電力を最適化することができる、優れた信号伝送システムを提供することにある。

本発明の側面は、印刷基板上に実装されたＩＣチップ間でデータ伝送を行なう信号伝送システムであって、
第１のＩＣチップと第２のＩＣチップ間でデータを伝送する第１の伝送路と、
前記第１のＩＣチップから前記第１の伝送路へ送出する信号を可変となる出力レベルを以って出力する第１の可変出力部と、
前記第２のＩＣチップにおいて前記第１の伝送路経由で前記第１のＩＣチップから受け取った信号を受信再生する第２の受信再生部と、
前記第２のＩＣチップと前記第１のＩＣチップ間でデータを伝送する第２の伝送路と、
前記第２のＩＣチップから前記第２の伝送路へ送出する信号を可変となる出力レベルを以って出力する第２の可変出力部と、
前記第１のＩＣチップにおいて前記第２の伝送路経由で前記第２のＩＣチップから受け取った信号を受信再生する第１の受信再生部と、
前記第１及び第２の伝送路における通信状態に基づいて前記第１及び第２の可変出力部における各出力レベルの設定を制御する制御部とを具備し、
前記第１の可変出力部及び前記第１の伝送路を経由して前記第２のＩＣチップへ送るテスト信号を供給するテスト信号供給部と、
前記第１の伝送路を経由して前記第２のＩＣチップへ送出されたテスト信号が、前記第２の受信再生部により受信再生され、さらに前記第２の伝送路を経由して前記第１のＩＣチップへ送り返され、前記第１の受信再生部により受信再生された後に検査する判定部を備え、
前記制御部は、前記テスト信号供給部によるテスト信号の送信動作と、前記判定部における判定結果に基づいた前記第１の可変出力部及び前記第２の可変出力部における出力レベルの設定を制御する、
ことを特徴とする信号伝送システムである。

本発明に係る信号伝送システムは、一方のＩＣチップと他方のＩＣチップとの間で双方向のデータ伝送を行なうが、ＩＣチップが印刷基板上に実装され、他のＩＣチップとの電気的な接続がなされた後に、各方向の伝送路毎にテスト信号の伝送を行ない、受信したテスト信号の判定結果に基づいて、本来のデータ伝送時におけるインターフェースの最適な出力レベルをそれぞれ決定することができる。

例えば、前記テスト信号供給手段及び前記判定部は前記第１のＩＣチップに配設される。そして、前記制御手段は、前記判定部の判定結果に基づいて前記第１及び第２の可変出力部における出力レベルを決定するとともに前記第１の可変出力部の出力レベルを設定する制御部と、前記制御部に指示に従って前記第２の可変出力部の出力レベルを設定する従属制御部で構成することができる。このようなシステム構成では、判定部及びテスト信号生成部を双方のＩＣチップで共用することが可能となり、別々に設けた場合より回路が少なくて済む。

この場合、第１及び第２のＩＣチップ間では、一種の主従（マスタ−スレーブ）の関係が形成されており、テスト信号は第１のＩＣチップでのみ生成され、双方向の伝送路の出力レベルの判定も第１のＩＣチップでのみ行なわれる。まず、第１の可変出力部の出力を決定する場合、第２の可変出力部の出力レベルは最大にしておき、テスト信号を第１及び第２の伝送路を用いて第１及び第２のＩＣチップ間を往復させる。そして、判定部では、第２のＩＣチップから戻された受信再生信号とテスト信号の原信号と比較し、その判定結果に基づいて第１の可変出力部の最適出力レベルを決定することができる。続いて、第２の可変出力部の出力を決定する場合、第１の可変出力部の出力レベルは最大にしておき、テスト信号を第１及び第２の伝送路を用いて第１及び第２のＩＣチップ間を往復させる。そして、判定部では、第２のＩＣチップから戻された受信再生信号とテスト信号の原信号と比較し、その判定結果に基づいて第２の可変出力部の最適出力レベルを決定することができる。

一方のＩＣチップと他方のＩＣチップとの間で双方向のデータ伝送を行なう信号伝送システムでは、前記第１及び第２の伝送路は単一の双方向伝送路に多重化するようにしてもよい。

また、前記第２のＩＣチップと前記第１のＩＣチップ間でデータを伝送する第２の伝送路を複数備える場合には、前記第２のＩＣチップは、伝送路毎に、可変出力部とその出力レベルを設定する従属制御部を備えるようにしてもよい。

また、本発明に係る信号伝送システムにおいて、伝送路の出力レベルを設定するための可変出力部の具体的な構成例として、複数の電流源の組み合わせを用いて複数の出力レベルを設定するという方式を挙げることができる。

このような電流値の異なる複数の電流源の合成により出力レベルを設定可能な可変出力部構成では、いわゆるバイナリサーチのアルゴリズムに従って、伝送路における最適な出力レベルを探索することができる。

また、本発明に係る信号伝送システムでは、伝送路における出力レベルの最適値を決定する過程で、データ伝送元のＩＣチップからテスト信号を伝送路に出力し、これをデータ伝送先のＩＣチップ側で受信再生しテスト信号の判定を行なうことにより通信の検査を行なっている。

ここで用いられるは、互いのＩＣチップにおいてあらかじめ既知である必要があるが、例えば、擬似ランダム符号でテスト信号を構成することができる。ＣＭＯＳ素子を用いたデジタル回路によって擬似ランダム符号生成回路を容易に構成することができる。データ伝送元のＩＣチップではあるシードを用いてテスト信号となる擬似ランダム符号を生成するとともに、データ伝送先のＩＣチップでは同じシードを用いて比較信号を同様に生成することができる。

本発明によれば、印刷基板上に搭載されたＩＣチップ間でのデータ伝送を好適に行なうことができる、優れた信号伝送システムを提供することができる。

また、本発明によれば、データ伝送を行なうＩＣチップ間のインターフェースにおける消費電力を最適化することができる、優れた信号伝送システムを提供することができる。

本発明に係る信号伝送システムによれば、ＩＣチップが印刷基板上に実装され、他のＩＣチップとの電気的な接続がなされた後に、一方のＩＣチップ・インターフェースから他方のＩＣチップへテスト信号の伝送を行ない、受信したテスト信号の判定結果に基づいて、本来のデータ伝送時におけるインターフェースの最適な出力レベルを決定することができる。

実装状態の予測に基づいてマージンを持たせながら、インターフェースの出力レベルを設定するという従来の設計手法に比べ、本発明に係る信号伝送システムによれば、ＩＣチップを使用する段階において妥当で且つより小さい出力レベルに設定することが可能であり、その結果として低消費電力となる。

なお、ＩＣチップの制御部他は、ＣＭＯＳ回路を用いて実装することにより、通常の動作時に消費電力を増やすことはない。

また、インターフェース回路部分は、ＰＡＤ他のサイズの制約により、論理回路に比べ、チップ面積が大きく、そのため論理回路を実装したとしても、チップ面積的にはほとんど大きくならず、コスト面でのデメリットも無視できる程度である。

本発明のさらに他の目的、特徴や利点は、後述する本発明の実施形態や添付する図面に基づくより詳細な説明によって明らかになるであろう。

以下、図面を参照しながら本発明の実施形態について詳解する。

図１には、本発明の一実施形態に係る信号伝送システム１０の構成を模式に示している。図示の信号伝送システム１０は、例えばＩＣチップ間でデータ伝送を行なうためのインターフェース・システムに組み込むことができる。

ＩＣチップ間でデータ伝送を行なうインターフェース・システム自体は、送信データを出力する出力部１１と、伝送路を通過したデータを受信再生する受信再生部１２と、これら出力部と受信再生部を結ぶ伝送路１３で構成される。出力部１１は、外部からの指示信号に応じてその出力レベルを調整することができる可変出力部として構成される。

テスト信号生成部１４は、ＩＣチップ間のデータ伝送を行なう当該信号伝送システムにおける出力レベルを決定するために用いるテスト信号を生成する。セレクタ１５は、通常のデータ伝送時における送信データと、テスト信号生成部１４で生成されたテスト信号のうち、可変出力部１１への入力を選択的に切り替える。判定部１６は、伝送路１３を通過したテスト信号が受信再生部１２により正しく受信再生されたかどうかを判定する。

制御部１７は、伝送路１３を介してテスト信号を送受信した結果に基づいて最適な出力レベルを決定し、これを可変出力部１１に設定する。したがって、ＩＣチップが印刷基板上に実装され、他のＩＣチップとの電気的な接続がなされた後に、一方のＩＣチップ・インターフェースから他方のＩＣチップへテスト信号の伝送を行ない、受信したテスト信号の判定結果に基づいて、本来のデータ伝送時におけるインターフェースの出力レベルを決定することができる。

制御部１７は、可変出力部１１における出力レベルの最適化を行なう場合、テスト信号生成部１４の出力が可変出力部１１に入力されるようセレクタ１５を制御する。また、制御部１７は、可変出力部１１の出力をある値に設定する。

テスト信号生成部１４では、制御部１７からの指示に従い、テスト信号を出力する。テスト信号は、可変出力部１１並びに伝送路１３を経由して、受信再生部１２に入力される。受信再生部１２では、伝送路１３を介して歪みやノイズが重畳したテスト信号から、原信号を再生する。

再生されたテスト信号は、判定部１６に入力される。判定部１６では、あらかじめ知っているテスト信号と再生信号を比較し、判定結果を生成する。判定結果は、制御部１７に戻され、制御部１７は、その判定結果に基づいて、可変出力部１１における最適な出力レベルを決定する。

なお、可変出力部１１では、図示しないが、高域強調他の信号処理操作を含む場合がある。また、可変出力部１１が出力する信号が多値化などの一種の変調を受けている場合には、受信再生部１２で対応する復調処理が行なわれることとなる。

また、伝送路１３に対する出力レベルの判定を行なうときに、テスト信号が１回だけ送られる場合や、可変出力レベルを変化させながら複数回送られる場合がある。

また、判定部１６における判定結果は、単純にすべて正しいかどうかという信号でもよいし、誤り確率を含めるようにしてもよい。

また、受信再生部１２は、クロック・リカバリや、タイミング・アジャストなどの操作を行なうようにしてもよい。

また、可変出力部１１からの可変出力は、差動信号でもよいし、単相信号でもよい。

また、伝送路１３は、同軸線路の場合や、基板上に生成されたストリップラインの場合、単なる配線などの場合がある。

また、テスト信号生成部１４が生成するテスト信号は、固定でもよいし、可変でもよい。テスト信号生成部は、どういった信号を送るのかを示す信号を生成することもある。

なお、出力レベルの最適化のスキームは、例えば、ＩＣチップの電源投入時や、リセット時、省電力モード（スリープ・モード）からの復帰時などが想定される。最適化スキームの開始条件については、制御部１７は、最適化の開始を自ら判断してもよいし、ＣＰＵ（ＣｅｎｔｒａｌＰｒｏｃｅｓｓｉｎｇＵｎｉｔ）などの外部の系（図示しない）から指示を受けてもよい。

図１に示した信号伝送システムによれば、予測に基づいてマージンを持たせた出力レベルの設定を用いる場合に比べ、より小さい出力レベルに設定可能であることから、ＩＣチップは低消費電力となる。

制御部１７や判定部１６といった論理回路はＣＭＯＳ（ＣｏｍｐｅｌｅｎｔａｒｙＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ）素子を利用して比較的容易に構成することができる。また、制御部他をＣＭＯＳ回路で実装すれば、通常の動作時に消費電力を増やすことはない。また、インターフェース回路部分は、ＰＡＤ他のサイズの制約により、論理回路に比べ、チップ面積が大きく、そのため、論理回路を実装したとしても、チップ面積的にはほとんど大きくならず、コスト面でのデメリットも無視できる程度である。

図２には、一方のチップＩＣ１から他方のチップＩＣ２へ一方向のデータ伝送を行なう信号伝送システムの構成例を示している。

ＩＣチップ間でデータ伝送を行なうインターフェース・システム自体は、送信データを出力する出力部１１と、伝送路を通過したデータを受信再生する受信再生部１２と、これら出力部と受信再生部を結ぶ伝送路１３で構成される。出力部１１は、外部からの指示信号に応じてその出力レベルを調整することができる可変出力部として構成される。そして、可変出力部１１における出力レベルの自律的な最適化処理を行なうために、データ伝送元であるＩＣ１側にテスト信号生成部１４、セレクタ１５、及び制御部１７が装備され、データ伝送先であるＩＣ２側に判定部１６が装備されている。

また、図２に示したシステム構成では、データ伝送先であるＩＣ２側に実装された判定部１６におけるテスト信号の受信再生処理の判定結果を、データ伝送元であるＩＣ１側の制御部１７に伝送するための専用の判定結果伝送経路１８が、データ信号（並びにテスト信号）の伝送路１３とは別に装備されている。

制御部１７は、判定結果伝送路１８を介してテスト信号を送受信した結果に基づいて最適な出力レベルを決定し、これを可変出力部１１に設定する。したがって、ＩＣ１及びＩＣ２がともに印刷基板上に実装され、電気的な接続がなされた後に、ＩＣ１からＩＣ２へテスト信号の伝送を行ない、受信したテスト信号の判定結果に基づいて、本来のデータ伝送時におけるインターフェースの出力レベルを決定することができる。

再生されたテスト信号は、判定部１６に入力される。判定部１６では、あらかじめ知っているテスト信号と再生信号を比較し、判定結果を生成する。判定結果は、伝送路１３とは異なる判定結果伝送路１８を経由して制御部１７に戻される。そして、制御部１７は、その判定結果に基づいて、可変出力部１１における最適な出力レベルを決定する。

なお、出力レベルの最適化のスキームは、例えば、ＩＣチップの電源投入時や、リセット時、省電力モードからの復帰時などが想定される。最適化スキームの開始条件については、制御部１７は、最適化の開始を自ら判断してもよいし、図示しないＣＰＵなどから指示を受けてもよい。

図２に示した信号伝送システムによれば、予測に基づいてマージンを持たせた出力レベルの設定を用いる場合に比べ、より小さい出力レベルに設定可能であることから、ＩＣチップは低消費電力となる。

ＩＣ２側でのテスト信号の判定結果自体は、伝送路１３経由で行なわれる通常のデータ伝送に比べ、一般的に短いので、速いレートで伝送する必要はない。例えば、低いレートでのみ動作させ、出力レベル制御の必要のない、図１５に示したような伝送路がＩＣ１とＩＣ２間に存在するとき、これを判定結果伝送路１８として兼用することで、判定結果を送信するための追加回路が不要となる。

一方、伝送路に判定結果を送信するための回路を付加した場合、寄生容量の増加などにより、伝送路自体の性能が劣化するデメリットがある。このため、判定結果伝送経路１８を別に設けることは、このデメリットを解消でき、有用である。

図３には、一方のチップＩＣ１から他方のチップＩＣ２へ一方向のデータ伝送を行なう信号伝送システムについての他の構成例を示している。

ＩＣチップ間でデータ伝送を行なうインターフェース・システム自体は、送信データを出力する出力部１１と、伝送路を通過したデータを受信再生する受信再生部１２と、これら出力部１１と受信再生部１２を結ぶ伝送路１３で構成される。出力部１１は、外部からの指示信号に応じてその出力レベルを調整することができる可変出力部として構成される。そして、可変出力部１１における出力レベルの自律的な最適化処理を行なうために、データ伝送元であるＩＣ１側にテスト信号生成部１４、セレクタ１５、及び制御部１７が装備され、データ伝送先であるＩＣ２側に判定部１６が装備されている。

また、図３に示したシステム構成では、データ伝送先であるＩＣ２側に実装された判定部１６におけるテスト信号の受信再生処理の判定結果は、通常のデータ伝送を行なう伝送路１３を経由してデータ伝送元であるＩＣ１側の制御部１７に伝送される。このため、ＩＣ２側に判定結果送信部２１が配設されるとともに、ＩＣ１側には判定結果受信部２２が配設されている。これら判定結果の送受信部はＣＭＯＳ素子を用いて比較的容易に実装することができる。

制御部１７は、伝送路１３を介してテスト信号を送受信した結果に基づいて最適な出力レベルを決定し、これを可変出力部１１に設定する。したがって、ＩＣ１及びＩＣ２がともに印刷基板上に実装され、電気的な接続がなされた後に、ＩＣ１からＩＣ２へテスト信号の伝送を行ない、受信したテスト信号の判定結果に基づいて、本来のデータ伝送時におけるインターフェースの出力レベルを決定することができる。

再生されたテスト信号は、判定部１６に入力される。判定部１６では、あらかじめ知っているテスト信号と再生信号を比較し、判定結果を生成する。ＩＣ２内の判定結果送信部２１は、テスト信号の判定結果を伝送路１３経由でＩＣ１へ送信する。そして、ＩＣ１側では判定結果受信部２２が伝送路１３経由で判定結果を受け取ると、これを制御部１７に渡す。そして、制御部１７は、その判定結果に基づいて、可変出力部１１における最適な出力レベルを決定する。

図３に示した信号伝送システムによれば、予測に基づいてマージンを持たせた出力レベルの設定を用いる場合に比べ、より小さい出力レベルに設定可能であることから、ＩＣチップは低消費電力となる。

図２に示したように専用の判定結果伝送経路１８を設けた場合、チップ間の接続が増え、端子数の増加となり、不利となる。一方、図３に示したように既存の伝送路１３と共用した場合には、判定結果を送るタイミングについて、他の機能との調停が必要となり、制御が煩雑になり、また、最適化に時間がかかる場合がある。判定結果の伝送にデータ伝送用の伝送路１３を共用する場合には、制御部１７がシステム全体の動作を統括してコントロールすることが可能であることから、図示したブロックのみで最適化を進めることができ、有利である。

なお、テスト信号の判定結果自体は情報量が少なく、また、判定結果伝送されるタイミングは制御部１７によってコントロール可能であるため、判定送信部２１や判定受信部２２は、非常に単純な回路で構成可能である。

図４には、一方のチップＩＣ１から他方のチップＩＣ２へ一方向のデータ伝送を行なう信号伝送システムについてのさらに他の構成例を示している。

ＩＣ２側では、ＩＣ１から送られてくるテスト信号の判定を行なうために、ＩＣ１と同じテスト信号を使用しなければならない。そこで、図４に示したシステムでは、データ伝送先であるＩＣ２内に、テスト信号と同一信号を生成する比較信号生成部２３が配設されている。

また、図４に示したシステム構成では、データ伝送先であるＩＣ２側に実装された判定部１６におけるテスト信号の受信再生処理の判定結果を、データ伝送元であるＩＣ１側の制御部１７に伝送するための専用の判定結果伝送経路１８が、データ信号（並びにテスト信号）の伝送路１３とは別に装備されている。

再生されたテスト信号は判定部１６に入力される。また、比較信号生成部２３は、テスト信号と同一の比較信号を生成して判定部１６に供給する。判定部１６では、比較信号と再生信号を比較し、判定結果を生成する。判定結果は、伝送路１３とは異なる判定結果伝送路１８を経由して制御部１７に戻される。そして、制御部１７は、その判定結果に基づいて、可変出力部１１における最適な出力レベルを決定する。

ここで、出力レベルの判定に使用するテスト信号を変化させる場合には、制御部１７がテスト信号生成部１４から伝送するテスト信号の種類を特定する信号を送り、比較信号生成部２３ではテスト信号と同じ信号を生成する。そして、判定部１６では、伝送路１３を介して送られたテスト信号と比較信号生成部２３の出力とを比較することができる。

図４に示した信号伝送システムによれば、予測に基づいてマージンを持たせた出力レベルの設定を用いる場合に比べ、より小さい出力レベルに設定可能であることから、ＩＣチップは低消費電力となる。

図５には、一方のチップＩＣ１から他方のチップＩＣ２へ一方向のデータ伝送を行なう信号伝送システムについてのさらに他の構成例を示している。

ＩＣ２側では、ＩＣ１から送られてくるテスト信号の判定を行なうために、ＩＣ１と同じテスト信号を使用しなければならないため、図４に示したシステム構成と同様に、データ伝送先であるＩＣ２内に、テスト信号と同一信号を生成する比較信号生成部２３が配設されている。

また、図５に示したシステム構成では、データ伝送先であるＩＣ２側に実装された判定部１６におけるテスト信号の受信再生処理の判定結果は、通常のデータ伝送を行なう伝送路１３を経由してデータ伝送元であるＩＣ１側の制御部１７に伝送される。このため、ＩＣ２側に判定結果送信部２１が配設されるとともに、ＩＣ１側には判定結果受信部２２が配設されている。これら判定結果の送受信部はＣＭＯＳ素子を用いて比較的容易に実装することができる。

再生されたテスト信号は、判定部１６に入力される。また、比較信号生成部２３は、テスト信号と同一の比較信号を生成して判定部１６に供給する。判定部１６では、比較信号と再生信号を比較し、判定結果を生成する。ＩＣ２内の判定結果送信部２１は、テスト信号の判定結果を伝送路１３経由でＩＣ１へ送信する。そして、ＩＣ１側では判定結果受信部２２が伝送路１３経由で判定結果を受け取ると、これを制御部１７に渡す。そして、制御部１７は、その判定結果に基づいて、可変出力部１１における最適な出力レベルを決定する。

図５に示した信号伝送システムによれば、予測に基づいてマージンを持たせた出力レベルの設定を用いる場合に比べ、より小さい出力レベルに設定可能であることから、ＩＣチップは低消費電力となる。

また、図４並びに図５に示した信号伝送システムによれば、テスト信号を可変させる機能を備えているので、可変出力部１１の最適化のレベルを変更することができる。例えば、信頼性の高い伝送が必要な場合は、あるパターンを繰り返し送ったり、また、別のパターンを試したりすることで、判定結果の信頼性を高めることができる。

図６には、一方のチップＩＣ１と他方のチップＩＣ２との間で双方向のデータ伝送を行なう信号伝送システムの構成例を示している。

ＩＣ１からＩＣ２へデータ伝送を行なう往路を構成するインターフェース・サブシステム自体は、送信データを出力する出力部１１と、伝送路１３を通過したデータを受信再生する受信再生部１２と、これら出力部１１と受信再生部１２を結ぶ伝送路１３で構成される。ここで、出力部１１は、外部からの指示信号に応じてその出力レベルを調整することができる可変出力部として構成される。

また、ＩＣ２からＩＣ１へデータ伝送を行なう復路を構成するインターフェース・サブシステム自体は、送信データを出力する出力部３１と、伝送路３３を通過したデータを受信再生する受信再生部３２と、これら出力部３１と受信再生部３２を結ぶ伝送路３３で構成される。ここで、出力部３１は、外部からの指示信号に応じてその出力レベルを調整することができる可変出力部として構成される。

そして、図６に示した信号伝送システムでは、各方向のデータ伝送路１３及び３３における可変出力部１１及び３１の出力レベルの自律的な最適化処理を行なうために、ＩＣ１側にテスト信号生成部１４、セレクタ１５、制御部１７、及び判定部３６を配設するとともに、ＩＣ２側には従属制御部３７及びセレクタ３５を配設している。図示の構成では、出力レベルの最適化処理に関し、ＩＣ１及びＩＣ２間では、一種の主従（マスタ−スレーブ）の関係が形成されている。すなわち、テスト信号は、一方のチップＩＣ１内のテスト信号生成部１４でのみ生成し、出力レベルの判定に関してもＩＣ１内の判定部３６でのみ行なう。

テスト信号生成部１４は、ＩＣチップ間のデータ伝送を行なう当該信号伝送システムにおける出力レベルを決定するために用いるテスト信号を生成する。セレクタ１５は、通常のデータ伝送時における送信データと、テスト信号生成部１４で生成されたテスト信号のうち、可変出力部１１への入力を選択的に切り替える。

ＩＣ２側では、伝送路１３を通過したテスト信号を受信再生部１２により受信再生する。そして、セレクタ３５は、通常のデータ伝送時における送信データと、受信再生部１２により受信再生されたテスト信号のうち、可変出力部３１への入力を選択的に切り替える。

制御部１７は、伝送路３３を介してテスト信号を送受信した結果に基づいて、往復それぞれの伝送路１３及び３３における最適な出力レベルを決定する。そして、ＩＣ１内では最適な出力レベルを可変出力部１１に設定し、ＩＣ２に対しては最適な出力レベルを伝送路１３経由で通知する。これに対し、ＩＣ２側では、制御部１７とは主従関係にある従属制御部３７が、受け取った最適な出力レベルを可変制御部３１に設定する。したがって、ＩＣ１及びＩＣ２がともに印刷基板上に実装され、電気的な接続がなされた後に、ＩＣ１からＩＣ２へテスト信号の伝送、及びＩＣ２からＩＣ１へのデータ伝送を行ない、受信したテスト信号の判定結果に基づいて、本来のデータ伝送時における双方向インターフェースの出力レベルを決定することができる。

図６に示したシステム構成では、出力レベルの最適化処理に関してＩＣ１及びＩＣ２間で一種の主従（マスタ−スレーブ）の関係が形成されており、テスト信号はＩＣ１でのみ生成され、各方向における伝送路の出力レベルの判定もＩＣ１でのみ行なわれる。このため、伝送路１３及び３３のそれぞれの判定処理を直交・非干渉で行なうようにする必要がある。

例えば、可変出力部１１の出力を決定する場合、可変出力部３１の出力レベルは最大にしておき、伝送路３３でのデータ伝送品質を最大限に確保しておく。そして、テスト信号を可変出力部１１、伝送路１３、受信再生部１２、可変出力部３１、伝送路３３、受信再生部３２、判定部３６の順に通す。判定部３６では、ＩＣ２から戻された受信再生信号とテスト信号の原信号と比較する。この操作により、まず、可変出力部１１の最適出力レベルを決定し、伝送路１３の消費電力を最適化する。

次に、可変出力部３１の出力レベルを決定するために、可変出力部１１の出力レベルは最大にしておき、伝送路１３でのデータ伝送品質を最大限に確保しておく。そして、テスト信号を可変出力部１１、伝送路１３、受信再生部１２、可変出力部３１、伝送路３３、受信再生部３２、判定部３６の順に通す。判定部３６では、ＩＣ２から戻された受信再生信号とテスト信号の原信号と比較する。この操作により、まず、可変出力部３１の最適出力レベルを決定し、これを伝送路１３経由してＩＣ２側へ通知する。従属制御部３７は、制御部１７からの指示により、テスト信号生成部１４で生成された制御用信号を解釈し、可変出力部３１の出力レベルを操作することで、伝送路３３の消費電力を最適化する。

図６に示した双方向の信号伝送システムによれば、予測に基づいてマージンを持たせた出力レベルの設定を用いる場合に比べ、より小さい出力レベルに設定可能であることから、ＩＣチップは低消費電力となる。

また、図６に示したシステム構成では、判定部３６及びテスト信号生成部１４を双方のチップＩＣ１及びＩＣ２で共用することが可能となり、別々に設けた場合より、回路が少なくて済む。

また、各ＩＣチップの可変出力部１１と可変出力部３１の出力レベルの最適化を行なう順序などは、一方のＩＣ１内の制御部１７でコントロールすることから、ＩＣチップ間での特別の調停機能は必要ない。

図７には、一方のチップＩＣ１から他方のチップＩＣ２との間で双方向のデータ伝送を行なう信号伝送システムについての他の構成例を示している。

また、ＩＣ２からＩＣ１へデータ伝送を行なう復路を構成するインターフェース・サブシステム自体は、送信データを出力する出力部３１と、伝送路３３を通過したデータを受信再生する受信再生部３２と、これら出力部と受信再生部を結ぶ伝送路３３で構成される。ここで、出力部３１は、外部からの指示信号に応じてその出力レベルを調整することができる可変出力部として構成される。

そして、図７に示した信号伝送システムでは、データ伝送路１３における可変出力部１１の出力レベルの自律的な最適化処理を行なうために、ＩＣ１側にテスト信号生成部１４、セレクタ１５、及び制御部１７が配設されるとともに、ＩＣ２側には判定部１６が配設されている。同様に、データ伝送路３３における可変出力部３１の出力レベルの自律的な最適化処理を行なうために、ＩＣ２側にテスト信号生成部３４、セレクタ３５、及び制御部３７が配設されるとともにＩＣ１側には判定部３６が配設されている。図示の構成では、各ＩＣチップは対称的に構成されており、出力レベルの最適化処理に関しＩＣ１及びＩＣ２間では主従関係はなく、それぞれ主導的に最適化処理を行なう。

テスト信号生成部１４は、伝送路１３における出力レベルを決定するために用いるテスト信号を生成する。セレクタ１５は、通常のデータ伝送時における送信データと、テスト信号生成部１４で生成されたテスト信号のうち、可変出力部１１への入力を選択的に切り替える。ＩＣ２側では、判定部１６が伝送路１３を通過したテスト信号が受信再生部１２により正しく受信再生されたかどうかを判定する。

制御部１７は、伝送路３３を介してテスト信号を送受信した結果に基づいて最適な出力レベルを決定し、これを可変出力部１１に設定する。したがって、ＩＣ１及びＩＣ２がともに印刷基板上に実装され、電気的な接続がなされた後に、ＩＣ１からＩＣ２へテスト信号の伝送を行ない、受信したテスト信号の判定結果に基づいて、本来のデータ伝送時におけるインターフェースの出力レベルを決定することができる。

制御部１７は、可変出力部１１における出力レベルの最適化を行なう場合、テスト信号生成部１４の出力が可変出力部１１に入力されるようセレクタ１５を制御する。また、制御部１７は、可変出力部１１の出力をある値に設定する。また、最適化処理の開始に際し、制御部１７は、テスト信号生成部１４を用い、最適化を開始する信号を伝送路１３経由でＩＣ２側の制御部３７に伝える。これに対し、制御部３７は、テスト信号生成部３４を用いて許可又は不許可に関する信号を生成してＩＣ１側の制御部１７に返す。これにより、制御部１７は、可変出力部１１の最適化を開始可能であることを検知する。但し、これは最適化開始のシーケンスの一例であり、本発明の要旨はこれに限定されない。

再生されたテスト信号は、判定部１６に入力される。判定部１６では、あらかじめ知っているテスト信号と再生信号を比較し、判定結果を生成する。判定結果は、伝送路３３を経由して制御部１７に戻される。そして、制御部１７は、その判定結果に基づいて、可変出力部１１における最適な出力レベルを決定する。

一方、テスト信号生成部３４は、伝送路３３における出力レベルを決定するために用いるテスト信号を生成する。セレクタ３５は、通常のデータ伝送時における送信データと、テスト信号生成部３４で生成されたテスト信号のうち、可変出力部３１への入力を選択的に切り替える。ＩＣ１側では、判定部３６が伝送路３３を通過したテスト信号が受信再生部３２により正しく受信再生されたかどうかを判定する。

制御部３７は、伝送路１３を介してテスト信号を送受信した結果に基づいて最適な出力レベルを決定し、これを可変出力部３１に設定する。したがって、ＩＣ１及びＩＣ２がともに印刷基板上に実装され、電気的な接続がなされた後に、ＩＣ２からＩＣ１へテスト信号の伝送を行ない、受信したテスト信号の判定結果に基づいて、本来のデータ伝送時におけるインターフェースの出力レベルを決定することができる。

制御部３７は、可変出力部３１における出力レベルの最適化を行なう場合、テスト信号生成部３４の出力が可変出力部３１に入力されるようセレクタ３５を制御する。また、制御部３７は、可変出力部３１の出力をある値に設定する。また、最適化処理の開始に際し、制御部３７は、テスト信号生成部３４を用い、最適化を開始する信号を伝送路３３経由でＩＣ１側の制御部１７に伝える。これに対し、制御部１７は、テスト信号生成部１４を用いて許可又は不許可に関する信号を生成してＩＣ２側の制御部３７に返す。これにより、制御部３７は、可変出力部３１の最適化を開始可能であることを検知する。但し、これは最適化開始のシーケンスの一例であり、本発明の要旨はこれに限定されない。

テスト信号生成部３４では、制御部３７からの指示に従い、テスト信号を出力する。テスト信号は、可変出力部３１並びに伝送路３３を経由して、受信再生部３２に入力される。受信再生部３２では、伝送路３３を介して歪みやノイズが重畳したテスト信号から、原信号を再生する。

再生されたテスト信号は、判定部３６に入力される。判定部３６では、あらかじめ知っているテスト信号と再生信号を比較し、判定結果を生成する。判定結果は、伝送路１３を経由して制御部３７に戻される。そして、制御部３７は、その判定結果に基づいて、可変出力部３１における最適な出力レベルを決定する。

なお、出力レベルの最適化のスキームは、例えば、ＩＣチップの電源投入時や、リセット時、省電力モードからの復帰時などが想定される。最適化スキームの開始条件については、制御部１７若しくは３７は、最適化の開始を自ら判断してもよいし、図示しないＣＰＵなどから指示を受けてもよい。

図７に示した信号伝送システムによれば、予測に基づいてマージンを持たせた出力レベルの設定を用いる場合に比べ、より小さい出力レベルに設定可能であることから、ＩＣチップは低消費電力となる。

また、図７に示したシステム構成によれば、ＩＣ１側とＩＣ２側に全く同じ（すなわち対称的な）回路を形成することが可能であり、設計がし易いという利点がある。また、図６に示したシステム構成の場合は、比較的、複雑な情報を制御部１７から従属制御部３７へ伝送することから、最適化のためのルールを規定する必要があり、また、時間の面でもオーバヘッドになる可能性があるのに対し、図７に示したシステム構成の場合は、比較的簡単なやり取りのみで済む。

図８には、一方のチップＩＣ１から他方のチップＩＣ２との間で双方向のデータ伝送を行なう信号伝送システムについてのさらに他の構成例を示している。図６に示した信号伝送システムでは、往路と復路でそれぞれ独立した一対の伝送路１３及び３３が配設されているが、図８に示したシステム構成では、単一の双方向双方向伝送路４１が用いられる。

ＩＣ１からＩＣ２へデータ伝送を行なう伝送路は、送信データを出力する出力部１１と、双方向伝送路４１を通過したデータを受信再生する受信再生部１２と、これら出力部１１と受信再生部１２を結ぶ双方向伝送路４１で構成される。ここで、出力部１１は、外部からの指示信号に応じてその出力レベルを調整することができる可変出力部として構成される。

同様に、ＩＣ２からＩＣ１へデータ伝送を行なう伝送路は、送信データを出力する出力部３１と、双方向伝送路４１を上記とは逆方向で通過したデータを受信再生する受信再生部３２と、これら出力部３１と受信再生部３２を結ぶ双方向伝送路４１で構成される。ここで、出力部３１は、外部からの指示信号に応じてその出力レベルを調整することができる可変出力部として構成される。

そして、図８に示した信号伝送システムでは、双方向伝送路４１の各方向における可変出力部１１及び３１の出力レベルの自律的な最適化処理を行なうために、ＩＣ１側にテスト信号生成部１４、セレクタ１５、制御部１７、及び判定部１６を配設するとともに、ＩＣ２側に従属制御部３７及びセレクタ３５を配設している。図示の構成では、出力レベルの最適化処理に関し、ＩＣ１及びＩＣ２間では、一種の主従（マスタ−スレーブ）の関係が形成されている。すなわち、テスト信号は、一方のチップＩＣ１内のテスト信号生成部１４でのみ生成し、出力レベルの判定に関してもＩＣ１内の判定部１６でのみ行なう。

ＩＣ２側では、双方向伝送路４１を通過したテスト信号を受信再生部１２により受信再生する。そして、セレクタ３５は、通常のデータ伝送時における送信データと、受信再生部１２により受信再生されたテスト信号のうち、可変出力部３１への入力を選択的に切り替える。

制御部１７は、双方向伝送路４１を介してテスト信号を送受信した結果に基づいて、双方向伝送路４１における往復それぞれにおける最適な出力レベルを決定する。そして、ＩＣ１内では最適な出力レベルを可変出力部１１に設定し、ＩＣ２に対しては最適な出力レベルを双方向伝送路４１経由で通知する。これに対し、ＩＣ２側では、制御部１７とは主従関係にある従属制御部３７が、受け取った最適な出力レベルを可変制御部３１に設定する。したがって、ＩＣ１及びＩＣ２がともに印刷基板上に実装され、電気的な接続がなされた後に、ＩＣ１からＩＣ２へテスト信号の伝送、及びＩＣ２からＩＣ１へのデータ伝送を行ない、受信したテスト信号の判定結果に基づいて、本来のデータ伝送時における双方向インターフェースの出力レベルを決定することができる。

図８に示したシステム構成では、出力レベルの最適化処理に関してＩＣ１及びＩＣ２間で主従関係が形成されており、テスト信号はＩＣ１でのみ生成され、双方向における伝送路の出力レベルの判定もＩＣ１でのみ行なわれる。このため、双方向伝送路４１の各方向での判定処理を直交・非干渉で行なうようにする必要がある。

例えば、可変出力部１１の出力を決定する場合、可変出力部３１の出力レベルは最大にしておく。そして、テスト信号を可変出力部１１、双方向伝送路４１、受信再生部１２、可変出力部３１、双方向伝送路４１、受信再生部３２、判定部３６の順に通す。判定部１６では、ＩＣ２から戻された受信再生信号とテスト信号の原信号と比較する。この操作により、まず、可変出力部１１の最適出力レベルを決定し、双方向伝送路４１の消費電力を最適化する。

次に、可変出力部３１の出力レベルを決定するために、可変出力部１１の出力レベルは最大にしておく。そして、テスト信号を可変出力部１１、双方向伝送路４１、受信再生部１２、可変出力部３１、双方向伝送路４１、受信再生部３２、判定部１６の順に通す。判定部１６では、ＩＣ２から戻された受信再生信号とテスト信号の原信号と比較する。この操作により、まず、可変出力部３１の最適出力レベルを決定し、これを双方向伝送路４１経由してＩＣ２側へ通知する。従属制御部３７は、制御部１７からの指示により、テスト信号生成部１４で生成された制御用信号を解釈し、可変出力部３１の出力レベルを操作することで、双方向伝送路４１の消費電力を最適化する。

図８に示した双方向の信号伝送システムによれば、予測に基づいてマージンを持たせた出力レベルの設定を用いる場合に比べ、より小さい出力レベルに設定可能であることから、ＩＣチップは低消費電力となる。

また、図８に示したシステム構成では、判定部１６及びテスト信号生成部１４を双方のチップＩＣ１及びＩＣ２で共用することが可能となり、別々に設けた場合より、回路が少なくて済む。

図９には、一方のチップＩＣ１から他方のチップＩＣ２との間で双方向のデータ伝送を行なう信号伝送システムについてのさらに他の構成例を示している。図７に示した信号伝送システムでは、往路と復路でそれぞれ独立した一対の伝送路１３及び３３が配設されているが、図９に示したシステム構成では、単一の双方向伝送路４１が用いられる。

そして、図９に示した信号伝送システムでは、双方向伝送路４１における可変出力部１１の出力レベルの自律的な最適化処理を行なうために、ＩＣ１側にテスト信号生成部１４、セレクタ１５、及び制御部１７が配設されるとともに、ＩＣ２側には判定部１６が配設されている。同様に、双方向伝送路４１における可変出力部３１の出力レベルの自律的な最適化処理を行なうために、ＩＣ２側にテスト信号生成部３４、セレクタ３５、及び制御部３７が配設されるとともにＩＣ１側には判定部３６が配設されている。図示の構成では、各ＩＣチップは対称的に構成されており、出力レベルの最適化処理に関しＩＣ１及びＩＣ２間では主従関係はなく、それぞれが主導的若しくは自律的に最適化処理を行なう。

テスト信号生成部１４は、双方向伝送路４１における出力レベルを決定するために用いるテスト信号を生成する。セレクタ１５は、通常のデータ伝送時における送信データと、テスト信号生成部１４で生成されたテスト信号のうち、可変出力部１１への入力を選択的に切り替える。ＩＣ２側では、判定部１６が双方向伝送路４１を通過したテスト信号が受信再生部１２により正しく受信再生されたかどうかを判定する。

制御部１７は、双方向伝送路４１を介してテスト信号を送受信した結果に基づいて最適な出力レベルを決定し、これを可変出力部１１に設定する。したがって、ＩＣ１及びＩＣ２がともに印刷基板上に実装され、電気的な接続がなされた後に、ＩＣ１からＩＣ２へテスト信号の伝送を行ない、受信したテスト信号の判定結果に基づいて、本来のデータ伝送時におけるインターフェースの出力レベルを決定することができる。

制御部１７は、可変出力部１１における出力レベルの最適化を行なう場合、テスト信号生成部１４の出力が可変出力部１１に入力されるようセレクタ１５を制御する。また、制御部１７は、可変出力部１１の出力をある値に設定する。また、最適化処理の開始に際し、制御部１７は、テスト信号生成部１４を用い、最適化を開始する信号を双方向伝送路４１経由でＩＣ２側の制御部３７に伝える。これに対し、制御部３７は、テスト信号生成部３４を用いて許可又は不許可に関する信号を生成してＩＣ１側の制御部１７に返す。これにより、制御部１７は、可変出力部１１の最適化を開始可能であることを検知する。但し、これは最適化開始のシーケンスの一例であり、本発明の要旨はこれに限定されない。

テスト信号生成部１４では、制御部１７からの指示に従い、テスト信号を出力する。テスト信号は、可変出力部１１並びに双方向伝送路４１を経由して、受信再生部１２に入力される。受信再生部１２では、双方向伝送路４１を介して歪みやノイズが重畳したテスト信号から、原信号を再生する。

再生されたテスト信号は、判定部１６に入力される。判定部１６では、あらかじめ知っているテスト信号と再生信号を比較し、判定結果を生成する。判定結果は、双方向伝送路４１を経由して制御部１７に戻される。そして、制御部１７は、その判定結果に基づいて、可変出力部１１における最適な出力レベルを決定する。

一方、テスト信号生成部３４は、双方向伝送路４１における出力レベルを決定するために用いるテスト信号を生成する。セレクタ３５は、通常のデータ伝送時における送信データと、テスト信号生成部３４で生成されたテスト信号のうち、可変出力部３１への入力を選択的に切り替える。ＩＣ１側では、判定部３６が双方向伝送路４１を通過したテスト信号が受信再生部３２により正しく受信再生されたかどうかを判定する。

制御部３７は、双方向伝送路４１を介してテスト信号を送受信した結果に基づいて最適な出力レベルを決定し、これを可変出力部３１に設定する。したがって、ＩＣ１及びＩＣ２がともに印刷基板上に実装され、電気的な接続がなされた後に、ＩＣ２からＩＣ１へテスト信号の伝送を行ない、受信したテスト信号の判定結果に基づいて、本来のデータ伝送時におけるインターフェースの出力レベルを決定することができる。

制御部３７は、可変出力部３１における出力レベルの最適化を行なう場合、テスト信号生成部３４の出力が可変出力部３１に入力されるようセレクタ３５を制御する。また、制御部３７は、可変出力部３１の出力をある値に設定する。また、最適化処理の開始に際し、制御部３７は、テスト信号生成部３４を用い、最適化を開始する信号を双方向伝送路４１経由でＩＣ１側の制御部１７に伝える。これに対し、制御部１７は、テスト信号生成部１４を用いて許可又は不許可に関する信号を生成してＩＣ２側の制御部３７に返す。これにより、制御部３７は、可変出力部３１の最適化を開始可能であることを検知する。但し、これは最適化開始のシーケンスの一例であり、本発明の要旨はこれに限定されない。

テスト信号生成部３４では、制御部３７からの指示に従い、テスト信号を出力する。テスト信号は、可変出力部３１並びに双方向伝送路４１を経由して、受信再生部３２に入力される。受信再生部３２では、双方向伝送路４１を介して歪みやノイズが重畳したテスト信号から、原信号を再生する。

再生されたテスト信号は、判定部３６に入力される。判定部３６では、あらかじめ知っているテスト信号と再生信号を比較し、判定結果を生成する。判定結果は、双方向伝送路４１を経由して制御部３７に戻される。そして、制御部３７は、その判定結果に基づいて、可変出力部３１における最適な出力レベルを決定する。

図９に示した信号伝送システムによれば、予測に基づいてマージンを持たせた出力レベルの設定を用いる場合に比べ、より小さい出力レベルに設定可能であることから、ＩＣチップは低消費電力となる。

また、図９に示したシステム構成によれば、ＩＣ１側とＩＣ２側に全く同じ（すなわち対称的な）回路を形成することが可能であり、設計がし易いという利点がある。また、図８に示したシステム構成の場合は、比較的、複雑な情報を制御部１７から従属制御部３７へ伝送することから、最適化のためのルールを規定する必要があり、また、時間の面でもオーバヘッドになる可能性があるのに対し、図９に示したシステム構成の場合は、比較的簡単なやり取りのみで済む。

図１０には、ＩＣチップ間で一方向に複数の伝送路を備えた信号伝送システムの構成例を示している。図示の例では、一方のチップＩＣ１から他方のチップＩＣ２へデータ伝送路を行なう伝送路１３と、ＩＣ２からＩＣ１へデータ伝送を行なう２本の伝送路３３−１及び３３−２が設けられている。

ＩＣ１からＩＣ２へデータ伝送を行なう往路は、送信データを出力する出力部１１と、伝送路１３を通過したデータを受信再生する受信再生部１２と、これら出力部１１と受信再生部１２を結ぶ伝送路１３で構成される。ここで、出力部１１は、外部からの指示信号に応じてその出力レベルを調整することができる可変出力部として構成される。

また、ＩＣ２からＩＣ１へデータ伝送を行なう一方の復路は、送信データを出力する出力部３１−１と、伝送路３３−１を通過したデータを受信再生する受信再生部３２−１と、これら出力部３１−１と受信再生部３２−１を結ぶ伝送路３３−１で構成される。ここで、出力部３１−１は、外部からの指示信号に応じてその出力レベルを調整することができる可変出力部として構成される。同様に、ＩＣ２からＩＣ１へデータ伝送を行なうもう一方の復路は、送信データを出力する出力部３１−２と、伝送路３３−２を通過したデータを受信再生する受信再生部３２−２と、これら出力部３１−２と受信再生部３２−２を結ぶ伝送路３３−２で構成される。出力部３１−２は、外部からの指示信号に応じてその出力レベルを調整することができる可変出力部として構成される。

そして、図１０に示した信号伝送システムでは、各データ伝送路１３における可変出力部１１の出力レベル、並びに３３−１及び３３−２における可変出力部３１−１及び３１−２の出力レベルの自律的な最適化処理をそれぞれ行なうために、ＩＣ１側にテスト信号生成部１４、セレクタ１５、制御部１７、及び判定部３６を配設するとともに、ＩＣ２側には伝送路毎に従属制御部３７−１及び３７−２、並びにセレクタ３５−１及び３５−２を配設している。図示の構成では、出力レベルの最適化処理に関し、ＩＣ１及びＩＣ２間では、一種の主従（マスタ−スレーブ）の関係が形成されている。すなわち、テスト信号は、一方のチップＩＣ１内のテスト信号生成部１４でのみ生成し、出力レベルの判定に関してもＩＣ１内の判定部１６でのみ行なう。

ＩＣ２側では、伝送路１３を通過したテスト信号を受信再生部１２により受信再生する。そして、セレクタ３５−１及び３５−２は、通常のデータ伝送時における送信データと、受信再生部１２により受信再生されたテスト信号のうち、可変出力部３１−１及び３１−２への各入力をそれぞれ選択的に切り替える。

制御部１７は、伝送路１３並びに伝送路３３−１及び３３−２を介してテスト信号を送受信した結果に基づいて、それぞれの伝送路１３並びに伝送路３３−１及び３３−２における最適な出力レベルを決定する。そして、ＩＣ１内では最適な出力レベルを可変出力部１１に設定し、ＩＣ２に対しては最適な出力レベルを伝送路１３経由で通知する。これに対し、ＩＣ２側では、制御部１７とは主従関係にある従属制御部３７−１及び３７−２がそれぞれ、受け取った最適な出力レベルを可変制御部３１−１及び３１−２に設定する。したがって、ＩＣ１及びＩＣ２がともに印刷基板上に実装され、電気的な接続がなされた後に、ＩＣ１からＩＣ２へテスト信号の伝送、及びＩＣ２からＩＣ１へのデータ伝送を行ない、受信したテスト信号の判定結果に基づいて、本来のデータ伝送時における各インターフェースの出力レベルを決定することができる。

図１０に示したシステム構成では、出力レベルの最適化処理に関してＩＣ１及びＩＣ２間で一種の主従（マスタ−スレーブ）の関係が形成されており、テスト信号はＩＣ１でのみ生成され、各方向における伝送路の出力レベルの判定もＩＣ１でのみ行なわれる。このため、伝送路１３並びに伝送路３３−１及び３３−２のそれぞれの判定処理を直交・非干渉で行なうようにする必要がある。

例えば、可変出力部１１の出力を決定する場合、可変出力部３１−１又は３１−２の出力レベルは最大にしておき、伝送路３３−１又は３３−２でのデータ伝送品質を最大限に確保しておく。そして、テスト信号を可変出力部１１、伝送路１３、受信再生部１２、可変出力部３１−１又は３１−２、伝送路３３−１又は３３−２、受信再生部３２−１又は３２−２、判定部１６の順に通す。判定部３６では、ＩＣ２から戻された受信再生信号とテスト信号の原信号と比較する。この操作により、まず、可変出力部１１の最適出力レベルを決定し、伝送路１３の消費電力を最適化する。

次に、可変出力部３１−１の出力レベルを決定するために、可変出力部１１の出力レベルは最大にしておき、伝送路１３でのデータ伝送品質を最大限に確保しておく。そして、テスト信号を可変出力部１１、伝送路１３、受信再生部１２、可変出力部３１−１、伝送路３３−１、受信再生部３２−１、判定部１６の順に通す。判定部１６では、ＩＣ２から戻された受信再生信号とテスト信号の原信号と比較する。この操作により、まず、可変出力部３１−１の最適出力レベルを決定し、これを伝送路１３経由してＩＣ２側へ通知する。従属制御部３７−１は、制御部１７からの指示により、テスト信号生成部１４で生成された制御用信号を解釈し、可変出力部３１−１の出力レベルを操作することで、伝送路３３−１の消費電力を最適化する。

次に、可変出力部３１−２の出力レベルを決定するために、可変出力部１１の出力レベルは最大にしておき、伝送路１３でのデータ伝送品質を最大限に確保しておく。そして、テスト信号を可変出力部１１、伝送路１３、受信再生部１２、可変出力部３１−２、伝送路３３−２、受信再生部３２−２、判定部１６の順に通す。判定部１６では、ＩＣ２から戻された受信再生信号とテスト信号の原信号と比較する。この操作により、まず、可変出力部３１−２の最適出力レベルを決定し、これを伝送路１３経由してＩＣ２側へ通知する。従属制御部３７−２は、制御部１７からの指示により、テスト信号生成部１４で生成された制御用信号を解釈し、可変出力部３１−２の出力レベルを操作することで、伝送路３３−２の消費電力を最適化する。

図１０に示した双方向の信号伝送システムによれば、予測に基づいてマージンを持たせた出力レベルの設定を用いる場合に比べ、より小さい出力レベルに設定可能であることから、ＩＣチップは低消費電力となる。

また、図１０に示したシステム構成では、判定部１６及びテスト信号生成部１４を双方のチップＩＣ１及びＩＣ２で共用することが可能となり、別々に設けた場合より、回路が少なくて済む。

また、伝送路毎の可変出力部１１と可変出力部３１−１及び３１−２の出力レベルの最適化を行なう順序などは、一方のＩＣ１内の制御部１７でコントロールすることから、ＩＣチップ間での特別の調停機能は必要ない。

図１１には、ＩＣチップ間で一方向に複数の伝送路を備えた信号伝送システムの構成例を示している。図示の例では、一方のチップＩＣ１から他方のチップＩＣ２へデータ伝送路を行なう２本の伝送路１３−１及び１３−２が設けられている。

ＩＣ１からＩＣ２へデータ伝送を行なう一方のインターフェース・サブシステムは、送信データを出力する出力部１１−１と、伝送路１３−１を通過したデータを受信再生する受信再生部１２−１と、これら出力部１１−１と受信再生部１２−１を結ぶ伝送路１３−１で構成される。ここで、出力部１１−１は、外部からの指示信号に応じてその出力レベルを調整することができる可変出力部として構成される。

同様に、ＩＣ１からＩＣ２へデータ伝送を行なうもう一方のインターフェース・サブシステムは、送信データを出力する出力部１１−２と、伝送路１３−２を通過したデータを受信再生する受信再生部１２−２と、これら出力部１１−２と受信再生部１２−１を結ぶ伝送路１３−２で構成される。ここで、出力部１１−２は、外部からの指示信号に応じてその出力レベルを調整することができる可変出力部として構成される。

可変出力部１１−１における出力レベルの自律的な最適化処理を行なうために、データ伝送元であるＩＣ１側にテスト信号生成部１４−１、セレクタ１５−１、及び制御部１７−１が装備され、データ伝送先であるＩＣ２側に判定部１６−１が装備されている。そして、データ伝送先であるＩＣ２側に実装された判定部１６−１におけるテスト信号の受信再生処理の判定結果は、通常のデータ伝送を行なう伝送路１３−１を経由してデータ伝送元であるＩＣ１側の制御部１７−１に伝送される。このため、ＩＣ２側に判定結果送信部２１−１が配設されるとともに、ＩＣ１側には判定結果受信部２２−１が配設されている。

テスト信号生成部１４−１は、ＩＣチップ間のデータ伝送を行なう当該信号伝送システムにおける出力レベルを決定するために用いるテスト信号を生成する。セレクタ１５−１は、通常のデータ伝送時における送信データと、テスト信号生成部１４−１で生成されたテスト信号のうち、可変出力部１１−１への入力を選択的に切り替える。判定部１６−１は、伝送路１３−１を通過したテスト信号が受信再生部１２−１により正しく受信再生されたかどうかを判定する。

制御部１７−１は、伝送路１３−１を介してテスト信号を送受信した結果に基づいて最適な出力レベルを決定し、これを可変出力部１１−１に設定する。したがって、ＩＣ１及びＩＣ２がともに印刷基板上に実装され、電気的な接続がなされた後に、ＩＣ１からＩＣ２へテスト信号の伝送を行ない、受信したテスト信号の判定結果に基づいて、本来のデータ伝送時におけるインターフェースの出力レベルを決定することができる。

制御部１７−１は、可変出力部１１−１における出力レベルの最適化を行なう場合、テスト信号生成部１４−１の出力が可変出力部１１−１に入力されるようセレクタ１５−１を制御する。また、制御部１７−１は、可変出力部１１−１の出力をある値に設定する。

テスト信号生成部１４−１では、制御部１７−１からの指示に従い、テスト信号を出力する。テスト信号は、可変出力部１１−１並びに伝送路１３−１を経由して、受信再生部１２−１に入力される。受信再生部１２−１では、伝送路１３−１を介して歪みやノイズが重畳したテスト信号から、原信号を再生する。

再生されたテスト信号は、判定部１６−１に入力される。判定部１６−１では、あらかじめ知っているテスト信号と再生信号を比較し、判定結果を生成する。ＩＣ２内の判定結果送信部２１−１は、テスト信号の判定結果を伝送路１３−１経由でＩＣ１へ送信する。ＩＣ１側では判定結果受信部２２−１が伝送路１３−１経由で判定結果を受け取ると、これを制御部１７−１に渡す。そして、制御部１７−１は、その判定結果に基づいて、可変出力部１１−１における最適な出力レベルを決定する。

同様に、可変出力部１１−２における出力レベルの自律的な最適化処理を行なうために、データ伝送元であるＩＣ１側にテスト信号生成部１４−２、セレクタ１５−２、及び制御部１７−２が装備され、データ伝送先であるＩＣ２側に判定部１６−２が装備されている。そして、データ伝送先であるＩＣ２側に実装された判定部１６−２におけるテスト信号の受信再生処理の判定結果は、通常のデータ伝送を行なう伝送路１３−２を経由してデータ伝送元であるＩＣ１側の制御部１７−２に伝送される。このため、ＩＣ２側に判定結果送信部２１−２が配設されるとともに、ＩＣ１側には判定結果受信部２２−２が配設されている。

テスト信号生成部１４−２は、ＩＣチップ間のデータ伝送を行なう当該信号伝送システムにおける出力レベルを決定するために用いるテスト信号を生成する。セレクタ１５−２は、通常のデータ伝送時における送信データと、テスト信号生成部１４−２で生成されたテスト信号のうち、可変出力部１１−２への入力を選択的に切り替える。判定部１６−２は、伝送路１３−２を通過したテスト信号が受信再生部１２−２により正しく受信再生されたかどうかを判定する。

制御部１７−２は、伝送路１３−２を介してテスト信号を送受信した結果に基づいて最適な出力レベルを決定し、これを可変出力部１１−２に設定する。したがって、ＩＣ１及びＩＣ２がともに印刷基板上に実装され、電気的な接続がなされた後に、ＩＣ１からＩＣ２へテスト信号の伝送を行ない、受信したテスト信号の判定結果に基づいて、本来のデータ伝送時におけるインターフェースの出力レベルを決定することができる。

制御部１７−２は、可変出力部１１−２における出力レベルの最適化を行なう場合、テスト信号生成部１４−２の出力が可変出力部１１−２に入力されるようセレクタ１５−２を制御する。また、制御部１７−２は、可変出力部１１−２の出力をある値に設定する。

テスト信号生成部１４−２では、制御部１７−２からの指示に従い、テスト信号を出力する。テスト信号は、可変出力部１１−２並びに伝送路１３−２を経由して、受信再生部１２−２に入力される。受信再生部１２−２では、伝送路１３−２を介して歪みやノイズが重畳したテスト信号から、原信号を再生する。

再生されたテスト信号は、判定部１６−２に入力される。判定部１６−２では、あらかじめ知っているテスト信号と再生信号を比較し、判定結果を生成する。ＩＣ２内の判定結果送信部２１−２は、テスト信号の判定結果を伝送路１３−２経由でＩＣ１へ送信する。ＩＣ１側では判定結果受信部２２−２が伝送路１３−２経由で判定結果を受け取ると、これを制御部１７−２に渡す。そして、制御部１７−２は、その判定結果に基づいて、可変出力部１１−２における最適な出力レベルを決定する。

上述したように２つの伝送路１３−１及び１３−２はそれぞれ独自に最適化処理が行なわれる。この結果、一方の伝送路１３−１が他方の伝送路１３−２よりも出力レベルが大きくなるようにそれぞれ最適化されることにより、不具合を発生させる可能性がある。何故ならば、出力レベルが大きくされた伝送路における信号の立ち上がりや立下りが、クロストークにより、隣接する他方の伝送路上でピークとして現れるが、この伝送路上の信号は出力レベルが小さいため、クロストークの影響を大きく受けるからである。

例えば、伝送路１３−１と伝送路１３−２が２ビットのデータのうち上位ビットと下位ビットをそれぞれ流すとする。この場合、伝送路１３−１と伝送路１３−２は、ほぼ同じ距離を、比較的短いピッチで配線される可能性が高い。ここで、伝送路１３−１と伝送路１３−２の間のクロストークを考えると、伝送路１３−１の方の出力レベルが高いため、伝送路１３−１から伝送路１３−２へのクロストークが問題となる可能性が高い。

図１１に示した信号伝送システムでは、このようなクロストークの問題を解消するために、調停部５１を配設している。この調停部５１では、一方の伝送路１３−１の出力レベルに他方の伝送路１３−２の出力レベルを合わせることで、伝送路１３−１と伝送路１３−２の間でのクロストークの不均等な影響を回避することができる。調停部５１は、ＣＭＯＳ素子を組み合わせた論理回路として容易に実装することができる。

このように、ＩＣチップ間で同じ方向で複数の伝送路が設けられた場合には、これら伝送路間で出力レベルに不均等があるときの不都合を、調停機能により解消することができる。また、上述した以外にも、伝送レートの速い伝送路のレベルを、伝送レートの遅い伝送路のより低くしないなどという伝送路間の調停を行なうことも可能である。

以上説明してきたように、本発明に係る信号伝送システムでは、ＩＣチップが印刷基板上に実装され、他のＩＣチップとの電気的な接続がなされた後に、一方のＩＣチップ・インターフェースから他方のＩＣチップへテスト信号の伝送を行ない、受信したテスト信号の判定結果に基づいて、本来のデータ伝送時におけるインターフェースの出力レベルを決定する。これによって、実装状態の予測に基づいてマージンを持たせながら、インターフェースの出力レベルを設定するという従来の設計手法に比べ、妥当で且つより小さい出力レベルに設定することが可能となる。

図１２には、インターフェースにおける出力レベルを設定するための可変出力部の具体的な構成例を示している。但し、図示の例では、電圧信号を電流信号に変換して伝送するＬＶＤＳ方式を採用している。

ＬＶＤＳ方式の伝送路は、一対の電流信号路で構成される。例えば、送信データがハイの場合、トランジスタＭ３とＭ２がオンとなり、トランジスタＭ１とＭ４がオフとなる。この結果、電流源の電流はＭ３、電流信号路１、終端抵抗ＲＬ、電流信号路２、Ｍ２、グランドを流れる電流ルートが形成され、ＲＬに正の電圧を発生させる。一方、送信データがローの場合には、逆に、トランジスタＭ３とＭ２がオフとなり、トランジスタＭ１とＭ４がオンとなる。この結果、電流源の電流はＭ１、電流信号路２、終端抵抗ＲＬ、電流信号路１、Ｍ４、グランドを流れる電流ルートが形成され、終端抵抗ＲＬに負の電圧を発生させる。そして、送信データがハイ及びローそれぞれの場合の電圧を差動アンプが検出し、受信データに変換している。

図示の例では、電流源として、電流値が相違する３種類の定電流源Ｇ０（０．５ｍＡ）、Ｇ１（１ｍＡ）、Ｇ２（２ｍＡ）が配設されている。そして、制御部１７からの指示に従って、各電流源Ｇ０、Ｇ１、Ｇ２からの電流供給を可変に設定することで、０．５ｍＡ、１ｍＡ、１．５ｍＡ、２ｍＡ、２．５ｍＡ、３ｍＡ、３．５ｍＡといった具合に、最大で７段階の出力レベルの設定が可能となる。

電流信号は、電圧信号に比べ、合成が容易である。ＬＶＤＳのように高速伝送の場合には、電流出力が用いられることが多く、これになじみ易い。実装面でも、電流源は、電流の絶対値を制御することは難しいが、並べた電流源の電流比を制御することは比較的容易である。例えば、ＭＯＳ型トランジスタのゲート幅の比によって電流の相対比を容易に制御することが可能である。

図１２に示した例では、７段階の出力レベルから最小出力を求めるためにバイナリサーチを用いると、３回テストで実現可能となる。図１３には、この３つのテスト結果を図解している。但し、同図において３桁の２値（例えば１００）は、上位のビットから順にそれぞれ電流源Ｇ２、Ｇ１、Ｇ０のオン／オフ状態を表している。また、最適な出力レベルは、最小伝送可能レベルに０．５ｍＡのマージンを重畳したものとする。

図示の例１では、まず出力レベルを１００すなわち２．０ｍＡに設定して伝送路上の通信を検査し、判定に合格する。次いで、出力レベルを０１０すなわち１．０ｍＡに下げて伝送路上の通信を検査し、この判定にも合格する。さらに、出力レベルを００１すなわち０．５ｍＡに下げて伝送路上の通信を検査し、この判定にも合格する。この結果、０．５ｍＡがこの伝送路の最小伝送可能レベルであることが判るが、これに必要なマージンを重畳した０１０すなわち１．０ｍＡを最適な出力レベルに決定する。

また、図示の例２では、まず出力レベルを１００すなわち２．０ｍＡに設定して伝送路上の通信を検査し、判定に合格する。次いで、出力レベルを０１０すなわち１．０ｍＡに下げて伝送路上の通信を検査し、この判定には不合格となる。そこで、出力レベルを０１１すなわち１．５ｍＡに上げて伝送路上の通信を検査し、この判定に合格する。この結果、０．５ｍＡがこの伝送路の最小伝送可能レベルであることが判るが、これに必要なマージンを重畳した１００すなわち２．０ｍＡを最適な出力レベルに決定する。

また、図示の例３では、まず出力レベルを１００すなわち２．０ｍＡに設定して伝送路上の通信を検査するが、判定に不合格となる。そこで、出力レベルを１１０すなわち３．０ｍＡに上げて伝送路上の通信を検査し、この判定に合格する。そこで、今度は出力レベルを１０１すなわち２．５ｍＡに下げて伝送路上の通信を検査し、この判定には再び不合格となる。この結果、３．０ｍＡがこの伝送路の最小伝送可能レベルであることが判るが、これに必要なマージンを重畳した１１１すなわち３．５ｍＡを最適な出力レベルに決定する。

図示の３回のテストでは、いずれも最小伝達可能レベルを検出している。但し、信号伝送システムにおける最適な出力レベルは最小伝達可能レベルに必ずしも限定されない。例えば、最適化後、電圧レベルや温度の変化により通信不能になる場合が考えられる。そのため、最小レベルを検出した後、必要なマージンを乗せる必要がある。

このようにバイナリサーチを用いることで、効率的に最小伝達可能レベルを検出できている。また、バイナリサーチの結果に対して必要なマージンを乗せることで、妥当な消費電力を以ってより安定な伝送を実現できる。

図３〜図１１に示した各信号伝送システムでは、伝送路における出力レベルの最適値を決定する過程で、データ伝送元のＩＣチップからテスト信号を伝送路に出力し、これをデータ伝送先のＩＣチップ側で受信再生しテスト信号の判定を行なうことにより通信の検査を行なっている。

テスト信号は、伝送路に必要なすべての周波数成分を満たすことが望ましいが、完全にランダムな信号を実現することは困難である。一方、擬似ランダム符号は、デジタル回路により容易に生成することができ、且つさまざまな周波数成分を含めることができるから、通信検査用のテスト信号としての条件をほぼ満たすことができる。実際の伝送レートと同じレートで発生させた擬似ランダム符号をテスト信号として用いるようにすればよい。

図１４には、擬似ランダム符号生成回路の構成例を示している。図示の回路は、３段のＤフリップフロップを直列的に接続してなる。すなわち、基本的なデジタル回路の組合せで構成することが可能である。また、段数を増やすことで、ランダム性をさらに高めることができる。これを実際のレートと同じ設定にして、テスト信号に利用する。

同図からも判るように、擬似ランダム符号は、デジタル回路に実装が容易である。また、必要があれば、初期値や、ＥＸＯＲの位置を変更することで、容易に別のランダム信号が生成可能であり、有効である。また、出力は繰り返えされるので、必要に応じ、テスト信号の長さを容易に変更することができる。

以上、特定の実施形態を参照しながら、本発明について詳解してきた。しかしながら、本発明の要旨を逸脱しない範囲で当業者が該実施形態の修正や代用を成し得ることは自明である。

本明細書では、ＩＣチップ間のデータ伝送を具体的な実施形態として本発明に係る信号伝送システムの構成や作用効果について詳解してきたが、本発明の要旨は必ずしもこれに限定されない。本発明は、物理的に独立した２つの装置間におけるデータ伝送路における出力レベルを最適化するために、遍く適用することができる。

また、本明細書ではＣＭＯＳ素子で構成されるＩＣチップ同士のデータ伝送を具体的な実施形態として本発明に係る信号伝送システムの構成や作用効果について詳解してきたが、本発明の要旨は必ずしもこれに限定されない。ＣＭＯＳ以外の素子で構成されるＩＣチップに関しても同様に本発明を適用することができる。

要するに、例示という形態で本発明を開示してきたのであり、本明細書の記載内容を限定的に解釈するべきではない。本発明の要旨を判断するためには、特許請求の範囲の記載を参酌すべきである。

図１は、本発明の一実施形態に係る信号伝送システム１０の構成を模式に示した図である。図２は、一方のチップＩＣ１から他方のチップＩＣ２へ一方向のデータ伝送を行なう信号伝送システムの構成例を示した図である。図３は、一方のチップＩＣ１から他方のチップＩＣ２へ一方向のデータ伝送を行なう信号伝送システムについての他の構成例を示した図である。図４は、一方のチップＩＣ１から他方のチップＩＣ２へ一方向のデータ伝送を行なう信号伝送システムについてのさらに他の構成例を示した図である。図５は、一方のチップＩＣ１から他方のチップＩＣ２へ一方向のデータ伝送を行なう信号伝送システムについてのさらに他の構成例を示した図である。図６は、一方のチップＩＣ１と他方のチップＩＣ２との間で双方向のデータ伝送を行なう信号伝送システムの構成例を示した図である。図７は、一方のチップＩＣ１から他方のチップＩＣ２との間で双方向のデータ伝送を行なう信号伝送システムについての他の構成例を示した図である。図８は、一方のチップＩＣ１から他方のチップＩＣ２との間で双方向のデータ伝送を行なう信号伝送システムについてのさらに他の構成例を示した図である。図９は、一方のチップＩＣ１から他方のチップＩＣ２との間で双方向のデータ伝送を行なう信号伝送システムについてのさらに他の構成例を示した図である。図１０は、ＩＣチップ間で一方向に複数の伝送路を備えた信号伝送システムの構成例を示した図である。図１１は、ＩＣチップ間で一方向に複数の伝送路を備えた信号伝送システムの構成例を示した図である。図１２は、インターフェースにおける出力レベルを設定するための可変出力部の具体的な構成例を示した図である。図１３は、バイナリサーチのアルゴリズムに従って、伝送路における最適な出力レベルを探索する３つのテスト結果を示した図である。図１４は、擬似ランダム符号生成回路の構成例を示した図である。図１５は、インターフェースの構成例（従来技術）を示した図である。図１６は、ＬＶＤＳ方式のインターフェースの構成例を示した図である。

符号の説明

１０…信号伝送システム
１１，３１…可変出力部
１２，３２…受信再生部
１３，３３…伝送路
１４，３４…テスト信号生成部
１５，３５…セレクタ
１６，３６…判定部
１７…制御部
１８…判定結果伝送路
２１…判定送信部
２２…判定受信部
２３…比較信号生成部
３７…制御部／従属制御部
４１…双方向伝送路
５１…調停部

Claims

印刷基板上に実装されたＩＣチップ間でデータ伝送を行なう信号伝送システムであって、
第１のＩＣチップと第２のＩＣチップ間でデータを伝送する第１の伝送路と、
前記第１のＩＣチップから前記第１の伝送路へ送出する信号を可変となる出力レベルを以って出力する第１の可変出力部と、
前記第２のＩＣチップにおいて前記第１の伝送路経由で前記第１のＩＣチップから受け取った信号を受信再生する第２の受信再生部と、
前記第２のＩＣチップと前記第１のＩＣチップ間でデータを伝送する第２の伝送路と、
前記第２のＩＣチップから前記第２の伝送路へ送出する信号を可変となる出力レベルを以って出力する第２の可変出力部と、
前記第１のＩＣチップにおいて前記第２の伝送路経由で前記第２のＩＣチップから受け取った信号を受信再生する第１の受信再生部と、
前記第１及び第２の伝送路における通信状態に基づいて前記第１及び第２の可変出力部における各出力レベルの設定を制御する制御部とを具備し、
前記第１の可変出力部及び前記第１の伝送路を経由して前記第２のＩＣチップへ送るテスト信号を供給するテスト信号供給部と、
前記第１の伝送路を経由して前記第２のＩＣチップへ送出されたテスト信号が、前記第２の受信再生部により受信再生され、さらに前記第２の伝送路を経由して前記第１のＩＣチップへ送り返され、前記第１の受信再生部により受信再生された後に検査する判定部を備え、
前記制御部は、前記テスト信号供給部によるテスト信号の送信動作と、前記判定部における判定結果に基づいた前記第１の可変出力部及び前記第２の可変出力部における出力レベルの設定を制御する、
ことを特徴とする信号伝送システム。
前記テスト信号供給部及び前記判定部は前記第１のＩＣチップに配設され、
前記制御部は、前記判定部の判定結果に基づいて前記第１及び第２の可変出力部における出力レベルを決定するとともに前記第１の可変出力部の出力レベルを設定する制御部と、前記制御部に指示に従って前記第２の可変出力部の出力レベルを設定する従属制御部とを備える、
ことを特徴とする請求項１に記載の信号伝送システム。
前記第２のＩＣチップと前記第１のＩＣチップ間でデータを伝送する第２の伝送路を複数備え、
前記第２のＩＣチップは、伝送路毎に、可変出力部とその出力レベルを設定する従属制御部を備える、
ことを特徴とする請求項２に記載の信号伝送システム。
前記第１の伝送路及び前記第２の伝送路は単一の双方向伝送路に多重化されている、
ことを特徴とする請求項１に記載の信号伝送システム。
前記伝送路は電圧信号を電流信号に変換してデータを伝送し、
前記可変出力部は、複数の電流源の組み合わせを用いて複数の出力レベルを設定する、
ことを特徴とする請求項１に記載の信号伝送システム。
バイナリサーチのアルゴリズムに従って複数の電流源の合成により出力レベルを順次設定していき、伝送路における最適な出力レベルを探索する、
ことを特徴とする請求項５に記載の信号伝送システム。
前記テスト信号供給部は、擬似ランダム符号生成回路を含み、実際の伝送レートと同じレートで発生させた擬似ランダム符号をテスト信号として用いる、
ことを特徴とする請求項１に記載の信号伝送システム。