Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP5904866B2 - 半導体装置の製造方法および半導体装置 - Google Patents
[go: Go Back, main page]

JP5904866B2 - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置 Download PDF

Info

Publication number
JP5904866B2
JP5904866B2 JP2012106812A JP2012106812A JP5904866B2 JP 5904866 B2 JP5904866 B2 JP 5904866B2 JP 2012106812 A JP2012106812 A JP 2012106812A JP 2012106812 A JP2012106812 A JP 2012106812A JP 5904866 B2 JP5904866 B2 JP 5904866B2
Authority
JP
Japan
Prior art keywords
insulating film
porous insulating
raw material
manufacturing
flow rate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012106812A
Other languages
English (en)
Other versions
JP2013235925A (ja
Inventor
山本　博規
博規 山本
文則 伊藤
文則 伊藤
林　喜宏
喜宏 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2012106812A priority Critical patent/JP5904866B2/ja
Priority to US13/887,668 priority patent/US9034740B2/en
Publication of JP2013235925A publication Critical patent/JP2013235925A/ja
Priority to US14/701,828 priority patent/US9236430B2/en
Application granted granted Critical
Publication of JP5904866B2 publication Critical patent/JP5904866B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B3/00—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
    • H01B3/18—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances
    • H01B3/30—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances plastics; resins; waxes
    • H01B3/46—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances plastics; resins; waxes silicones
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H10P14/6336—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
    • H10P14/665—Porous materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
    • H10P14/668—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials
    • H10P14/6681—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si
    • H10P14/6684—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H10P14/6686—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/6922—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/072—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/093—Manufacture or treatment of dielectric parts thereof by modifying materials of the dielectric parts
    • H10W20/095—Manufacture or treatment of dielectric parts thereof by modifying materials of the dielectric parts by irradiating with electromagnetic or particle radiation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/20—Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/45—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts
    • H10W20/46—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts comprising air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/45—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts
    • H10W20/47—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts comprising two or more dielectric layers having different properties, e.g. different dielectric constants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/45—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts
    • H10W20/48—Insulating materials thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/425—Barrier, adhesion or liner layers

Landscapes

  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、半導体装置の製造方法および半導体装置に関する。
近年、層間絶縁膜の比誘電率を低下させるために様々な方法が提案されている。
特許文献１（特開２０１０−２１５７５号公報）には、環状有機シリカ化合物（環状有機シロキサン原料）の蒸気を希ガスで希釈した蒸気に、酸化剤ガスを環状シリカ化合物の上記の流量の０．３倍以上１．２倍以下添加してプラズマ中に導入して、多孔質絶縁膜を成長させる多孔質絶縁膜の製造方法が記載されている。これにより、比誘電率の低い絶縁膜を安定して得ることができるとされている。
特許文献２（国際公開第２００７／０３２２６１号パンフレット）には、環状有機シロキサン原料と、環状有機シロキサン原料を構成する化学構造の一部を含む化合物原料との混合ガスとを用いて、プラズマ気相成長法により多孔質絶縁膜を形成する方法が記載されている。これにより、炭化水素の脱離が抑制された多孔質絶縁膜を得ることができるとされている。
特許文献３（国際公開第２００８／０１０５９１号パンフレット）には、以下のような絶縁膜の形成方法が記載されている。主骨格に３員環環状ＳｉＯ構造を有する原料と、主骨格に４員環環状ＳｉＯ構造を有する原料とが用いられる。この二種の原料のうち少なくとも一種は、側鎖に少なくとも一つ以上の不飽和炭化水素基を有する。これにより、高強度、高密度を実現する多孔質絶縁膜を得ることができるとされている。
特許文献４（特開２０１１−１９２９６２号公報）には、以下のような半導体装置の製造方法が記載されている。まず、それぞれ環状ＳｉＯ構造を主骨格とし互いに構造が異なる二種類以上の有機シロキサン化合物原料を混合して気化させる。次いで、反応炉にて当該気化ガスを用い、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法またはプラズマ重合法により多孔質絶縁膜を形成する。これにより、絶縁膜の比誘電率を容易に低下することができるとされている。
特開２０１０−２１５７５号公報 国際公開第２００７／０３２２６１号パンフレット 国際公開第２００８／０１０５９１号パンフレット 特開２０１１−１９２９６２号公報
近年では、多孔質絶縁膜の成膜速度を高くすることがさらに望まれている。本発明者らは、多孔質絶縁膜の成膜速度を高くすることと、多孔質絶縁膜の膜強度を向上させることとを実現することは困難であることを見出した。その他の課題と新規な特徴は、本明細書書の記述及び添付図面から明らかになるであろう。
一実施の形態によれば、多孔質絶縁膜の製造方法は、以下の特徴を有している。それぞれ環状ＳｉＯ構造を主骨格とし互いに構造が異なる２種類以上の有機シロキサン原料を気化し、キャリアガスとともに反応炉に輸送し、酸素原子を含む酸化剤ガスを添加して、反応炉にてプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法又はプラズマ重合法によって多孔質絶縁膜を形成する。当該工程において、キャリアガスの流量に対する添加した酸化剤ガスの流量比が０より大きく０．０８以下である。
一実施の形態によれば、多孔質絶縁膜は、以下の特徴を有している。Ｓｉ、Ｏ、ＣおよびＨと、環状ＳｉＯ構造と、Ｓｉに結合した不飽和炭化水素基および分枝炭化水素基と、を含んでいる。また、ＦＴＩＲ（Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ Ｉｎｆｒａｒｅｄ Ｓｐｅｃｔｒｏｓｃｏｐｙ）法によって求められる波数１１００ｃｍ−１近傍の−Ｓｉ−Ｏ−Ｓｉ−のピークに対する波数２９００ｃｍ−１近傍のＣＨｘのピークのピーク面積比率は０．２３以上である。
一実施の形態によれば、半導体装置の製造方法は、以下の特徴を有している。それぞれ環状ＳｉＯ構造を主骨格とし互いに構造が異なる２種類以上の有機シロキサン原料を気化し、キャリアガスとともに反応炉に輸送し、酸素原子を含む酸化剤ガスを添加して、反応炉にてプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法又はプラズマ重合法によって多孔質絶縁膜を形成する（多孔質絶縁膜形成工程）。当該多孔質絶縁膜形成工程において、キャリアガスの流量に対する添加した酸化剤ガスの流量比が０より大きく０．０８以下である。
一実施の形態によれば、半導体装置は、Ｓｉ、Ｏ、ＣおよびＨと、環状ＳｉＯ構造と、Ｓｉに結合した不飽和炭化水素基および分枝炭化水素基と、を含む多孔質絶縁膜と、多孔質絶縁膜に設けられた配線またはビアと、を備えている。また、多孔質絶縁膜のうちＦＴＩＲ（Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ Ｉｎｆｒａｒｅｄ Ｓｐｅｃｔｒｏｓｃｏｐｙ）法によって求められる波数１１００ｃｍ−１近傍の−Ｓｉ−Ｏ−Ｓｉ−のピークに対する波数２９００ｃｍ−１近傍のＣＨｘのピークのピーク面積比率は０．２３以上である。
前記一実施の形態によれば、多孔質絶縁膜の成膜速度を高くするとともに、比誘電率を保ったまま多孔質絶縁膜の膜強度を向上させることができる。
第１の実施形態に係る半導体製造装置の構成を示す模式図である。 第１の実施形態に係る半導体装置の構成を示す断面図である。 第１の実施形態に係る半導体装置の製造方法を説明するための断面図である。 第１の実施形態に係る半導体装置の製造方法を説明するための断面図である。 第１の実施形態に係る半導体装置の製造方法を説明するための断面図である。 酸化剤ガスの流量と多孔質絶縁膜の成膜レートとの関係を示した図である。 キャリアガスの流量と多孔質絶縁膜の成膜レートとの関係を示した図である。 キャリアガス流量に対する酸化剤ガス流量比と多孔質絶縁膜の成膜レートとの関係を示した図である。 キャリアガス流量に対する酸化剤ガス流量比と多孔質絶縁膜の膜強度との関係を示した図である。 第２の実施形態に係る多孔質絶縁膜の特性を説明するための図である。 第２の実施形態に係る多孔質絶縁膜の特性を説明するための図である。 第４の実施形態に係る半導体装置の構成を示す断面図である。 第４の実施形態に係る半導体装置の製造方法を説明するための断面図である。 第４の実施形態に係る半導体装置の製造方法を説明するための断面図である。 第４の実施形態に係る半導体装置の製造方法を説明するための断面図である。 第４の実施形態に係る半導体装置の製造方法を説明するための断面図である。 第５の実施形態に係る半導体装置の構成を示す断面図である。 第６の実施形態に係る半導体装置の構成を示す断面図である。 第６の実施形態に係る半導体装置の特性を説明するための図である。 第３の実施形態に係る多孔質絶縁膜の特性を説明するための図である。 第３の実施形態に係る多孔質絶縁膜の特性を説明するための図である。 第３の実施形態に係る多孔質絶縁膜の特性を説明するための図である。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
（第１の実施形態）
第１の実施形態の多孔質絶縁膜の製造方法および半導体装置ＳＤの製造方法では、それぞれ環状ＳｉＯ構造を主骨格とし互いに構造が異なる２種類以上の有機シロキサン原料を気化し、キャリアガスとともに反応炉（チャンバーＣＭＢ）に輸送し、酸素原子を含む酸化剤ガスを添加して、反応炉（チャンバーＣＭＢ）にてプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法又はプラズマ重合法によって多孔質絶縁膜を形成する（多孔質絶縁膜形成工程）。当該多孔質絶縁膜形成工程において、キャリアガスの流量に対する添加した酸化剤ガスの流量比が０より大きく０．０８以下である。これにより、多孔質絶縁膜の成膜速度を高くするとともに、多孔質絶縁膜の膜強度を向上させることができる。
（多孔質絶縁膜製造装置または半導体製造装置）
まず、図１を用い、第１の実施形態に係る半導体製造装置ＳＭＥについて説明する。図１は、第１の実施形態に係る半導体製造装置ＳＭＥの構成を示す模式図である。第１の実施形態に係る半導体装置ＳＤは、以下のような半導体製造装置ＳＭＥを用いて製造する。半導体製造装置ＳＭＥは、たとえば、プラズマＣＶＤ法又はプラズマ重合法によって、多孔質絶縁膜を形成するための装置である。なお、ここでいう「半導体製造装置ＳＭＥ」とは、半導体装置に限られず、単層の多孔質絶縁膜を形成するための多孔質絶縁膜製造装置であってもよい。
図１のように、反応炉（チャンバーＣＭＢ）は、排気配管ＰＰＶ、排気バルブＶＶ６および冷却トラップＣＴを介して、真空ポンプＶＰに接続されている。これにより、真空ポンプＶＰを運転させることにより、チャンバーＣＭＢ内を減圧させることができる。
また、チャンバーＣＭＢと真空ポンプＶＰとの間には、スロットルバルブ（不図示）が設けられている。スロットルバルブの開閉度を制御することにより、チャンバーＣＭＢ内の圧力を制御することができる。
チャンバーＣＭＢの内部には、加熱機能を有するステージＳＴＧが設けられている。ステージＳＴＧ上には、成膜対象の基板（たとえば、半導体基板ＳＵＢ）が載置される。ステージＳＴＧは、加熱することが可能である。
第１の実施形態で用いられる有機シロキサン原料は、液体の状態で原料リザーバータンクＴＮＫ内に封入されている。この原料リザーバータンクＴＮＫ内には、たとえば後述する２種類の有機シロキサン原料が混合されている。なお、それぞれの有機シロキサン原料に対して、個別に原料リザーバータンクＴＮＫが設けられていてもよい。この場合、原料供給する配管等は、それぞれの原料に対して個別に設けられていてもよい。有機シロキサン原料の構造等に関しては、詳細を後述する。
原料（有機シロキサン原料）は、不活性ガスによって、原料リザーバータンクＴＮＫから配管（符号不図示）を通じて圧送される。そして、原料は、バルブＶＶ１、液体流量コントローラＭＣ１およびバルブＶＶ２をこの順に介して、気化器ＶＰＲに導入される。気化器ＶＰＲに導入される原料の流量は、液体流量コントローラＭＣ１により所望の流量に調整される。原料の圧送に用いられる不活性ガスは、たとえば、Ｈｅ、Ａｒ、Ｎｅ、ＸｅまたはＮ２などである。
原料は、気化器ＶＰＲ内において、減圧化され、加熱されることにより気化される。気化した原料ガスは、バルブＶＶ４および配管ＰＰ１を介して、チャンバーＣＭＢ内へ供給される。配管ＰＰ１は、たとえばヒーター（不図示）によって加熱されている。これにより、気化した原料ガスの再液化が抑制されている。
また、気化器ＶＰＲにおいて、原料が気化した際に飽和蒸気圧を下回るように、気化器ＶＰＲに流されるキャリアガスの流量と、気化器ＶＰＲでの気化温度と、が制御されている。これにより、２種類以上の有機シロキサン原料のうち、各々の沸点や飽和蒸気圧が互いに異なっても、これら原料を偏りなく気化させることができる。したがって、原料リザーバータンクＴＮＫ内での混合比率を維持したままの気化ガスを得ることができる。
キャリアガス用の配管（符号不図示）は、気体流量コントローラＭＣ２およびバルブＶＶ３を介して、気化器ＶＰＲに接続されている。キャリアガスは、気化器ＶＰＲ内において、原料ガスを、バルブＶＶ４および配管ＰＰ１を介してチャンバーＣＭＢ内へ輸送する。キャリアガスの流量は、気体流量コントローラＭＣ２によって所望の流量に調整される。キャリアガスは、たとえば、Ｈｅ、Ａｒ、Ｎｅ、ＸｅまたはＮ２などである。
第１の実施形態では、酸化剤ガス用の配管（符号不図示）は、気体流量コントローラＭＣ３およびバルブＶＶ５を介して、チャンバーＣＭＢに接続されている。これにより、原料ガスおよびキャリアガスに加えて、酸化剤ガスをチャンバーＣＭＢに供給することができる。酸化剤ガスは、Ｏ２、ＣＯ２、ＣＯ、Ｎ２Ｏ、またはＮＯ２のうち少なくとも一種類以上を含む。言い換えれば、酸化剤ガスは、たとえば、Ｏ２、ＣＯ２、ＣＯ、Ｎ２Ｏ、ＮＯ２、またはこれらの混合ガスである。
チャンバーＣＭＢ内には、複数の貫通孔を有するシャワーヘッドＳＨが設けられている。これにより、チャンバーＣＭＢ内に導入された原料ガス、キャリアガスおよび酸化剤ガスは、シャワーヘッドＳＨによって分散される。
シャワーヘッドＳＨには、給電線（符号不図示）およびマッチングコントローラＭＴＣを介して高周波電源ＲＦが接続されている。これにより、シャワーヘッドＳＨおよびステージＳＴＧとの間に、高周波電力が供給される。なお、高周波電源ＲＦはステージＳＴＧ側に接続されていてもよい。ここでいう「高周波」とは、１ＭＨｚ以上の周波数のことをいう。具体的には、高周波は、１３．５６ＭＨｚ、またはこの逓倍波である。また、高周波電源ＲＦ以外に、低周波電源（不図示）が接続されていてもよい。低周波電源は、シャワーヘッドＳＨまたはステージＳＴＧのいずれか一方に接続されている。
原料ガス、キャリアガスおよび酸化剤ガスは、配管ＰＰ１を介して、チャンバーＣＭＢに導入される。これらのガスは、シャワーヘッドＳＨおよびステージＳＴＧとの間にかかる印加電圧によってプラズマ化する。これにより、ステージＳＴＧ上に載置された半導体基板ＳＵＢ上に、多孔質絶縁膜（後述するＰＦ１またはＰＦ２）を形成することができる。
なお、チャンバーＣＭＢのクリーニングには、三フッ化窒素（ＮＦ３）、六フッ化硫黄（ＳＦ６）、テトラフルオロメタン（ＣＦ４）、ヘキサフルオロエタン（Ｃ２Ｆ６）等のガスを用いることができる。これらのガスは、必要に応じて、酸素、オゾン等との混合ガスとして用いてもよい。
（有機シロキサン原料）
次に、第１の実施形態に用いられる有機シロキサン原料について説明する。第１の実施形態では、それぞれ環状ＳｉＯ構造を主骨格とし、互いに構造が異なる２種類以上の有機シロキサン原料が用いられる。以下では、主骨格の環状ＳｉＯ構造を「環状シロキサン骨格」という。
有機シロキサン原料は、下記化学式（１）に示される環状有機シリカ骨格を有する。
Figure 0005904866
・・・・（１）
ただし、化学式（１）において、ｎは２〜５であり、Ｒｘ及びＲｙはそれぞれ水素、不飽和炭化水素基及び飽和炭化水素基の何れかであり、不飽和炭化水素基および飽和炭化水素基の各々は、ビニル基、アリル基、メチル基、エチル基、プロピル基、イソプロピル基、ブチル基、およびターシャリーブチル基の何れかである。
このような有機シロキサン原料を用いることにより、原料の環状ＳｉＯ構造によって、多孔質絶縁膜において、独立空孔（クローズドポア）を形成することができる。したがって、均一な膜密度分布を有する多孔質絶縁膜を形成することができる。たとえば、化学式（１）におけるｎを変化させることにより、空孔サイズを制御することができる。すなわち、多孔質絶縁膜の比誘電率を制御することができる。
たとえば、少なくとも二種類の有機シロキサン原料のｎは互いに異なる。少なくとも二種類の有機シロキサン原料のうち、第１の有機シロキサン原料の環状有機シロキサン骨格は、第２の有機シロキサン原料の環状シロキサン骨格よりも小さい。言い換えれば、第１の有機シロキサン原料のうち環状有機シロキサン骨格の結合エネルギーは、第２の有機シロキサン原料のうち環状シロキサン骨格の結合エネルギーよりも強い。これにより、後述する多孔質絶縁膜形成工程において、結合エネルギーの弱い環状シロキサン骨格を有する第２の有機シロキサン原料が優先的に解離する。この際に、解離したＳｉ−Ｏ結合の一部は、第１の有機シロキサン原料同士を結合する。すなわち、第１の有機シロキサン原料は、Ｓｉ−Ｏ結合を介して強固なネットワークを形成することができる。したがって、多孔質絶縁膜の膜強度を向上させることができる。
たとえば、少なくとも一種類の有機シロキサン原料のうち、ｎは３である。言い換えれば、少なくとも一種類の有機シロキサン原料は、６員環の環状有機シロキサン骨格を含んでいる。これにより、１ｎｍ以下の平均空孔径を有する多孔質絶縁膜を形成することができる。
さらに、少なくとも二種類の有機シロキサン原料のうち、一方のｎは３であり、他方のｎは４であることが好ましい。言い換えれば、少なくとも二種類の有機シロキサン原料のうち、一方（上記した第１の有機シロキサン原料）は６員環の環状有機シロキサン骨格を含んでいる。他方（上記した第２の有機シロキサン原料）は、８員環の環状シロキサン骨格を含んでいる。これにより、上記したメカニズムにより、単一の有機シロキサン原料を用いる場合よりも多孔質絶縁膜の膜強度を向上させることができる。また、ｎが３または４である有機シロキサン原料は、製造がしやすく、また化学的に安定なものが多いため、特に好ましい。またこのような混合をおこなった原料は単独原料と比較し、重合温度が高いため、熱に対して安定である。
また、たとえば、少なくとも一種類の有機シロキサン原料は、不飽和炭化水素基を有する。化学式（１）において、ＲｘまたはＲｙが不飽和炭化水素基である。この場合、多孔質絶縁膜形成工程において、プラズマ中で不飽和炭化水素基が開環して、有機シロキサン原料の分子間で重合反応が進行する。これにより、有機シロキサン原料の分子間で容易に架橋構造を形成することができる。
化学式（１）において、ＲｘおよびＲｙは、炭素数２から４の直鎖状不飽和炭化水素基、または炭素数３から４の分枝鎖状飽和炭化水素基を少なくとも一つ用いると好ましい。
具体的には、たとえば、下記化学式（２）で示すトリビニルシクロトリシロキサン誘導体、または下記化学式（３）で示すテトラビニルシクロテトラシロキサン誘導体が例示される。
Figure 0005904866
 ・・・・（２）
Figure 0005904866
 ・・・・（３）
ただし、化学式（２）または（３）において、Ｒ１、Ｒ２、Ｒ３およびＲ４は、水素、不飽和炭化水素基及び飽和炭化水素基の何れかである。また、これら不飽和炭化水素基および飽和炭化水素基の各々は、ビニル基、アリル基、メチル基、エチル基、プロピル基、イソプロピル基、およびブチル基の何れかである。
（半導体装置）
次に、図２を用い、第１の実施形態に係る半導体装置ＳＤの全体構造について説明する。図２は、第１の実施形態に係る半導体装置ＳＤの構成を示す断面図である。第１の実施形態の半導体装置ＳＤは、多孔質絶縁膜（ＰＦ１またはＰＦ２）を備えている。ここでは、たとえば、複数の多孔質絶縁膜（多孔質絶縁膜ＰＦ１および多孔質絶縁膜ＰＦ２）が積層されている。
多孔質絶縁膜ＰＦ１は、たとえば、基板（不図示）上に設けられている。多孔質絶縁膜ＰＦ１を機械的に支えることが可能な部材であればよい。基板は、たとえば、半導体基板である。具体的には、基板は、シリコン基板である。
その他、基板は、金属基板、絶縁基板またはこれらの複合材料であってもよい。具体的には、金属基板は、たとえば、Ａｕ、Ｃｕ、Ｔｉ、Ｆｅまたはそれらを含む合金などである。また、絶縁基板としては、ガラス（ＳｉＯ２）、高分子樹脂、プラスチック、シリコン樹脂またはそれらの複合材料であってもよい。また、基板は、半導体基板と絶縁基板からなるものであっても良い。具体的には、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板が挙げられる。その他、多孔質絶縁膜ＰＦ１そのものが基板を形成していてもよい。
多孔質絶縁膜ＰＦ１には、たとえば、複数の配線ＩＣ１が設けられている。配線ＩＣ１は、たとえば、Ｃｕを主成分として含む。配線ＩＣ１は、Ｃｕ以外の金属元素が含まれていてもよい。その他、配線ＩＣ１は、Ｗ、Ａｌまたはその合金等であってもよい。
配線ＩＣ１の側面および底面には、バリアメタルＢＭ１が設けられている。配線ＩＣ１がＣｕを含む場合、バリアメタルＢＭ１は、たとえば、Ｔｉ、Ｔａ、Ｗ、Ｒｕ、またはこれらの窒化物もしくは炭窒化物により形成されている。
多孔質絶縁膜ＰＦ１上には、バリア絶縁膜ＩＦ１が設けられている。バリア絶縁膜ＩＦ１は、Ｃｕの酸化や絶縁膜中へのＣｕの拡散を防ぐ機能、および多孔質絶縁膜ＰＦ１等を加工する際にエッチングストップ層としての機能を有する。バリア絶縁膜ＩＦ１は、たとえば、ＳｉＣ膜、ＳｉＣＮ膜、ＳｉＮ膜、ＢＮ膜またはＢＣＮ膜である。なお、バリア絶縁膜ＩＦ１は無くてもよい。
また、配線ＩＣ１上にはメタルキャップ層（図示せず）が設けられていてもよい。メタルキャップ層は、たとえばＣｏＷＰ、ＣｏＷＢ、ＣｏＳｎＰ、ＣｏＳｎＢ、ＮｉＢ、又はＮｉＭｏＢなどが形成されても良い。
バリア絶縁膜ＩＦ１上には、多孔質絶縁膜ＰＦ２が設けられている。多孔質絶縁膜ＰＦ２は、たとえば、上述の多孔質絶縁膜ＰＦ１と同様に形成されている。
多孔質絶縁膜ＰＦ２には、たとえばデュアルダマシン法により、ビアＶＡおよび配線ＩＣ２が設けられている。配線ＩＣ２は、ビアＶＡを介して、下層に位置する配線ＩＣ１に接続している。ビアＶＡおよび配線ＩＣ２は、たとえば配線ＩＣ１と同一の材料により形成されている。それぞれの配線層で異なる金属により配線またはビアが形成されていてもよい。
また、ビアＶＡの側面並びに底面、および配線ＩＣ２の側面並びに底面には、バリアメタルＢＭ２が設けられている。バリアメタルＢＭ２は、たとえばバリアメタルＢＭ１と同一の材料により形成されている。
多孔質絶縁膜ＰＦ２上には、バリア絶縁膜ＩＦ２が設けられている。バリア絶縁膜ＩＦ２は、たとえばバリア絶縁膜ＩＦ１と同一の材料により形成されている。
バリア絶縁膜ＩＦ２上に、さらに多層の多孔質絶縁膜が形成されていてもよい。
（多孔質絶縁膜および半導体装置の製造方法）
次に、図３から図６を用い、第１の実施形態に係る半導体装置ＳＤの製造方法について、説明する。図３から図６は、第１の実施形態に係る半導体装置ＳＤの製造方法を説明するための断面図である。以下詳細を説明する。
図３（ａ）のように、基板（不図示）上に多孔質絶縁膜ＰＦ１を形成する。この多孔質絶縁膜ＰＦ１を、たとえば後述する多孔質絶縁膜ＰＦ２と同様にして形成する。次いで、多孔質絶縁膜ＰＦ１に、複数の配線溝（符号不図示）を形成する。次いで、配線ＩＣ１の側面および底面に、バリアメタルＢＭ１を形成する。次いで、配線溝内に金属膜（符号不図示）を形成する。次いで、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法により金属膜を研磨して配線溝内に金属を埋め込む。これにより、多孔質絶縁膜ＰＦ１に配線ＩＣ１を形成する。次いで、多孔質絶縁膜ＰＦ１上に、バリア絶縁膜ＩＦ１を形成する。
図３（ｂ）のように、バリア絶縁膜ＰＦ１上に、炭化水素を含む有機シロキサン原料を用いて、バリア絶縁膜ＩＦ１上に多孔質絶縁膜ＰＦ２を形成する（多孔質絶縁膜形成工程）。
この工程において、それぞれ環状ＳｉＯ構造を主骨格とし互いに構造が異なる２種類以上の有機シロキサン原料を気化し、キャリアガスとともにチャンバーＣＭＢに輸送する。このとき、酸素原子を含む酸化剤ガスを添加する。そして、チャンバーＣＭＢにてプラズマＣＶＤ法又はプラズマ重合法によって多孔質絶縁膜ＰＦ２を形成する。
有機シロキサン原料が環状有機シロキサン骨格を有することにより、環状ＳｉＯ構造を空孔として多孔質絶縁膜ＰＦ２に取り入れることができる。多孔質絶縁膜ＰＦ２において、環状ＳｉＯ構造の直径に相当する空孔が形成される。したがって、多孔質絶縁膜ＰＦ２内に、微細かつ均一に空孔を導入することができる。
また、上述のように、酸化剤ガスは、Ｏ２、ＣＯ２、ＣＯ、Ｎ２Ｏ、またはＮＯ２のいずれか一種類以上を含んでいる。酸化剤ガスとしてはＨ２Ｏも考えられるが、Ｈ２Ｏを用いた場合、多孔質絶縁膜ＰＦ２中にＳｉ−ＯＨ基が形成されてしまう。この場合、多孔質絶縁膜の比誘電率が上昇してしまう。したがって、酸化剤ガスとして上記したガスを用いることにより、比誘電率を上昇させることなく、成膜速度を高くすることができる。
当該多孔質絶縁膜形成工程において、キャリアガスの流量に対する添加した酸化剤ガスの流量比は、０より大きく０．０８以下である。キャリアガス流量に対する酸化剤ガス流量比が上記下限値以上であることにより、酸化剤ガスを添加しない場合よりも成膜速度を高くすることができる。なお、キャリアガス流量に対する添加した酸化剤ガス流量比の下限値は、意図しないでチャンバーＣＭＢに混入したこと（いわゆるコンタミネーション）による酸素を含むガス流量比よりも大きい。また、キャリアガス流量に対する酸化剤ガス流量比が上記上限値以下であることにより、有機シロキサン原料が一種類のみである場合よりも、多孔質絶縁膜の膜強度を向上させることができる。このキャリアガス流量に対する酸化剤ガス流量比と、多孔質絶縁膜の成膜速度および膜強度との関係については、詳細を後述する。
なお、キャリアガス流量は、有機シロキサン原料の液体流量に対して１倍以上１００倍以下であることが好ましい。これにより、有機シロキサン原料を液化させることなく、チャンバーＣＭＢに輸送することができる。
また、有機シロキサン原料の流量に対する添加した酸化剤ガスの流量比は、０．１以上５以下である。ここでいう有機シロキサン原料の流量とは、有機シロキサン原料を気化した際のガス流量である。なお、単位時間あたりの有機シロキサン原料のモル数は、原料リザーバータンクＴＮＫ内の混合比、および液体流量コントローラＭＣ１における液体流量から求めることができる。キャリアガス流量に対する酸化剤ガス流量比と同様にして、有機シロキサン原料流量に対する酸化剤ガス流量比が上記範囲内であることにより、多孔質絶縁膜の成膜速度を高くするとともに、膜強度を向上させることができる。
たとえば、二種類の有機シロキサン原料を用いる場合、第１の有機シロキサン原料と第２の有機シロキサン原料との混合比は、１：９〜９：１である。
多孔質絶縁膜形成工程において、チャンバーＣＭＢ内の雰囲気圧を、真空ポンプＶＰにより、たとえば１Ｔｏｒｒ以上６Ｔｏｒｒ以下の範囲内に設定する。また、チャンバーＣＭＢ内における有機シロキサン原料のガスの分圧は、０．１Ｔｏｒｒ以上３Ｔｏｒｒ以下であることが好ましい。
また、多孔質絶縁膜形成工程において、ステージＳＴＧを加熱することにより、基板ＳＵＢを１００℃以上４００℃以下に加熱する。好ましくは、基板ＳＵＢを２５０℃以上４００℃以下に加熱する。基板ＳＵＢを上記温度範囲に加熱することにより、下層に位置する膜と多孔質絶縁膜ＰＦ２との界面において、プラズマ重合反応が促進される。これにより、多孔質絶縁膜ＰＦ２の密着性を向上させることができる。
次いで、多孔質絶縁膜形成工程の後に、多孔質絶縁膜ＰＦ２に波長４００ｎｍ以下の光または電子線を照射してもよい。電子線を照射する場合、電子線の加速エネルギーは１ｋｅＶ以上３０ｋｅＶ以下であり、ドーズ量は０．０５ｍＣ／ｃｍ２以上１．０ｍＣ／ｃｍ２以下であることが好ましい。また、波長４００ｎｍ以下の光を照射する場合、光の照射時間は１０ｓｅｃ以上５ｍｉｎ以下であることが好ましい。波長４００ｎｍ以下の光は、線スペクトルを有する単波長光であっても、ブロードバンドを有するブロード光であってもよく、これらを組み合わせた光であってもよい。当該工程において、同時に基板ＳＵＢを加熱してもよい。
次いで、図４（ａ）のように、多孔質絶縁膜ＰＦ２上に、ハードマスクＨＭを形成する。ハードマスクＨＭは、溝またはビアホールを形成する工程において、多孔質絶縁膜ＰＦ２を保護する。ハードマスクＨＭは、たとえば、ＳｉＯ２、ＴＥＯＳ、または多孔質絶縁膜ＰＦ２より硬質な（Ｍｏｄｕｌｕｓ１０ＧＰa以上）のＳｉＯＣもしくはＳｉＯＣＨである。このハードマスクＨＭは無くてもよい。
次いで、たとえばＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法により、多孔質絶縁膜ＰＦ２を選択的に除去する。これにより、多孔質絶縁膜ＰＦ２に、溝ＩＴ及びビアホールＶＨを形成する。この工程は、ビアファースト法及びトレンチファースト法のいずれであってもよい。
次いで、図４（ｂ）のように、溝ＩＴおよびビアホールＶＨの側面および底面に、バリアメタルＢＭ２を形成する。バリアメタルＢＭ２を、たとえばバリアメタルＢＭ１と同一の材料により形成する。たとえば、スパッタにより、バリアメタルＢＭ２として、たとえば、Ｔｉ、Ｔａ、Ｗ、Ｒｕ、またはこれらの窒化物もしくは炭窒化物を形成する。
次いで、たとえばめっき法により、溝ＩＴおよびビアホールＶＨに金属膜ＭＦを形成する。金属膜ＭＦは、たとえば、Ｃｕである。
次いで、Ｃｕ粒成長のために熱処理を行う。たとえば、熱処理における温度が２００℃以上４００℃以下、熱処理時間が３０ｓｅｃ以上１時間以下である。
次いで、図５（ａ）のように、ＣＭＰ法により、金属膜ＭＦを研磨して、溝ＩＴおよびビアホールＶＨに金属を埋め込む。これにより、多孔質絶縁膜ＰＦ２に配線ＩＣ２およびビアＶＡを形成する。このとき、ハードマスクＨＭを除去してもよい。また、多孔質絶縁膜ＰＦ２の表層を除去してもよい。
次いで、図５（ｂ）のように、多孔質絶縁膜ＰＦ２上に、バリア絶縁膜ＩＦ２を形成する。バリア絶縁膜ＩＦ２を、たとえばバリア絶縁膜ＩＦ１と同一の材料により形成する。バリア絶縁膜ＩＦ２として、たとえば、ＳｉＣ膜、ＳｉＣＮ膜、ＳｉＮ膜、ＢＮ膜またはＢＣＮ膜を形成する。
多孔質絶縁膜ＰＦ２上に、さらに複数の多孔質絶縁膜を形成してもよい。以上の工程により、第１の実施形態に係る半導体装置ＳＤを得ることができる。
（実施例）
次に、具体的な実施例について説明する。この実施例では、二種類の有機シロキサン原料を用いて、一層の多孔質絶縁膜を成膜した。実施例では、化学式（１）のうちｎが３、Ｒｘがビニル基、Ｒｙがイソプロピル基である第１の有機シロキサン原料と、ｎが４、Ｒｘがビニル基、Ｒｙがメチル基である第２の有機シロキサン原料と、を用いた。第１および第２の有機シロキサン原料の混合比は、４：３である。
多孔質絶縁膜形成工程において、キャリアガスとして、Ｈｅを用いた。キャリアガスの流量は、３００ｓｃｃｍ以上２０００ｓｃｃｍ以下の範囲で変化させた。酸化剤ガスとして、Ｎ２Ｏを用いた。酸化剤ガスの流量は、１２ｓｃｃｍ以上８０ｓｃｃｍ以下の範囲で変化させた。
成膜には、１３．５６ＭＨｚの高周波を用いた。印加電力は２５Ｗ以上５００Ｗ以下である。印加電力については、電極間距離や電極面積にも依存する。このため、印加電力は、半導体製造装置ＳＭＥによって自由に調整することができ、上記した範囲に限定されるものではない。また、１３．５６ＭＨｚの高周波とともに４００〜５００ｋＨｚの低周波を印加しても同様の結果が得られる。
（比較例）
比較例では、一種類の有機シロキサン原料だけを用いて、一層の多孔質絶縁膜を成膜した。比較例では、化学式（１）のうちｎが３、Ｒｘがビニル基、Ｒｙがイソプロピル基である（第１の）有機シロキサン原料のみを用いた。
（結果）
次に、図６から図９を用い、実施例の結果とともに、第１の実施形態の作用効果について説明する。
図６は、実施例における、酸化剤ガスの流量と多孔質絶縁膜の成膜レートとの関係を示した図である。図６では、キャリアガスであるＨｅの流量を、それぞれ１０００ｓｃｃｍ、１６００ｓｃｃｍ、１８００ｓｃｃｍとしたときの成膜速度を示している。図６のように、酸化剤ガスであるＮ２Ｏの流量を増加させるにつれて、多孔質絶縁膜の成膜速度は高くなる。なお、Ｎ２Ｏ以外の酸化剤ガスについても、同様の傾向を示す。
図７は、実施例における、キャリアガスの流量と多孔質絶縁膜の成膜レートとの関係を示した図である。図７では、酸化剤ガスであるＮ２Ｏの流量を、０ｓｃｃｍ（添加無）、１５ｓｃｃｍ、３０ｓｃｃｍとしたときの成膜速度を示している。図７のように、キャリアガスであるＨｅの流量を増加させるにつれて、多孔質絶縁膜の成膜速度は低下していく。キャリアガスによって、有機シロキサン原料が希釈されるからである。
図８は、キャリアガス流量に対する酸化剤ガス流量比と多孔質絶縁膜の成膜レートとの関係を示した図である。図８における横軸は、キャリアガス（Ｈｅ）に対する酸化剤ガス（Ｎ２Ｏ）の流量比率（Ｎ２Ｏ／Ｈｅ）を示している。また、図８では、比較例についてもプロットしている。
図８のように、比較例および実施例では、キャリアガス流量に対する酸化剤ガス流量比が増加するにつれて、多孔質絶縁膜の成膜速度が高くなっていく。また、図８において、実施例の傾きは、比較例の傾きよりも急峻である。実施例では、Ｎ２Ｏの添加に対して、より成膜速度を高くする効果があることを示している。
図８の成膜速度に関する傾向は、ｎが３である第１の有機シロキサン原料とｎが４である第２の有機シロキサン原料との比率が４：３以外の比率であっても同様である。なお、第１および第２の有機シロキサン原料の比率は４：３であるとき、キャリアガス流量に対する酸化剤ガス流量比に対する成膜速度の傾きが最も大きい。
また、当該傾向は、ｎが３である第１の有機シロキサン原料とｎが４である第２の有機シロキサン原料とを混合する場合に限られない。すなわち、他の有機シロキサン原料の組み合わせであっても、互いに構造が異なる２種類以上の有機シロキサン原料と酸化剤ガスとを混合することにより、図８と同様の傾向を示す。
このように、第１の実施形態では、互いに構造が異なる２種類以上の有機シロキサン原料に酸化剤ガスを添加することにより、比較例のように単一の有機シロキサン原料に酸化剤ガスを添加した場合よりも多孔質絶縁膜の成膜速度を高くすることができる。
図９は、キャリアガス流量に対する酸化剤ガス流量比と、多孔質絶縁膜の膜強度と、の関係を示した図である。図９における横軸は、図８と同様である。図９の縦軸は、ナノインデーション法によって測定した膜強度（Ｍｏｄｕｌｕｓ）である。また、図９では、比較例についてもプロットしている。
図９のように、比較例および実施例では、キャリアガス流量に対する酸化剤ガス流量比が増加するにつれて、多孔質絶縁膜の膜強度は低下していく。すなわち、多孔質膜の膜強度は、成膜速度に対してトレードオフの関係にある。
一方で、キャリアガス流量に対する酸化剤ガス流量比に関わらず、二種類の有機シロキサン原料を用いた実施例の膜強度は、単一の有機シロキサン原料のみを用いた比較例の膜強度よりも高い。特に、キャリアガス流量に対する酸化剤ガス流量比が低い領域において、実施例の膜強度は、比較例の膜強度よりも高い。具体的には、キャリアガス流量に対する酸化剤ガス流量比が０．０８以下であるとき、実施例における膜強度は、比較例よりも高い。キャリアガス流量に対する酸化剤ガス流量比が０．０８より大きいとき、実施例における膜強度は、比較例と同等である。
さらに、キャリアガス流量に対する酸化剤ガス流量比が０．０４以下であるとき、実施例における膜強度は、測定誤差を考慮しても、比較例よりも顕著に高い値を示す。
図９の膜強度に関する傾向は、ｎが３である第１の有機シロキサン原料とｎが４である第２の有機シロキサン原料との比率が４：３以外の比率であっても同様である。なお、第１および第２の有機シロキサン原料の比率は４：３であるとき、最も多孔質絶縁膜の膜強度が高くなる。
また、当該傾向は、ｎが３である第１の有機シロキサン原料とｎが４である第２の有機シロキサン原料とを混合する場合に限られない。すなわち、他の有機シロキサン原料の組み合わせであっても、互いに構造が異なる２種類以上の有機シロキサン原料と酸化剤ガスとを混合することにより、図９と同様の傾向を示す。
このように、第１の実施形態では、互いに構造が異なる２種類以上の有機シロキサン原料に酸化剤ガスを添加することにより、比較例のように単一の有機シロキサン原料に酸化剤ガスを添加した場合よりも、多孔質絶縁膜の膜強度を高くすることができる。
以上の図８および図９の結果から、第１の実施形態では、キャリアガス流量に対する酸化剤ガス流量比は、０より大きく０．０８以下であることが好ましい。また、キャリアガス流量に対する酸化剤ガス流量比が０．００５以上０．０４以下であることがさらに好ましい。
図８に関して述べたように、キャリアガス流量に対する酸化剤ガス流量比が０より大きいことにより（すなわち、酸化剤ガスを添加することにより）、酸化剤ガスを添加しない場合よりも成膜速度を高くすることができる。
また、キャリアガス流量に対する酸化剤ガス流量比は、チャンバーＣＭＢへのコンタミネーションよりも大きい範囲であることが好ましい。このような観点から、キャリアガス流量に対する酸化剤ガス流量比は０．００５以上であることが好ましい。これにより、気体流量コントローラＭＣ３の制御精度以上の範囲において、安定的に成膜速度を向上させることができる。
図９に関して述べたように、キャリアガス流量に対する酸化剤ガス流量比が０．０８以下であることにより、有機シロキサン原料が一種類のみである場合よりも、多孔質絶縁膜の膜強度を向上させることができる。
図９において、上述したように、キャリアガス流量に対する酸化剤ガス流量比が０．０４以下であるとき、実施例における膜強度は、測定誤差を考慮しても、比較例よりも顕著に高い値を示す。その他、多孔質絶縁膜の面内分布、製造工程におけるガス分布、プロセスマージン、バッチ間のバラつき等を考慮しても、キャリアガス流量に対する酸化剤ガス流量比が０．０４以下であることにより、安定的に膜強度の高い多孔質絶縁膜を得ることができる。
（作用効果）
次に、第１の実施形態の作用効果についてメカニズムとともに説明する。まず、互いに構造が異なる二種類以上の有機シロキサン原料を用いることによる作用効果は、以下の通りである。
たとえば２種類の第１および第２の有機シロキサン原料を用いた場合、結合エネルギーの弱い環状シロキサン骨格を有する第２の有機シロキサン原料が優先的に解離する。この際に、解離したＳｉ−Ｏ結合の一部は、第１の有機シロキサン原料同士を結合する。すなわち、第１の有機シロキサン原料は、Ｓｉ−Ｏ結合を介して強固なネットワークを形成することができる。したがって、多孔質絶縁膜の膜強度を向上させることができる。
次に、２種類以上の有機シロキサン原料に加え、酸化剤ガスを添加することによる作用効果は、以下のようなことが考えられる。
二種類以上の有機シロキサン原料がプラズマ状態となった中に、酸化剤ガスが添加されることによって、プラズマ中の電子の平均自由行程が減少するとともに、イオンエネルギーが減少する。これは、酸化剤ガスの分子が立体障壁となるからである。このため、第１の実施形態では、酸化剤ガスを添加しない場合と比較して、結合エネルギーの弱い第２の有機シロキサン原料の解離効率は減少する。したがって、Ｓｉ−Ｏ結合による第１の有機シロキサン原料の架橋構造が形成されにくくなる。
また、酸化剤ガスは、有機シロキサン原料のうち側鎖のカーボンや水素原子の一部を引き抜く。このため、側鎖には、多くの活性な結合種が形成される。このような活性な結合種は、炭化水素間の結合を促進させる。特に、不飽和炭化水素基を有する場合、不飽和炭化水素基が開裂することによって、炭化水素間の結合を促進させる。したがって、酸化剤ガスを添加することによって形成された多孔質絶縁膜では、炭化水素を介した架橋構造が支配的となる。
このように、酸化剤ガスを添加することによって多孔質絶縁膜中のうち炭化水素を介した架橋構造が増加する。これにより、成膜速度を高くすることができる。しかし、炭化水素を介した架橋構造が増加させるにつれて、多孔質絶縁膜の膜強度は、前述のＳｉ−Ｏ結合を介した第１の有機シロキサン原料の架橋構造が支配的である場合よりも、低くなっていく。したがって、キャリアガス流量に対する酸化剤ガス流量比において、成膜速度および膜強度を両立するための最適範囲が存在する。
以上のように、第１の実施形態によれば、それぞれ環状ＳｉＯ構造を主骨格とし互いに構造が異なる２種類以上の有機シロキサン原料と、酸素原子を含む酸化剤ガスとを混合して、多孔質絶縁膜を形成する。このとき、キャリアガス流量に対する添加した酸化剤ガス流量比が０より大きく０．０８以下である。これにより、多孔質絶縁膜の成膜速度を高くするとともに、多孔質絶縁膜の膜強度を向上させることができる。
なお、第１の実施形態において、半導体装置ＳＤの層間絶縁膜として、多孔質絶縁膜に配線またはビアを形成する場合を説明したが、この場合に限られない。多孔質絶縁膜は、半導体装置ＳＤ以外のものに用いられても良く、単層膜であってもよい。
（第２の実施形態）
図１０および図１１は、第２の実施形態に係る多孔質絶縁膜の特性を説明するための図である。第２の実施形態は、多孔質絶縁膜を形成するための条件が第１の実施形態よりもさらに最適化されている点を除いて、第１の実施形態と同様である。以下、詳細を説明する。
発明者らは、第１の実施形態の製造方法において、様々な有機シロキサン原料を用いて、多孔質絶縁膜を作製したところ、特定の最適条件下で、顕著に成膜速度および膜強度が高いことを見出した。最適条件は、後述するように「有機シロキサン原料の混合原料の１モル当たりの平均炭素数」と相関があることが分かった。
第２の実施形態によれば、２種類以上の前記有機シロキサン原料の混合原料において、有機シロキサン原料の混合原料の１モルあたりの平均炭素数は１５以上である。また、多孔質絶縁膜のうちＦＴＩＲ法によって求められる波数１１００ｃｍ−１近傍の−Ｓｉ−Ｏ−Ｓｉ−のピークに対する波数２９００ｃｍ−１近傍のＣＨｘのピークのピーク面積比率は０．２３以上である。以下、詳細を説明する。
図１０は、第２の実施形態および比較例の多孔質絶縁膜について、フーリエ変換赤外分光（ＦＴＩＲ：Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ Ｉｎｆｒａｒｅｄ Ｓｐｅｃｔｒｏｓｃｏｐｙ）法によって測定したスペクトルを示している。図中の第２の実施形態とは、第１の実施形態の条件のうち最適条件で作製した多孔質絶縁膜である。また、図中の比較例とは、第１の実施形態の条件のうち最適条件とは異なる他の条件で作製した多孔質絶縁膜である。図１０および図１１で述べる比較例は、図８および図９での比較例とは異なるものである。
具体的には、第２の実施形態（最適条件）では、化学式（１）のうちｎが３、Ｒｘがビニル基、Ｒｙがイソプロピル基である第１の有機シロキサン原料と、ｎが４、Ｒｘがビニル基、Ｒｙがイソプロピル基である第２の有機シロキサン原料と、を用いた。比較例（他の条件）では、少なくともいずれか一方の有機シロキサン原料の側鎖における炭素数が少ないものを用いた。
図１０のように、いずれの多孔質絶縁膜についても、波数１１００ｃｍ−１近傍において、Ｓｉ−Ｏ−Ｓｉ結合のピークが表れている。また、波数２９００ｃｍ−１近傍には、ＣＨｘのピークが表れている。このＣＨｘのピークは、多孔質絶縁膜中の炭化水素のうち、有機シロキサン原料の側鎖が解離することなく残存した部分に起因している。図のように、最適条件で作製した多孔質絶縁膜のＣＨｘのピークは、他の条件で作製した多孔質絶縁膜のＣＨｘのピークよりも高い。
図１１は、有機シロキサン原料のうち１モル当たりの平均炭素数と、ＣＨｘ／Ｓｉ−Ｏ−Ｓｉ比率との関係を示している。図１１の横軸は、有機シロキサン原料のうち１モル当たりの平均炭素数を示している。なお、２種類以上の有機シロキサン原料を用いているため、当該平均炭素数は、それぞれの有機シロキサン原料中に存在する炭素数に混合比率を乗じた値となっている。
図１１の縦軸は、「ＣＨｘ／−Ｓｉ−Ｏ−Ｓｉ−比率」を示している。この「ＣＨｘ／−Ｓｉ−Ｏ−Ｓｉ−比率」とは、図１０のようにＦＴＩＲで検出されたスペクトルのうちバックグラウンドを除去した後のスペクトルにおける、波数１１００ｃｍ−１近傍の−Ｓｉ−Ｏ−Ｓｉ−のピークに対する波数２９００ｃｍ−１近傍のＣＨｘのピークのピーク面積比率のことである。「ＣＨｘ／−Ｓｉ−Ｏ−Ｓｉ−比率」は、多孔質絶縁膜中における−Ｓｉ−Ｏ−Ｓｉ−結合に対するＣＨｘの存在比率に相関がある。
図１１において、第２の実施形態（最適条件）を白抜き丸印、比較例（他の条件）を黒四角印で示している。図１１のように、第２の実施形態（最適条件）では、有機シロキサン原料のうち１モル当たりの平均炭素数が１５以上であり、「ＣＨｘ／−Ｓｉ−Ｏ−Ｓｉ−比率」は０．２３以上であった。このように第２の実施形態（最適条件）では、有機シロキサン原料の側鎖に起因して、多孔質絶縁膜中に多くのＣＨｘが取り込まれている。
第２の実施形態において、最適条件で作製した多孔質絶縁膜は、用いた原料に基づいて、以下のような特徴を有している。Ｓｉ、Ｏ、ＣおよびＨと、環状ＳｉＯ構造と、Ｓｉに結合した不飽和炭化水素基および分枝炭化水素基と、を含んでいる。また、上述のように、「ＣＨｘ／−Ｓｉ−Ｏ−Ｓｉ−比率」は０．２３以上である。たとえば、多孔質絶縁膜に含まれる不飽和炭化水素基はビニル基であり、分枝炭化水素基はイソプロピル基である。
次に、第２の実施形態の作用効果について説明する。第２の実施形態（最適条件）では、以下のような作用効果により、顕著に成膜速度および膜強度が高くなったと考えられる。上述のように、たとえば２種類の第１および第２の有機シロキサン原料を用いた場合、結合エネルギーの弱い環状シロキサン骨格を有する第２の有機シロキサン原料が優先的に解離して、第１の有機シロキサン原料同士を結合する。これによって、多孔質絶縁膜の膜強度が向上する。
一方で、環状シロキサン骨格が解離する現象は、有機シロキサン原料の側鎖にも依存する。第２の実施形態（最適条件）では、２種類以上の有機シロキサン原料のうち、１モルあたりの平均炭素数は１５以上である。すなわち、第２の実施形態では、側鎖に含まれる炭素数が多い。これにより、プラズマ中で側鎖が解離する確率が低くなる。
反対に、第２の実施形態では、側鎖に比べて、上記した第２の有機シロキサン原料の環状シロキサン骨格が解離する確率が高くなる。これにより、第２の実施形態では、有機シロキサン原料の側鎖が多く残存する。したがって、図１１において、第２の実施形態のように最適条件で作製した多孔質絶縁膜は、他の条件で作製した多孔質絶縁膜よりも、「ＣＨｘ／−Ｓｉ−Ｏ−Ｓｉ−比率」が高かったと考えられる。
以上のようなメカニズムにより、第２の実施形態によれば、第１の実施形態よりもさらに、多孔質絶縁膜の成膜速度を高くするとともに、多孔質絶縁膜の膜強度を向上させることができる。
（第３の実施の形態）
化学式（１）で示される第１及び第２の環状有機シロキサンを用いた。このうち第１の環状有機シロキサンとしては、Ｒ１（Ｒｘ）がビニル基、Ｒ２（Ｒｙ）がイソプロピル基であり、ｎ＝３であるもの（２，４，６−トリイソプロピル−２，４，６−トリビニルシクロトリシロキサン）を用いた。また、第２の環状有機シロキサンとしては、Ｒ１（Ｒｘ）がビニル基であり、Ｒ２（Ｒｙ）がイソプロピル基であり、ｎ＝４であるもの（２，４，６，８−テトライソプロピル−２，４，６，８−テトラビニルシクロトリシロキサン）を用いた。キャリアガスにはHeを用い、酸化剤にはN2Oを用いた。酸化剤の流量はキャリアガス流量に対し0.06となるように設定した。
図２０は、第２の環状シロキサン原料の混合濃度を変数としたときのk値の変化を示すグラフである。この結果から、第２の環状シロキサン濃度が20〜45％付近（第1の環状有機シロキサン原料：1に対し、第２の環状有機シロキサン原料：3/4）で最も低いk値を示すことが判明した。
図２１は、第２の環状シロキサン原料の混合濃度を変数としたときの成膜レートの変化を示すグラフである。この結果から第２の環状シロキサン濃度が43％で成膜速度が最大値を示し、それ以上の濃度にしても変わらないことが判明した。
図２２は、第２の環状シロキサン原料の混合濃度を変数としたときの膜強度の変化を示すグラフである。この結果から第２の環状シロキサン濃度が43％で最大値を示し、それ以上の濃度にしても変わらないことが判明した。
（第４の実施形態）
図１２は、第４の実施形態に係る半導体装置ＳＤの構成を示す断面図である。第４の実施形態は、多層配線層がシングルダマシン法により形成されている点を除いて、第１の実施形態と同様である。以下、詳細を説明する。
図１２のように、バリア絶縁膜ＩＦ１上には、多孔質絶縁膜ＰＦ２が設けられている。多孔質絶縁膜ＰＦ２には、たとえばシングルダマシン法により、ビアＶＡが設けられている。ビアＶＡの側面および底面には、バリアメタルＢＭ２が設けられている。
多孔質絶縁膜ＰＦ２上には、バリア絶縁膜ＩＦ２が設けられている。バリア絶縁層ＩＦ２上には、多孔質絶縁膜ＰＦ３が設けられている。多孔質絶縁膜ＰＦ３には、たとえばシングルダマシン法により、配線ＩＣ３が設けられている。配線ＩＣ３の側面および底面には、バリアメタルＢＭ３が設けられている。配線ＩＣ３は、ビアＶＡを介して、下層に位置する配線ＩＣ１に接続している。
次に、図１３から図１６を用い、第３の実施形態に係る半導体装置ＳＤの製造方法について説明する。図１３から図１６は、第３の実施形態に係る半導体装置ＳＤの製造方法を説明するための断面図である。第３の実施形態に係る半導体装置ＳＤの製造方法は、シングルダマシン法である点を除いて、第１の実施形態と同様である。
図１３（ａ）のように、基板（不図示）上に配線ＩＣ１を有する多孔質絶縁膜ＰＦ１を形成する。次いで、多孔質絶縁膜ＰＦ１上に、バリア絶縁膜ＩＦ１を形成する。
次いで、図１３（ｂ）のように、炭化水素を含む有機シロキサン原料を用いて、バリア絶縁膜ＩＦ１上に多孔質絶縁膜ＰＦ２を形成する。次いで、図示していないが、多孔質絶縁膜ＰＦ２上に、ハードマスクＨＭを形成する。
次いで、図１４（ａ）のように、たとえばＲＩＥ法により、多孔質絶縁膜ＰＦ２を選択的に除去する。これにより、多孔質絶縁膜ＰＦ２に、ビアホールＶＨを形成する。
次いで、図１４（ｂ）のように、ビアホールＶＨの側面および底面に、バリアメタルＢＭ２を形成する。次いで、ビアホールＶＨに金属膜ＭＦを形成する。次いで、Ｃｕ粒成長のために熱処理を行う。
次いで、ＣＭＰ法により、金属膜ＭＦを研磨して、ビアホールＶＨに金属を埋め込む。これにより、多孔質絶縁膜ＰＦ２にビアＶＡを形成する。このとき、ハードマスクＨＭを除去してもよい。また、多孔質絶縁膜ＰＦ２の表層を除去してもよい。
次いで、図１５（ａ）のように、多孔質絶縁膜ＰＦ２上に、バリア絶縁膜ＩＦ２を形成する。次いで、バリア絶縁膜ＩＦ２上に、多孔質絶縁膜ＰＦ２と同様にして、多孔質絶縁膜ＰＦ３を形成する。
次いで、図１５（ｂ）のように、たとえばＲＩＥ法により、多孔質絶縁膜ＰＦ３を選択的に除去する。これにより、多孔質絶縁膜ＰＦ３に、溝ＩＴを形成する。
次いで、図１６のように、溝ＩＴの側面および底面に、バリアメタルＢＭ３を形成する。次いで、溝ＩＴに金属膜ＭＦを形成する。次いで、Ｃｕ粒成長のために熱処理を行う。
次いで、ＣＭＰ法により、金属膜ＭＦを研磨して、溝ＩＴに金属を埋め込む。これにより、多孔質絶縁膜ＰＦ２に配線ＩＣ３を形成する。次いで、多孔質絶縁膜ＰＦ２上に、バリア絶縁膜ＩＦ３を形成する。
第４の実施形態によれば、第１の実施形態と同様の効果を得ることができる。第２の実施形態のように、シングルダマシン法を用いてもよい。
（第５の実施形態）
図１７は、第５の実施形態に係る半導体装置ＳＤの構成を示す断面図である。第５の実施形態は、基板ＳＵＢにトランジスタＴＲ等が形成されている点を除いて、第１の実施形態と同様である。以下、詳細を説明する。
図１７のように、基板ＳＵＢには、開口部を有する素子分離領域ＤＩＲが形成されている。基板ＳＵＢは、たとえば半導体基板である。具体的には、基板ＳＵＢは、シリコン基板である。
素子分離領域ＤＩＲの開口部には、トランジスタＴＲが形成されている。トランジスタＴＲは、たとえば、不純物が注入されたソース領域、ドレイン領域並びにエクステンション領域、基板ＳＵＢ上に形成されたゲート絶縁膜、およびゲート絶縁膜上に形成されたゲート電極を備えている（以上符号不図示）。
素子分離領域ＤＩＲ上には、受動素子ＰＤが設けられていてもよい。受動素子ＰＤは、たとえば、ポリシリコンにより形成された抵抗素子である。
基板ＳＵＢおよび素子分離領域ＤＩＲの上には、多層配線層が形成されている。多層配線層は、第１の実施形態と同様の多孔質絶縁膜を少なくとも一層以上含んでいる。
多層配線層は、ローカル配線層ＬＬおよびグローバル配線層ＧＬを備えている。ローカル配線層ＬＬは、回路を形成するための配線層であり、グローバル配線層ＧＬは、電源配線及び接地配線を引き回すための配線層である。グローバル配線層ＧＬの最上層は、たとえばＡｌ配線層となっている。この配線層は、電極パッドを含んでいる。ローカル配線層ＬＬを形成する配線層、及びグローバル配線層ＧＬの一部の層は、ダマシン法により形成されている。
ここで、たとえば、ローカル配線層ＬＬのうち２層目から上層の層間絶縁層は、すべて第１の実施形態と同様の多孔質絶縁膜である。また、たとえば、グローバル配線層ＧＬのうち、最上層の配線層を除く層間絶縁層は、第１と同様の多孔質絶縁膜である。なお、全ての層間絶縁層が多孔質絶縁膜であってもよい。
第５の実施形態に係る半導体装置ＳＤの製造方法は、基板ＳＵＢにトランジスタＴＲ等を形成する点を除いて、第１の実施形態と同様である。
たとえば、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）法により、基板ＳＵＢに、開口部（符号不図示）を有する素子分離領域ＤＩＲを形成する。なお、ＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）法により、素子分離領域ＤＩＲを形成してもよい。
次いで、基板ＳＵＢ上に、ゲート絶縁層およびゲート電極を形成する。このとき、素子分離領域ＤＩＲ上に受動素子ＰＤも同時に形成する。
次いで、当該ゲート絶縁層およびゲート電極をマスクとして、基板ＳＵＢに不純物をイオン注入することにより、エクステンション領域を形成する。次いで、ゲート絶縁層およびゲート電極の側壁に側壁絶縁膜を形成する。次いで、これらをマスクとして、基板ＳＵＢに不純物をイオン注入することにより、ソース領域およびドレイン領域を形成する。以上により、トランジスタＴＲを形成する。
次いで、基板ＳＵＢおよび素子分離領域ＤＩＲの上に、多層配線層を形成する。多層配線層のうち、少なくとも一層の層間絶縁層として第１の実施形態の多孔質絶縁膜を形成する。
第５の実施形態によれば、第１の実施形態と同様の効果を得ることができる。第４の実施形態のように、基板ＳＵＢにトランジスタＴＲ等の半導体素子が形成されていてもよい。
（第６の実施形態）
図１８は、第５の実施形態に係る半導体装置の構成を示す断面図である。第６の実施形態は、基板ＳＵＢにトランジスタＴＲ等が形成されている点を除いて、第１の実施形態と同様である。以下、詳細を説明する。
図１８は混載ＭＲＡＭ（Ｍａｇｎｅｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）の断面図である。図１８の半導体装置には、ＭＴＪ素子（Ｍａｇｎｅｔｉｃ Ｔｕｎｎｅｌ Ｊｕｎｃｔｉｏｎ）１００（図１８（ａ））と、ロジック回路（図１８（ｂ））と、が混載されている。
ＭＲＡＭは磁性体の磁化方向により、０、１判定をし、これにより記憶素子として動作する。一般に、磁性体の磁化が反転するモードは、反転核生成と磁壁移動の二つが有り、どちらのタイプにも適用可能であるが、本実施例では磁壁移動タイプの素子を例に説明する。
図１８（ａ）に示すように、基板ＳＵＢ上には多孔質絶縁膜１６０，１７０，１８０、１９０がこの順に積層されている。混載ＭＲＡＭは、ＭＴＪ素子１００を有している。ＭＴＪ素子１００は、スピン吸収層１１２，１１４、磁壁移動層１２０、トンネルバリア層１３０及びピン層１４０をこの順に積層した構造を有している。スピン吸収層１１２、１１４の下面は、コンタクト１５２、１５４を介してそれぞれ拡散層に接続している。コンタクト１５２、１５４は、多孔質絶縁膜１６０に埋め込まれている。スピン吸収層１１２、１１４は、多孔質絶縁膜１７０に埋め込まれている。磁壁移動層１２０、トンネルバリア層１３０及びピン層１４０は、多孔質絶縁膜１８０に埋め込まれている。配線１１１は多孔質絶縁膜１８０上に形成されている。ピン層１４０の上面は多孔質絶縁膜１８０に被覆されておらず、配線１１１に接続している。配線１１１上には、ビア１１５及び配線１１６が形成されている。ビア１１５及び配線１１６は、多孔質絶縁膜１９０に埋め込まれている。
なお、図１８（ｂ）に示すように、ロジック領域には、ロジック回路を構成するトランジスタが形成されている。図１８（ｂ）には、そのトランジスタのソースドレイン領域１１７が示されている。
図１８に示す混載ＭＲＡＭの多孔質絶縁膜１６０、１７０、１８０、１９０として、上記した実施形態の多孔質絶縁膜を適用したデバイスと、比較例の多孔質絶縁膜を適用したデバイスのそれぞれについて、反強磁性層のヒステリシス特性を調べた。ここで、比較例では、ポロジェンとキュアプロセスを併用して空孔を導入した多孔質絶縁膜を、多孔質絶縁膜１６０、１７０、１８０、１９０として用いた。
本実施形態では、成膜温度は、３５０℃でとした。一方比較例では成膜温度は３５０℃であるが、その他に、キュアプロセス時に４００℃の加熱がされている。
図１９にヒステリシス特性を示す。図１９（ａ）が実施形態の結果を示し、図１９（ｂ）が比較例の結果を示す。図１９の横軸は磁場（磁界）、縦軸は抵抗比である。本実施形態では、メモリウインドウが保持される（ある範囲（メモリウインドウ）で２値を取り得る）ため、デバイスとして動作できる。一方、比較例の多孔質絶縁膜を適用した場合、メモリウインドウが見られず、２値を取ることが困難である。すなわち、比較例は、デバイスとして動作しないことが判明した。
本実施形態ではキュアプロセスを行なっていないので、プロセス温度を３５０℃以下とすることができるが、比較例ではキュアプロセスのため４００℃の熱履歴を経ている。ＭＴＪ素子に４００℃以上の熱処理を加えると、以下のような現象が起きると予想される。１つは熱処理により反強磁性層（例えばスピン吸収層１１２，１１４、磁壁移動層１２０、及びピン層１４０）の結晶構造が変化し、このため反強磁性層の磁化方向が変化し、ピン層の磁化方向が固定できなくなる。もう１つは熱処理によりトンネルバリア層１３０を通して金属拡散が発生し、磁壁移動層１２０やピン層１４０の磁化特性が変化してしまうことである。これらにより比較例の多孔質絶縁膜１６０，１７０，１８０，１９０を適用した際、デバイスの動作不良が発生したと考えられる。一方、本実施形態では多孔質絶縁膜１６０，１７０，１８０，１９０を形成するときには３５０℃までの熱履歴しか与えられないため、ＭＴＪ素子１００で不良が発生せず動作すると考えられる。
なお、第３の実施形態に示した原料を用いた場合、多孔質絶縁膜を３５０℃以下、例えば２００℃といった低温でも成長できる。第３の実施形態に示したの原料を用いることで、ＭＴＪ素子１００への熱負荷をさらに抑制させることも可能である。成長温度範囲は３５０℃〜２５℃で可能であるが、多孔質絶縁膜１６０，１７０，１８０，１９０の安定性を考慮すると２００℃以上〜３５０℃以下の温度であることが望ましい。
このように、本実施形態において、多孔質絶縁膜１６０，１７０，１８０，１９０を成膜する工程は、ポロジェン昇華プロセスを含まず、且つ、基板温度を２００℃以上３５０℃以下にして行う。
また、本実施形態により製造された半導体装置（デバイス）は、多孔質絶縁膜を含む多層配線層を有し、前記多孔質絶縁膜のうちの少なくとも何れか１層が、上記した実施形態に示した方法により製造された多孔質絶縁膜である。そして、多層配線層中にメモリ素子が形成され、このメモリ素子がＭＴＪ素子１００である。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
なお、以上の実施形態には、下記に示す発明も開示されている。
（付記１）
それぞれ環状ＳｉＯ構造を主骨格とし互いに構造が異なる２種類以上の有機シロキサン原料を気化し、キャリアガスとともに反応炉に輸送して、且つ、酸素原子を含む酸化剤ガスを添加して、前記反応炉にてプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法又はプラズマ重合法によって多孔質絶縁膜を形成する多孔質絶縁膜形成工程を備え、
当該多孔質絶縁膜形成工程において、キャリアガスの流量に対する添加した前記酸化剤ガスの流量比が０より大きく０．０８以下である半導体装置の製造方法。
（付記２）
付記１に記載の半導体装置の製造方法において、
前記キャリアガスの流量に対する前記酸化剤ガスの流量比が０．００５以上０．０４以下である半導体装置の製造方法。
（付記３）
付記１に記載の半導体装置の製造方法において、
前記酸化剤ガスは、Ｏ２、ＣＯ２、ＣＯ、Ｎ２Ｏ、またはＮＯ２のうち少なくとも一種類以上を含む半導体装置の製造方法。
（付記４）
付記１に記載の半導体装置の製造方法において、
前記有機シロキサン原料は、下記化学式（１）に示される環状有機シリカ骨格を有する半導体装置の製造方法。
Figure 0005904866
 ・・・・（１）
（ただし、化学式（１）において、ｎは２〜５であり、Ｒｘ及びＲｙはそれぞれ水素、不飽和炭化水素基及び飽和炭化水素基の何れかであり、前記不飽和炭化水素基および前記飽和炭化水素基の各々は、ビニル基、アリル基、メチル基、エチル基、プロピル基、イソプロピル基、ブチル基、およびターシャリーブチル基の何れかである。）
（付記５）
付記１に記載の半導体装置の製造方法において、
少なくとも二種類の前記有機シロキサン原料のうちｎは互いに異なる半導体装置の製造方法。
（付記６）
付記１に記載の半導体装置の製造方法において、
少なくとも一種類の前記有機シロキサン原料のうちｎは３である半導体装置の製造方法。
（付記７）
付記１に記載の半導体装置の製造方法において、
少なくとも二種類の前記有機シロキサン原料のうち、一方のｎは３であり、他方のｎは４である半導体装置の製造方法。
（付記８）
付記１に記載の半導体装置の製造方法において、
前記有機シロキサン原料は、不飽和炭化水素基を有する半導体装置の製造方法。
（付記９）
付記１に記載の半導体装置の製造方法において、
前記２種類以上の前記有機シロキサン原料の混合原料において、前記有機シロキサン原料の前記混合原料の１モルあたりの平均炭素数は１５以上であり、
前記多孔質絶縁膜のうちＦＴＩＲ（Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ Ｉｎｆｒａｒｅｄ Ｓｐｅｃｔｒｏｓｃｏｐｙ）法によって求められる波数１１００ｃｍ−１近傍の−Ｓｉ−Ｏ−Ｓｉ−のピークに対する波数２９００ｃｍ−１近傍のＣＨｘのピークのピーク面積比率は０．２３以上である半導体装置の製造方法。
（付記１０）
付記１に記載の半導体装置の製造方法において、
前記多孔質絶縁膜形成工程において、
前記有機シロキサン原料の流量に対する前記酸化剤ガスの流量比が０．１以上５以下である半導体装置の製造方法。
（付記１１）
付記１に記載の半導体装置の製造方法において、
前記多孔質絶縁膜形成工程において、
基板上に前記多孔質絶縁膜を形成し、当該基板を２５０℃以上４００℃以下に加熱する半導体装置の製造方法。
（付記１２）
付記１に記載の半導体装置の製造方法において、
前記多孔質絶縁膜形成工程の後に、前記多孔質絶縁膜に溝またはビアホールを形成し、金属を埋め込むことにより配線またはビアを形成する工程をさらに備える半導体装置の製造方法。
（付記１３）
Ｓｉ、Ｏ、ＣおよびＨと、環状ＳｉＯ構造と、Ｓｉに結合した不飽和炭化水素基および分枝炭化水素基と、を含む多孔質絶縁膜と、
前記多孔質絶縁膜に設けられた配線またはビアと、
を備え、
前記多孔質絶縁膜のうちＦＴＩＲ（Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ Ｉｎｆｒａｒｅｄ Ｓｐｅｃｔｒｏｓｃｏｐｙ）法によって求められる波数１１００ｃｍ−１近傍の−Ｓｉ−Ｏ−Ｓｉ−のピークに対する波数２９００ｃｍ−１近傍のＣＨｘのピークのピーク面積比率は０．２３以上である半導体装置。
（付記１４）
付記１に記載の半導体装置の製造方法において、
前記多孔質絶縁膜に含まれる前記不飽和炭化水素基はビニル基であり、
前記分枝炭化水素基はイソプロピル基である半導体装置。
ＳＭＥ 半導体製造装置
ＣＭＢ チャンバー
ＳＨ シャワーヘッド
ＳＴＧ ステージ
ＴＮＫ 原料リザーバータンク
ＶＶ１ バルブ
ＶＶ２ バルブ
ＶＶ３ バルブ
ＶＶ４ バルブ
ＶＶ５ バルブ
ＶＶ６ 排気バルブ
ＰＰ１ 配管
ＰＰＶ 排気配管
ＭＣ１ 液体流量コントローラ
ＭＣ２ 気体流量コントローラ
ＭＣ３ 気体流量コントローラ
ＶＰＲ 気化器
ＣＴ 冷却トラップ
ＶＰ 真空ポンプ
ＭＴＣ マッチングコントローラ
ＲＦ 高周波電源
ＰＦ１ 多孔質絶縁膜
ＰＦ２ 多孔質絶縁膜
ＰＦ３ 多孔質絶縁膜
ＨＭ ハードマスク
ＤＩＲ 素子分離領域
ＭＦ 金属膜
ＩＣ１ 配線
ＩＣ２ 配線
ＩＣ３ 配線
ＶＡ ビア
ＢＭ１ バリアメタル
ＢＭ２ バリアメタル
ＢＭ３ バリアメタル
ＩＦ１ バリア絶縁膜
ＩＦ２ バリア絶縁膜
ＩＦ３ バリア絶縁膜
ＶＨ ビアホール
ＩＴ 溝
ＳＤ 半導体装置
ＳＵＢ 基板
ＴＲ トランジスタ
ＰＤ 受動素子
ＬＬ ローカル配線層
ＧＬ グローバル配線層
１００ ＭＴＪ素子
１１１ 配線
１１２ スピン吸収層
１１４ スピン吸収層
１１５ ビア
１１６ 配線
１１７ ソースドレイン領域
１２０ 磁壁移動層
１３０ トンネルバリア層
１４０ ピン層
１５２ コンタクト
１５４ コンタクト
１６０ 多孔質絶縁膜
１７０ 多孔質絶縁膜
１８０ 多孔質絶縁膜
１９０ 多孔質絶縁膜

Claims (15)

  1. それぞれ環状ＳｉＯ構造を主骨格とし互いに構造が異なる２種類以上の有機シロキサン原料を気化し、キャリアガスとともに反応炉に輸送して、且つ、酸素原子を含む酸化剤ガスを添加して、前記反応炉にてプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法又はプラズマ重合法によって多孔質絶縁膜を形成する工程を備え、
    当該工程において、前記キャリアガスの流量に対する添加した前記酸化剤ガスの流量比が０より大きく０．０８以下である多孔質絶縁膜の製造方法。
  2. 請求項１に記載の多孔質絶縁膜の製造方法において、
    前記キャリアガスの流量に対する前記酸化剤ガスの流量比が０．００５以上０．０４以下である多孔質絶縁膜の製造方法。
  3. 請求項１に記載の多孔質絶縁膜の製造方法において、
    前記酸化剤ガスは、Ｏ２、ＣＯ２、ＣＯ、Ｎ２Ｏ、またはＮＯ２のうち少なくとも一種類以上を含む多孔質絶縁膜の製造方法。
  4. 請求項１に記載の多孔質絶縁膜の製造方法において、
    前記有機シロキサン原料は、下記化学式（１）に示される環状有機シリカ骨格を有する多孔質絶縁膜の製造方法。
    Figure 0005904866
     ・・・・（１）
    （ただし、化学式（１）において、ｎは２〜５であり、Ｒｘ及びＲｙはそれぞれ水素、不飽和炭化水素基及び飽和炭化水素基の何れかであり、前記不飽和炭化水素基および前記飽和炭化水素基の各々は、ビニル基、アリル基、メチル基、エチル基、プロピル基、イソプロピル基、ブチル基、およびターシャリーブチル基の何れかである。）
  5. 請求項４に記載の多孔質絶縁膜の製造方法において、
    少なくとも二種類の前記有機シロキサン原料のうちｎは互いに異なる多孔質絶縁膜の製造方法。
  6. 請求項４に記載の多孔質絶縁膜の製造方法において、
    少なくとも一種類の前記有機シロキサン原料のうちｎは３である多孔質絶縁膜の製造方法。
  7. 請求項４に記載の多孔質絶縁膜の製造方法において、
    少なくとも二種類の前記有機シロキサン原料のうち、一方のｎは３であり、他方のｎは４である多孔質絶縁膜の製造方法。
  8. 請求項４に記載の多孔質絶縁膜の製造方法において、
    少なくとも二種類の前記有機シロキサン原料のうち、一方のｎは３であり、他方のｎは４である場合、ｎが４であるシロキサン原料の混合濃度が20〜45％である多孔質絶縁膜の製造方法。
  9. 請求項１に記載の多孔質絶縁膜の製造方法において、
    前記有機シロキサン原料は、不飽和炭化水素基を有する多孔質絶縁膜の製造方法。
  10. 請求項１に記載の多孔質絶縁膜の製造方法において、
    前記２種類以上の有機シロキサン原料の混合原料において、前記有機シロキサン原料の前記混合原料の１モルあたりの平均炭素数は１５以上であり、
    前記多孔質絶縁膜のうちＦＴＩＲ（Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ Ｉｎｆｒａｒｅｄ Ｓｐｅｃｔｒｏｓｃｏｐｙ）法によって求められる波数１１００ｃｍ−１近傍の−Ｓｉ−Ｏ−Ｓｉ−のピークに対する波数２９００ｃｍ−１近傍のＣＨｘのピークのピーク面積比率は０．２３以上である多孔質絶縁膜の製造方法。
  11. 請求項１に記載の多孔質絶縁膜の製造方法において、
    前記有機シロキサン原料の流量に対する添加した前記酸化剤ガスの流量比が０．１以上５以下である多孔質絶縁膜の製造方法。
  12. 請求項１に記載の多孔質絶縁膜の製造方法において、
    基板上に前記多孔質絶縁膜を形成し、当該基板を２５０℃以上４００℃以下に加熱する多孔質絶縁膜の製造方法。
  13. Ｓｉ、Ｏ、ＣおよびＨと、環状ＳｉＯ構造と、Ｓｉに結合した不飽和炭化水素基および分枝炭化水素基と、を含み、
    ＦＴＩＲ（Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ Ｉｎｆｒａｒｅｄ Ｓｐｅｃｔｒｏｓｃｏｐｙ）法によって求められる波数１１００ｃｍ−１近傍の−Ｓｉ−Ｏ−Ｓｉ−のピークに対する波数２９００ｃｍ−１近傍のＣＨｘのピークのピーク面積比率は０．２３以上である多孔質絶縁膜。
  14. それぞれ環状ＳｉＯ構造を主骨格とし互いに構造が異なる２種類以上の有機シロキサン原料を気化し、キャリアガスとともに反応炉に輸送して、且つ、酸素原子を含む酸化剤ガスを添加して、前記反応炉にてプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法又はプラズマ重合法によって多孔質絶縁膜を形成する多孔質絶縁膜形成工程を備え、
    当該多孔質絶縁膜形成工程において、前記キャリアガスの流量に対する添加した前記酸化剤ガスの流量比が０より大きく０．０８以下である半導体装置の製造方法。
  15. Ｓｉ、Ｏ、ＣおよびＨと、環状ＳｉＯ構造と、Ｓｉに結合した不飽和炭化水素基および分枝炭化水素基と、を含む多孔質絶縁膜と、
    前記多孔質絶縁膜に設けられた配線またはビアと、
    を備え、
    前記多孔質絶縁膜のうちＦＴＩＲ（Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ Ｉｎｆｒａｒｅｄ Ｓｐｅｃｔｒｏｓｃｏｐｙ）法によって求められる波数１１００ｃｍ−１近傍の−Ｓｉ−Ｏ−Ｓｉ−のピークに対する波数２９００ｃｍ−１近傍のＣＨｘのピークのピーク面積比率は０．２３以上である半導体装置。
JP2012106812A 2012-05-08 2012-05-08 半導体装置の製造方法および半導体装置 Expired - Fee Related JP5904866B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012106812A JP5904866B2 (ja) 2012-05-08 2012-05-08 半導体装置の製造方法および半導体装置
US13/887,668 US9034740B2 (en) 2012-05-08 2013-05-06 Method for manufacturing a porous insulation film and a method for manufacturing a semiconductor device comprising a porous insulation film
US14/701,828 US9236430B2 (en) 2012-05-08 2015-05-01 Porous insulation film, and a semiconductor device including such porous insulation film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012106812A JP5904866B2 (ja) 2012-05-08 2012-05-08 半導体装置の製造方法および半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016050403A Division JP6109368B2 (ja) 2016-03-15 2016-03-15 半導体装置の製造方法および半導体装置

Publications (2)

Publication Number Publication Date
JP2013235925A JP2013235925A (ja) 2013-11-21
JP5904866B2 true JP5904866B2 (ja) 2016-04-20

Family

ID=49548007

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012106812A Expired - Fee Related JP5904866B2 (ja) 2012-05-08 2012-05-08 半導体装置の製造方法および半導体装置

Country Status (2)

Country Link
US (2) US9034740B2 (ja)
JP (1) JP5904866B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016129259A (ja) * 2016-03-15 2016-07-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160030607A1 (en) * 2014-08-04 2016-02-04 Michael D. Newman Heat flux control for liquid nitrogen sprays
US9865798B2 (en) 2015-02-24 2018-01-09 Qualcomm Incorporated Electrode structure for resistive memory device
US10121964B2 (en) 2015-09-23 2018-11-06 Globalfoundries Singapore Pte. Ltd. Integrated magnetic random access memory with logic device
US10889891B2 (en) * 2018-05-04 2021-01-12 Applied Materials, Inc. Apparatus for gaseous byproduct abatement and foreline cleaning
CN111162164B (zh) * 2018-11-08 2023-06-13 江苏鲁汶仪器股份有限公司 一种半导体器件制作方法
JP7391741B2 (ja) * 2020-03-23 2023-12-05 株式会社東芝 構造体
CN115138187B (zh) * 2022-06-16 2023-04-21 深圳市捷晶科技股份有限公司 一种低温等离子体处理VOCs中硅氧烷的装置和工艺

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI282124B (en) * 2002-11-28 2007-06-01 Tosoh Corp Insulating film material containing an organic silane compound, its production method and semiconductor device
WO2005053009A1 (ja) 2003-11-28 2005-06-09 Nec Corporation 多孔質絶縁膜及びその製造方法並びに多孔質絶縁膜を用いた半導体装置
JP4656147B2 (ja) 2005-09-13 2011-03-23 日本電気株式会社 多孔質絶縁膜の形成方法および半導体装置
WO2008010591A1 (en) 2006-07-21 2008-01-24 Nec Corporation Method for forming porous insulating film
JP5267130B2 (ja) * 2006-12-22 2013-08-21 日本電気株式会社 半導体装置およびその製造方法
JP2011166106A (ja) * 2010-01-13 2011-08-25 Renesas Electronics Corp 半導体装置の製造方法及び半導体装置
JP5864095B2 (ja) * 2010-02-18 2016-02-17 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016129259A (ja) * 2016-03-15 2016-07-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置

Also Published As

Publication number Publication date
US20130299952A1 (en) 2013-11-14
US9034740B2 (en) 2015-05-19
US9236430B2 (en) 2016-01-12
JP2013235925A (ja) 2013-11-21
US20150236091A1 (en) 2015-08-20

Similar Documents

Publication Publication Date Title
JP5904866B2 (ja) 半導体装置の製造方法および半導体装置
US20250174493A1 (en) Interlayer dielectric layer
US9390914B2 (en) Wet oxidation process performed on a dielectric material formed from a flowable CVD process
CN102097364B (zh) 硬掩模材料
JP5864095B2 (ja) 半導体装置の製造方法
CN102237272B (zh) 半导体装置和半导体装置制造方法
US8492266B2 (en) Semiconductor device having insulating film with surface modification layer and method for manufacturing the same
US8445377B2 (en) Mechanically robust metal/low-k interconnects
JP4842251B2 (ja) 下にあるバリア層への多孔性低誘電率膜の接着を促進する手法
JP4812838B2 (ja) 多孔質絶縁膜の形成方法
JP5006428B2 (ja) 窒素含有前駆物質を用いる誘電体バリアの堆積
JP2011166106A (ja) 半導体装置の製造方法及び半導体装置
CN100479146C (zh) 互连结构及其形成方法
CN112435958A (zh) 集成电路结构及其形成方法
US7314828B2 (en) Repairing method for low-k dielectric materials
JP6109368B2 (ja) 半導体装置の製造方法および半導体装置
US20040266216A1 (en) Method for improving uniformity in deposited low k dielectric material
JP2011146596A (ja) 半導体装置の製造方法、半導体装置、及び半導体製造装置
JP2013214697A (ja) 半導体装置および半導体装置の製造方法
US20060115980A1 (en) Method for decreasing a dielectric constant of a low-k film
JP2006156518A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150203

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160223

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160315

R150 Certificate of patent or registration of utility model

Ref document number: 5904866

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees