Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4656147B2 - 多孔質絶縁膜の形成方法および半導体装置 - Google Patents
[go: Go Back, main page]

JP4656147B2 - 多孔質絶縁膜の形成方法および半導体装置 - Google Patents

多孔質絶縁膜の形成方法および半導体装置 Download PDF

Info

Publication number
JP4656147B2
JP4656147B2 JP2007535437A JP2007535437A JP4656147B2 JP 4656147 B2 JP4656147 B2 JP 4656147B2 JP 2007535437 A JP2007535437 A JP 2007535437A JP 2007535437 A JP2007535437 A JP 2007535437A JP 4656147 B2 JP4656147 B2 JP 4656147B2
Authority
JP
Japan
Prior art keywords
raw material
insulating film
film
compound
cyclic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007535437A
Other languages
English (en)
Other versions
JPWO2007032261A1 (ja
Inventor
宗弘 多田
直也 古武
常雄 竹内
喜宏 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of JPWO2007032261A1 publication Critical patent/JPWO2007032261A1/ja
Application granted granted Critical
Publication of JP4656147B2 publication Critical patent/JP4656147B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/072—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H10W20/084—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/425—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/45—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts
    • H10W20/46—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts comprising air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/45—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts
    • H10W20/47—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts comprising two or more dielectric layers having different properties, e.g. different dielectric constants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/45—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts
    • H10W20/48—Insulating materials thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H10P14/6336—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
    • H10P14/665—Porous materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
    • H10P14/668—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials
    • H10P14/6681—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si
    • H10P14/6684—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H10P14/6686—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/6922—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H10W20/084—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures
    • H10W20/0888—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures wherein via-level dielectrics are compositionally different than trench-level dielectrics

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、多孔質絶縁膜の形成方法に関し、特に、配線を有する半導体装置、およびＣｕを主成分とするダマシン配線構造で構成される半導体装置に関する。
シリコン半導体集積回路（ＬＳＩ）において、従来、導電材料には、アルミニウム（Ａｌ）またはＡｌ合金が広く用いられてきた。そして、ＬＳＩの製造方法の微細化の進行に伴い、配線における配線抵抗の低減と高信頼化のために、導電材料に銅（Ｃｕ）が使用されるようになってきた。Ｃｕはシリコン酸化膜中に容易に拡散するため、Ｃｕ配線の側面および底面には、Ｃｕの拡散を防止する導電性バリアメタル膜が用いられ、Ｃｕ配線の上面には、絶縁性バリア膜が用いられてきた。
近年のＬＳＩの微細化の進展に伴って、配線寸法の微細化が更に進み、配線間容量の増大が問題となってきており、層間絶縁膜へ多孔質低誘電率膜の導入が進められている。これは半導体素子に多層配線を用いることで高速かつ低電力で接続するために、微細化だけでなく、層間絶縁膜の低誘電率化が有効であり、これら双方を両立することが求められていたためである。
配線間の実効的な容量を低減するためには、層間絶縁膜（この場合シリコン酸化膜（ｋ＝４．２））の低誘電率化が必要とされていた。低誘電率膜は、例えばＨＳＱ（ハイドロゲンシルセスキオキサン（Hydrogen Silsesquioxane））膜、ＣＤＯ（カーボンドープトオキサイド（Carbon doped oxide））あるいは有機膜などである。そして、回転塗布法や気相法などにより形成される。
特許文献１ではプラズマＣＶＤ法を用いた、多孔質絶縁膜の形成技術が記載されている。特許文献２では環状有機シロキサンを用いて多孔質絶縁膜を形成する技術が記載されている。
特開２００４−２８９１０５号公報 特表２００２−５２６９１６号公報
前述の特許文献に記載のように、従来技術では、環状有機シロキサンからなる原料を用いることで、プラズマＣＶＤ法によって、比誘電率２．６前後の多孔質絶縁膜を形成することができるが、近年のＬＳＩの微細化に伴って、比誘電２．４以下となる多孔質絶縁膜の形成方法が必要とされており、特に密着性に優れるプラズマＣＶＤ法による形成が望まれていた。しかしながら、従来の技術では以下に示すような問題を有していた。
（１） 特許文献１に記載の技術を用いた場合、原料モノマーはプラズマ中で分解される、切断−再結合型の成膜方法である。そのため、原料モノマーに結合していた炭化水素成分が脱離してしまうため、比誘電率が低減できないという問題を有しており、比誘電率は２．７程度までが限界であった。
（２） 一方、特許文献２に記載の、環状シロキサン原料モノマーを用いた技術では、シロキサンの環状構造が骨格となり、比誘電率２．６程度が得られ、さらに側鎖にイソプロピル基を有することで、立体障害を形成し、側鎖にビニル基を有することでモノマーの付加反応を促進させ、比誘電率２．５程度を得ることができるようになる。しかしながら、この状態においても、膜内の炭化水素量は、原料モノマーと比べると少なく、さらに比誘電率を低減するためには、炭化水素の脱離をさらに抑制し、原料のシロキサン骨格をできるだけ維持し、低密度な膜を形成できる手法が望まれていた。
そこで、本発明は、環状シロキサン原料モノマーを用いた多孔質絶縁膜の形成方法であって、比誘電率を低減した多孔質絶縁膜の形成方法及びこの方法により形成された多孔質絶縁膜を有する半導体装置を提供することを目的とする。
本願の発明者らが多孔質絶縁膜の形成方法に関して検討を行った結果、上述した多孔質絶縁膜の形成方法を見出した。本発明の多孔質絶縁膜の形成方法は、少なくとも環状有機シロキサン原料を反応室に供給し、プラズマ気相成長法によって絶縁膜を形成する方法において、前記環状有機シロキサン原料と、前記環状有機シロキサン原料を構成する化学構造の一部を含む化合物原料との混合ガスを用いることを特徴とする。すなわち、環状有機シロキサン原料と、前記化合物原料とを混合したガスを用いることで、プラズマ中の電子のエネルギーフラックスを低減させ、環状有機シロキサン原料のモノマー構造を維持したまま、絶縁膜を形成する。この時、プラズマ中の電子は、化合物原料と衝突することでエネルギーを失うため、環状有機シロキサン原料の破壊する確率が減少し、環状有機シロキサン原料は、原料構造を維持したまま、多孔質絶縁膜を形成することができるようになる。特に、前記環状シロキサン原料と同一化学構造を有する化合物原料が反応室中に存在することで、環状有機シロキサン原料の分解を抑制することができるようになる。
また、前記混合ガスは、気化した状態において、前記環状有機シロキサン原料１００体積％に対する前記化合物原料の混合割合は、５〜２００体積％の範囲内であることが好ましい。
本発明による多孔質絶縁膜の形成方法では、前記混合ガスは前記環状有機シロキサン原料と前記化合物原料との混合原料を気化させることで形成することを特徴とする。あらかじめ環状有機シロキサン原料と化合物原料とが、任意の割合で混合された原料を用いた場合には、さらに成膜装置の簡略化、成膜シーケンスの単純化と安定化により、低コスト化を達成できるようになる。
また、前記化合物原料は、前記環状有機シロキサン原料の側鎖の一部を含む。そのため、脱離成分である側鎖をあらかじめ気相中に存在させることで、熱力学的に側鎖結合を安定化させ、環状シロキサンに結合している側鎖の脱離を抑制することができる。
さらに、環状有機シロキサン原料は、下記式１で示される構造であり、かつＲ１、およびＲ２は、メチル基、エチル基、プロピル基、イソプロピル基、ビニル基、アリル基のいずれか一以上であることが好ましく、具体的には、下記式２、下記式３または下記式４で示される構造であることが好ましい。
Figure 0004656147
Figure 0004656147
Figure 0004656147
Figure 0004656147
あるいは、前記化合物原料が、前記環状有機シロキサンの反応前駆体を含むことが好ましく、前記化合物原料が、下記式５に示す構造であるような、少なくともシリコン、酸素、炭素、水素からなる化合物でも良い。さらに、このような前記化合物原料を二種類以上混合して用いても良い。
Figure 0004656147
また、具体的に、前記化合物原料が、少なくともメタノール、エタノール、プロパノール、イソプロパノール、のいずれかであることが好ましい。
さらに、本発明の多孔質絶縁膜を半導体素子が形成された基板上に形成される層間絶縁膜として用いた場合には、配線間の低容量化を達成するとともに、高い絶縁信頼性を得られるようになる。具体的には、少なくとも環状有機シロキサン原料が反応室に供給され、プラズマ気相成長法によって形成された絶縁膜を有する半導体装置であって、前記環状有機シロキサン原料と、前記環状有機シロキサン原料を構成する化学構造の一部を含む化合物原料との混合ガスにより形成された多孔質絶縁膜を有する半導体装置となる。また、少なくとも環状有機シロキサン原料が反応室に供給され、プラズマ気相成長法によって形成された絶縁膜を有する半導体装置であって、前記環状有機シロキサン原料と、前記環状有機シロキサン原料の側鎖の一部を含む化合物原料と、の混合ガスにより形成された多孔質絶縁膜を有することを特徴とする半導体装置となる。また、少なくとも環状有機シロキサン原料が反応室に供給され、プラズマ気相成長法によって形成された絶縁膜を有する半導体装置であって、前記環状有機シロキサン原料と、前記環状有機シロキサンの反応前駆体である化合物原料と、の混合ガスを用いて形成された多孔質絶縁膜を有する半導体装置となる。
本発明の新規特徴は本明細書の記述および添付図面から明らかになるであろう。
本発明の多孔質絶縁膜の形成方法および半導体装置を用いることにより、層間絶縁膜の低誘電率化を達成し、ひいては配線の性能を向上させ、高速、低消費電力なＬＳＩの形成が可能となる。
本願発明を詳細に説明する前に、本願における用語の意味を説明する。
低誘電率絶縁膜とは、例えば配線材を絶縁分離する膜（層間絶縁膜）であり、半導体素子を接続する多層配線間の容量を低減するため、シリコン酸化膜（比誘電率４．２）よりも比誘電率の低い材料を指す。特に、多孔質絶縁膜としては、例えば、シリコン酸化膜を多孔化して、比誘電率を小さくした材料や、ＨＳＱ（ハイドロゲンシルセスキオキサン（Hydrogen Silsesquioxane））膜、もしくはＳｉＯＣＨ、ＳｉＯＣ（例えば、Ｂｌａｃｋ Ｄｉａｍｏｎｄ（登録商標）、ＣＯＲＡＬ（登録商標）、Ａｕｒｏｒａ（登録商標））などを多孔化して、比誘電率を小さくした材料などがある。これらの膜のさらなる低誘電率化が望まれているところである。
本実施の形態において、金属配線材とは、Ｃｕを主成分とする。金属配線材の信頼性を向上させるため、Ｃｕ以外の金属元素がＣｕからなる部材に含まれていても良く、Ｃｕ以外の金属元素がＣｕの上面や側面などに形成されていても良い。
ダマシン配線とは、あらかじめ形成された層間絶縁膜の溝に、金属配線材を埋め込み、溝内以外の余剰な金属を、例えばＣＭＰなどにより除去することで形成される埋め込み配線をさす。Ｃｕによりダマシン配線を形成する場合には、Ｃｕ配線の側面および外周をバリアメタルで覆い、Ｃｕ配線の上面を絶縁性バリア膜で覆う配線構造が一般に用いられる。
ＣＭＰ（Chemical Mechanical Polishing）法とは、多層配線形成プロセス中に生じるウェハ表面の凹凸を、研磨液をウェハ表面に流しながら回転させた研磨パッドに接触させて研磨することによって平坦化する方法である。ダマシン法による配線形成においては、特に、配線溝あるいはビアホールに対し金属を埋設した後に、余剰の金属部分を除去し、平坦な配線表面を得るために用いる。
バリアメタルとは、配線を構成する金属元素が層間絶縁膜や下層へ拡散することを防止するために、配線の側面および底面を被覆する、バリア性を有する導電性膜を示す。例えば、配線がＣｕを主成分とする金属元素からなる場合には、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）、炭窒化タングステン（ＷＣＮ）のような高融点金属やその窒化物等、またはそれらの積層膜が使用される。
絶縁性バリア膜とはＣｕ配線の上面に形成され、Ｃｕの酸化や絶縁膜中へのＣｕの拡散を防ぐ機能、および加工時にエッチングストップ層としての役割を有する。例えば、ＳｉＣ膜、ＳｉＣＮ膜、ＳｉＮ膜などが用いられている。
半導体基板とは、半導体装置が構成された基板であり、特に単結晶シリコン基板上に作られたものだけでなく、ＳＯＩ（Silicon on Insulator）基板やＴＦＴ（Thin film transistor）、液晶製造用基板などの基板も含む。
ハードマスクとは、層間絶縁膜の低誘電率化による強度低下により、直接ＣＭＰを行うのが困難な場合に、層間絶縁膜上に積層し、保護する役割の絶縁膜をさす。
パッシベーション膜とは、半導体素子の最上層に形成され、外部からの水分などから半導体素子を保護する役割を有する。本発明ではプラズマＣＶＤ法で形成したシリコン酸窒素化膜（ＳｉＯＮ）や、ポリイミド膜などが用いられる。
プラズマＣＶＤ法とは、例えば、気体状の原料を減圧下の反応室に連続的に供給し、プラズマエネルギーによって、分子を励起状態にし、気相反応、あるいは基板表面反応などによって基板上に連続膜を形成する手法である。
ＰＶＤ法とは、通常のスパッタリング法でもよいが、埋め込み特性の向上や、膜質の向上や、膜厚のウェハ面内均一性を図る上では、例えばロングスロースパッタリング法やコリメートスパッタリング法、イオナイズドスパッタリング法、などの指向性の高いスパッタリング法を用いることもできる。合金をスパッタする場合には、あらかじめ金属ターゲット内に主成分以外の金属を固溶限以下で含有させることで、成膜された金属膜を合金膜とすることができる。本発明中では、主にダマシンＣｕ配線を形成する際のＣｕシード層や、バリアメタル層を形成する際に使用することができる。
ＴＤＤＢ（Time Dependent Dielectric Breakdown）寿命とは、絶縁破壊に至るまでの時間を加速試験によって予測する手法である。例えば、配線間のＴＤＤＢ寿命を測定する場合には、櫛形のＴＥＧ（Test Element Group）を用い、所定の温度（例えば１２５℃）の測定条件で配線間に１〜４ＭＶ／ｃｍ程度の比較的高い電界を印可し、配線間に流れるリーク電流をモニタする。電界印可開始時間から絶縁破壊までの時間を計測することで、ＴＤＤＢ寿命の優劣を比較することができる。
（環状有機シロキサン原料および化合物原料）
本発明の多孔質絶縁膜の形成方法に用いられる環状有機シロキサン原料および化合物原料について説明する。
環状有機シロキサン原料は、上記式１で示される化合物である。式１のアルキル基Ｒ１、Ｒ２は、メチル基、エチル基、プロピル基、イソプロピル基、ビニル基、アリル基等である。環状有機シロキサン原料は、具体的に、上記式２〜４で示される化合物であることが好ましい。
化合物原料は、具体的には、上記環状有機シロキサン原料を構成する化学構造の一部を含む化合物であることが好ましく、特に上記環状有機シロキサン原料の側鎖（Ｓｉと結合したアルキル基等）を含む化合物であることが好ましい。例えば、上記式１の環状有機シロキサン原料であれば、Ｒ１、Ｒ２の各アルキル基を有する化合物である。上記式２の環状有機シロキサン原料であれば、エチル基やイソプロピル基、上記式３の環状有機シロキサン原料であれば、メチル基やイソプロピル基、上記式４の環状有機シロキサン原料であれば、ビニル基やイソプロピル基、他にプロピル基等を有する化合物である。
化合物原料は、上記化合物にアルコール基が結合したアルコール類であってもよく、具体的には、メタノール、エタノール、プロパノール、イソプロパノール（ＩＰＡ）等である。また、化合物原料は、上記化合物にＨ−やさらにＣＨ3−等が結合したアルカン（メタン列炭化水素）、アルケン（エチレン列炭化水素）、アルキン（アセチレン列炭化水素）等であってもよく、具体的には、メタン、エタン、プロパン、エチレン、アセチレン等である。さらに、化合物原料は、ベンゼン、トリメチルベンゼン、ナフタレン等であってもよい。
また、化合物原料は、上記環状有機シロキサン原料の反応前駆体であることが好ましい。言い換えると、反応前駆体を反応させて上記環状有機シロキサンが得られることとなる。この環状有機シロキサン原料の反応前駆体は、環状有機シロキサン原料の骨格の一部を含む化合物であり、少なくとも水素、炭素、酸素、ケイ素を含んだ化合物である。環状有機シロキサン原料である上記式４の反応前駆体は上記式５となるため、これらの上記環状有機シロキサン原料及びその反応前駆体を混合原料として多孔質絶縁膜の形成に用いると、より低誘電率の多孔質絶縁膜を形成することが可能となる。
上記した化合物原料は、一種類の上記化合物を用いてもよいし、二種類以上の上記化合物を用いてもよい。
なお、環状有機シロキサン原料と化合物原料との混合割合は、特に限定されないが、各原料が気化された状態において、環状有機シロキサン原料１００体積％に対し、化合物原料５〜２００体積％程度であることが好ましい。環状有機シロキサン原料と化合物原料との混合ガスを後述する反応室に導入して多孔質絶縁膜を形成することとなるが、環状有機シロキサン原料と化合物原料とは、反応室において各原料ガスを混合してもよいし、反応室の前段階で混合した液体原料（混合原料）を気化器により気化した混合ガスを用いてもよいし、反応室の前段階で気化した原料を気化器において混合した混合ガスを用いてもよい。
（第一の実施の形態）
本発明においては、層間絶縁膜として好適な多孔質絶縁膜を、少なくとも環状有機シロキサン原料を反応室に供給し、プラズマ気相成長法によって絶縁膜を形成する方法において、環状有機シロキサン原料と、化合物原料との混合ガスを用いて形成することができる。
以下に気体化した原料を反応室に供給し、多孔質絶縁膜を形成する第一の実施の形態について図１を用いて説明する。
図１は、本発明の方法に基づいて多孔質絶縁膜を形成（成膜）する際に使用することができるプラズマＣＶＤ装置の一例を示す概略図である。同図に示すプラズマＣＶＤ装置５０は、反応室１０、ガス供給部２０、真空ポンプ３０、及び高周波電源４０を備えている。ガス供給部２０はガス供給管２２により反応室１０と接続されており、真空ポンプ３０は、バルブ３２及び冷却トラップ３４が途中に配置されたガス排出管３６により反応室１０に接続されている。そして、高周波電源４０はマッチングボックス４２が途中に配置された高周波ケーブル４４により反応室１０に接続されている。
反応室１０内には、半導体基板等の被成膜部材１を保持し、加熱する基板加熱部３と、ガス供給管２２の一端が接続されてガスの噴出部として機能するシャワーヘッド５とが互いに対向した状態で配置されている。基板加熱部３にはアース線７が接続され、シャワーヘッド５には高周波ケーブル４４が接続されている。したがって、ガス供給部２０からガス供給管２２を介してシャワーヘッド５に原料ガス等を供給すると共に、高周波電源４０で作り出された高周波電力を高周波ケーブル４４の途中に配置されたマッチングボックス４２により所定の周波数にしてシャワーヘッド５に供給することにより、基板加熱部３とシャワーヘッド５との間の空間のガスをプラズマ化させることができる。
ガス供給部２０は、使用する環状有機シロキサン原料ガスの種類数に応じた数の原料ガス供給タンク、使用する化合物原料の種類数に応じた数の供給タンク、及びキャリアガス用もしくは希釈ガス用のガス供給タンク（以下、「キャリアガス供給タンク」という。）を備えており、さらに、各タンクから供給されたガスを混合する混合器１９を備えている。
ガス供給管２２の一端は混合器１９に接続されている。図１には、１つの環状有機シロキサン原料ガス供給タンク１１、１つの化合物原料ガス供給タンク１３、及び１つのキャリアガス供給タンク１５が示されている。環状有機シロキサン原料ガス供給タンク１１は配管１２により混合器１９と接続されており、化合物原料ガス供給タンク１３は配管１４により混合器１９と接続されており、キャリアガス供給タンク１５は配管１６により混合器１９に接続されている。各配管１２、１４、１６の途中には、それぞれ、２つのバルブ１８ａ、１８ｂと当該バルブ１８ａ、１８ｂ間に配置された気体流量制御器１８ｃとを備えた気体流量制御部１８が設けられている。
なお、ガス供給管２２には、途中に流量制御器２４とバルブ２６とが配置されたクリーニングガス供給管２８が接続されており、ガス排出管３６におけるバルブ３２と冷却トラップ３４との間からは廃液配管３８が分岐している。ガス供給部２０内の配管１２、１４、１６それぞれの周囲、及びガス供給管２２の周囲には、各ガスが移送過程で液化するのを防止するためにヒータ（図示せず。）を設け、これらの配管１２、１４、１６又はガス供給管２２を加温することが好ましい。同様に、反応室１０の周囲にもヒータ（図示せず。）を設けて、当該反応室１０を加温することが好ましい。
プラズマＣＶＤ装置５０によって有機シリコン系膜を形成方法するにあたっては、まず、基板加熱部３上に半導体基板等の被成膜部材１を配置し、バルブ３２を開にした状態で真空ポンプ３０を動作させて反応室１０内の初期真空度を数Ｔｏｒｒにまでする。反応室１０から排出されたガス中の水分は、冷却トラップ３４により除去される。次いで、ガス供給部２０から原料ガス（気体の環状有機シロキサンガス）及び化合物ガスをキャリアガスもしくは希釈ガスと一緒に反応室１０に供給すると共に、高周波電源４０及びマッチングボックス４２を動作させて所定周波数の高周波電力を反応室１０に供給する。
このとき、個々のガスは、対応する流量制御部１８によりその流量を制御され、混合器１９で所定の組成の混合ガスとなって反応室１０に供給される。反応室１０での原料ガスの分圧は０．１〜３Ｔｏｒｒ程度の範囲内で適宜選定することが好ましい。そして、成膜時の反応室１０の雰囲気圧は、真空ポンプ３０の動作を制御して、１〜６Ｔｏｒｒ程度の範囲内に設定することが好ましい。成膜時における被成膜部材１の表面温度は、基板加熱部３により当該非成膜部材１を加熱して、１００〜４００℃の範囲内で適宜設定することができ、特に２５０〜３５０℃が好ましい。既に説明したように、使用する化合物原料の種類によっては、原料ガスの供給に先立って反応室１０に供給される。
このような条件の下に成膜を行うと、原料ガスである環状有機シロキサン原料の分子がプラズマによって励起され、活性化された状態で被成膜部材１の表面へ到達し、ここで多孔質絶縁膜を形成する。多孔質絶縁膜が不飽和結合を有する基を備えていた場合には、プラズマにより励起されて活性化した有機シリコン化合物の分子が被成膜部材１の表面へ到達して基板加熱部３から更に熱エネルギーを受けとるので、上記の基にある不飽和結合が開環し、分子間で熱重合反応が進行して、多孔質絶縁膜が成長する。
なお、反応室１０のクリーニングには、三フッ化窒素（ＮＦ3）、六フッ化硫黄（ＳＦ6）、テトラフルオロメタン（ＣＦ4）、ヘキサフルオロエタン（Ｃ2Ｆ6）等のガスを用いることができ、これらのガスは、必要に応じて酸素ガス、オゾンガス等との混合ガスとして用いてもよい。クリーニングガスは、クリーニングガス供給管２８を介して反応室１０へ供給される。成膜時と同様に、シャワーヘッド５と基板加熱部３との間に高周波電力を印加し、プラズマを誘起させることで反応室１０のクリーニングを行う。リモートプラズマ等を用いて予めプラズマ状態としたクリーニングガスを用いることも有効である。
（第二の実施の形態）
本発明の第二の実施の形態として、以下に気体化した原料を反応室に供給し、多孔質絶縁膜を形成する実施の形態について図２を用いて説明する。図２は、原料ガスとして使用しようとする環状有機シロキサンの沸点が低く、人為的に加熱しないときには当該環状有機シロキサンが液体状態となる場合に好適に用いることができるガス供給部の要部の一例を示す概略図である。
環状有機シロキサン原料と化合物原料とは、任意の割合で混合されており、混合原料１００として原料供給システム２０から供給される。
気化制御ユニットＶＵは、液体の混合原料１００を収容する原料タンク１０２と、圧送ガス供給管１０４を介して原料タンク１０８内に圧送ガスを供給する圧送ガス供給装置１０６と、原料タンク１０２内に一端が挿入された混合原料移送管１０８と、混合原料移送管１０８の途中に設けられた液体流量制御部１１０と、原料化合物移送管１０８の他端側に配置された気化部１１２とを有している。上記の液体流量制御部１１０は、２つのバルブ１１０ａ、１１０ｂと当該バルブ１１０ａ、１１０ｂ間に配置された液体流量制御器１１０ｃとを備えており、上記の気化部１１２は、混合原料移送管１０８の上記他端側に設けられたバルブ１１２ａと、混合原料移送管１０８の上記他端に接続された気化器１１２ｂとを備えている。
さらに、各気化制御ユニットＶＵは、キャリアガス用もしくは希釈ガス用のガス供給タンク１１４（以下、「キャリアガス供給タンク１１４」という。）と、キャリアガス供給タンク１１４内のキャリアガスもしくは希釈ガスを液体流量制御部１１０と気化部１２０との間において原料化合物移送管１０８に供給する配管１１６とを備えている。配管１１６の途中には、２つのバルブ１１８ａ、１１８ｂと当該バルブ１１８ａ、１１８ｂ間に配置された気体流量制御器１１８ｃとを備えた気体流量制御部１１８が設けられている。
圧送ガス供給装置１０６から圧送ガス供給管１０４を介して原料タンク１０２内に圧送ガスを供給すると、原料タンク１０２の内圧が高まり、当該原料タンク１０２内の液体の混合原料１００が混合原料移送管１０８を介して気化部１１２へ向けて移送され、途中でキャリアガスもしくは希釈ガスと合流して気化部１１２に達する。気化部１１２に達した液体の混合原料１００は、気化部１１２の導入部での圧力減少と、ヒータ（図示せず。）による加熱とによって気化する。
このような気化システムを用いることで、混合原料においても均一な気化を実現することができる。
気化制御ユニットＶＵで生じた混合ガスは、気化部１１２に接続されているガス排出管１２０へ送られる。そして、配管１２４を介して混合器１４０へ達する。他の原料ガス、あるいは添加ガス等をさらに混合させる場合には、混合器１４０を介して混合することが可能である。
各気化器１１２ｂでの気化を円滑に行ううえからは、液体流量制御部１１０におけるバルブ１１０ｃよりも下流側の原料化合物移送管１０８の周囲にヒータを設け、当該原料化合物移送管１０８を加温することが好ましい。同様に、各ガスが液化するのを防止するために、各ガス排出管１２０、１５２、及び混合器１４０それぞれの周囲にもヒータを設けて、これらを加温することが好ましい。
このような上述した構成のガス供給部を備えた成膜装置を用いることにより、原料ガスとして使用しようとする混合原料を構成する成分の沸点が低く、人為的に加熱しないときには当該混合原料が液体状態となる場合であっても、所望の多孔質絶縁膜を容易に得ることが可能になる。
（第三の実施の形態）
本発明の第三の実施の形態として、以下に気体化した原料を反応室に供給し、多孔質絶縁膜を形成する実施の形態について図３を用いて説明する。図３は、原料ガスとして使用しようとする環状有機シロキサンの沸点が低く、人為的に加熱しないときには当該環状有機シロキサンが液体状態となる場合に好適に用いることができるガス供給部の要部の一例を示す概略図である。
環状有機シロキサン原料と化合物原料とは、別々の原料タンクにて準備され、それぞれ流量計を介して任意の割合で混合することができる。環状有機シロキサン原料１０１と、化合物原料１０３は、それぞれ原料供給システム２０から供給される。
気化制御ユニットＶＵ１は、液体の環状有機シロキサン原料１０１を収容する原料タンク１０２と、圧送ガス供給管１０４を介して原料タンク１０８内に圧送ガスを供給する圧送ガス供給装置１０６と、原料タンク１０２内に一端が挿入された原料移送管１０８と、原料移送管１０８の途中に設けられた液体流量制御部１１０と、原料移送管１０８の他端側に配置された気化部１１２とを有している。上記の液体流量制御部１１０は、２つのバルブ１１０ａ、１１０ｂと当該バルブ１１０ａ、１１０ｂ間に配置された液体流量制御器１１０ｃとを備えており、上記の気化部１１２は、原料移送管１０８の上記他端側に設けられたバルブ１１２ａと、原料移送管１０８の上記他端に接続された気化器１１２ｂとを備えている。
さらに、各気化制御ユニットＶＵ１、ＶＵ２は、キャリアガス用もしくは希釈ガス用のガス供給タンク１１４（以下、「キャリアガス供給タンク１１４」という。）と、キャリアガス供給タンク１１４内のキャリアガスもしくは希釈ガスを液体流量制御部１１０と気化部１２０との間において原料化合物移送管１０８に供給する配管１１６とを備えている。配管１１６の途中には、２つのバルブ１１８ａ、１１８ｂと当該バルブ１１８ａ、１１８ｂ間に配置された気体流量制御器１１８ｃとを備えた気体流量制御部１１８が設けられている。
気化制御ユニットＶＵ１は、圧送ガス供給装置１０６から圧送ガス供給管１０４を介して原料タンク１０２内に圧送ガスを供給すると、原料タンク１０２の内圧が高まり、当該原料タンク１０２内の液体の環状有機シロキサン原料１０１が原料移送管１０８を介して気化部１１２へ向けて移送され、途中でキャリアガスもしくは希釈ガスと合流して気化部１１２に達する。気化部１１２に達した液体の環状有機シロキサン原料１０１は、気化部１１２の導入部での圧力減少と、ヒータ（図示せず。）による加熱とによって気化する。
一方、気化制御ユニットＶＵ２は、液体の化合物原料１０３を収容する原料タンク１０２と、圧送ガス供給管１０４を介して原料タンク１０８内に圧送ガスを供給する圧送ガス供給装置１０６と、原料タンク１０２内に一端が挿入された原料移送管１０８と、原料移送管１０８の途中に設けられた液体流量制御部１１０と、原料移送管１０８の他端側に配置された気化部１１２とを有している。
気化制御ユニットＶＵ１および、ＶＵ２で生じたガスは、気化部１１２に接続されているガス排出管１２０へ送られる。そして、配管１２４を介して混合器１４０へ達し、混合される。
各気化器１１２ｂでの気化を円滑に行ううえからは、液体流量制御部１１０におけるバルブ１１０ｃよりも下流側の原料化合物移送管１０８の周囲にヒータを設け、当該原料化合物移送管１０８を加温することが好ましい。同様に、各ガスが液化するのを防止するために、各ガス排出管１２０、１５２、及び混合器１４０それぞれの周囲にもヒータを設けて、これらを加温することが好ましい。
このような上述した構成のガス供給部を備えた成膜装置を用いることにより、原料ガスとして使用しようとする原料沸点が低く、人為的に加熱しないときに、所望の多孔質絶縁膜を容易に得ることが可能になる。
（実施例１、２・比較例１）
本発明の実施例として、環状有機シロキサン原料として、式４に示す構造を有する原料を用い、化合物原料としてイソプロピルアルコール（ＩＰＡ）を用いた場合について詳しく述べる。成膜装置としては、第一の実施の形態に示すような、平行平板型のプラズマＣＶＤ装置を用い、原料供給システムとしては、第二の実施の形態に示すような、混合原料用のシステムを用いた。
環状有機シロキサン原料（式４）とＩＰＡはあらかじめ任意の割合で原料されており、混合原料として、原料供給システムから反応室へ供給される。気化器の加熱温度は、原料の熱重合を抑制しつつ、気化効率を向上させるため、８０〜１２０℃の範囲にて可能であり、ここでは１１５℃に設定した。
２００ｍｍウェハ用のプラズマＣＶＤ装置を用い、基板温度は３５０℃、電極間距離は１０ｍｍとし、高周波電力は１３．５６ＭＨｚを用いた。シリコン基板上に絶縁膜が形成された実施例１、２・比較例１の実験条件および結果を表１に示す。膜の比誘電率は水銀プローブにより測定し、膜のＣ／Ｓｉ比はＲＢＳによって求めた。
ＩＰＡを混合していない比較例１に比べて、ＩＰＡを混合した実施例１において、比誘電率が小さくなり、さらにＩＰＡの比率が高い実施例２において、さらに比誘電率が小さくなることを確認した。これは、（式４）の有機環状シロキサンの側鎖として結合している、イソプロピル基の脱離が、ＩＰＡが混合されることで抑制され、低い比誘電率に寄与したと考えられる。
Figure 0004656147
（実施例３、４・比較例２）
本発明の実施例として、環状有機シロキサン原料として、式４に示す構造を有する原料を用い、化合物原料として式５を用いた場合について詳しく述べる。成膜装置としては、第一の実施の形態に示すような、平行平板型のプラズマＣＶＤ装置を用い、原料供給システムとしては、第二の実施の形態に示すような、混合原料用のシステムを用いた。
環状有機シロキサン原料（式４）と化合物原料（式５）は、あらかじめ任意の割合で混合した原料とされており、混合原料として原料供給システムから供給される。気化器の加熱温度は、原料の熱重合を抑制しつつ、気化効率を向上させるため、８０〜１２０℃の範囲にて可能であり、ここでは１１５℃に設定した。環状有機シロキサン原料（式４）に比べて、化合物原料（式５）はビニル基の数が少ないため、高温で重合が進みにくく、多量の化合物原料を反応室に供給しやすい。
２００ｍｍウェハ用のプラズマＣＶＤ装置を用い、基板温度は３５０℃、基板間距離は１４ｍｍとし、高周波電力は１３．５６ＭＨｚを用いた。シリコン基板上に絶縁膜が形成された実施例３、４・比較例２の実験条件および結果を表２に示す。
化合物原料を添加しない比較例２に比べて、化合物原料を添加した実施例３において、比誘電率が小さくなり、さらに化合物原料の比率が高い実施例４において、さらに比誘電率が小さくなることを確認した。
Figure 0004656147
（実施例５）
本発明の実施例５では、本発明にて形成した多孔質絶縁膜を半導体素子が形成された半導体基板上の多層配線に用いた場合の配線構造について詳しく説明する。
図４（ａ）に示すように、半導体素子が形成された半導体基板（図示略）上に金属配線材２１０ａ、絶縁性バリア膜２１１、が積層されており、その上部にビア層間絶縁膜２１２、配線層間絶縁膜２１３が形成されている。
ここで、金属配線材２１０ａは、Ｃｕを主成分とし、金属配線材の信頼性を向上させるため、Ｃｕ以外の金属元素がＣｕからなる部材に含まれていても良く、Ｃｕ以外の金属元素がＣｕの上面や側面などに形成されていても良い。
ここで、絶縁性バリア膜２１１は、ＳｉＮ、ＳｉＣＮ、ＳｉＣ膜などからなり、膜厚は２００〜５００Å、プラズマＣＶＤ法により形成される。
ここで、ビア層間絶縁膜２１２は、少なくともシリコン、酸素、炭素、水素からなる絶縁膜であって、膜厚は１０００〜３０００Å程度、比誘電率３．０以下であることが好ましい。もしくは、本発明にて形成した、少なくともシリコン、酸素、炭素、水素からなる、多孔質絶縁膜を用いても良い。例えば、ＳｉＯ2、ＳｉＣ、ＳｉＣＮ、ＨＳＱ（ハイドロゲンシルセスキオキサン（Hydrogen Silsesquioxane））膜（例えば、Ｔｙｐｅ１２（登録商標））、ＭＳＱ（メチルシルセスキオキサン（Methyl Silsesquioxane））膜（例えば、ＪＳＲ−ＬＫＤ（登録商標）、ＡＬＣＡＰ（登録商標）、ＮＣＳ（登録商標）、ＩＰＳ（登録商標）、ＨＯＳＰ（登録商標））、有機ポリマー膜（ＳｉＬＫ（登録商標）、Ｆｌａｒｅ（登録商標））、もしくはＳｉＯＣＨ、ＳｉＯＣ（例えば、Ｂｌａｃｋ Ｄｉａｍｏｎｄ（登録商標）、ＣＯＲＡＬ（登録商標）、ＡｕｒｏｒａＵＬＫ（登録商標）、Ｏｒｉｏｎ（登録商標）など）、もしくはそれらに有機物を含んだ絶縁薄膜、もしくはそれらのいずれかを複数積層した膜、もしくはそれらのいずれかの膜の組成や密度を膜厚方向に変化させた膜、などをその典型例として挙げることができる。
ここで、配線層間絶縁膜２１３は、本発明にて形成した、少なくともシリコン、酸素、炭素、水素からなる、多孔質絶縁膜である。膜厚は５００〜２０００Å程度が良い。
続いて、図４（ｂ）に示すように、フォトレジストを用いたパターニングとドライエッチングによって、デュアルダマシン溝２１４を形成する。
このときの多孔質絶縁膜２１３、２１２のドライエッチング方法に関して詳しく説明する。例えば、テトラフルオロカーボン（ＣＦ4）とアルゴン（Ａｒ）とをガス流量比で４０：１０００の割合で混合したものをエッチングガスとして用い、平行平板型のドライエッチング装置により、ソースパワー１０００Ｗ、ソース周波数６０ＭＨｚ、バイアスパワー３００Ｗ、バイアス周波数２ＭＨｚ、チャンバー圧力５０ｍＴｏｒｒ（約６．７Ｐａ）、基板温度２０℃の条件下で行うことができる。
続いてＯ2アッシングによって、エッチング後に残った、フォトレジストを除去する。この時、多孔質絶縁膜は酸素プラズマに弱いため、直接Ｏ2アッシングに曝すのは好ましくない場合には、Ｏ2アッシングに多孔質絶縁膜が曝されない方法（ハードマスク加工）を用いたり、あるいはＮ2／Ｈ2アッシング、Ｈｅ／Ｈ2アッシングを用いたりすることが好ましい。場合によっては、アッシングの速度を向上させるため、基板の温度を１５０〜２５０℃程度に加熱しても良い。
続いて、図４（ｃ）に示すように、デュアルダマシン溝２１４内に、金属配線材２１０ｂ、およびバリアメタル２１５を埋め込み、ＣＭＰ法によって余剰の配線を除去し、デュアルダマシン配線が形成される。
ここで、バリアメタル膜２１５は、スパッタ法やＣＶＤ法や、ＡＬＣＶＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法などを用いて形成することができる。例えば、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）、炭窒化タングステン（ＷＣＮ）のような高融点金属やその窒化物等、またはそれらの積層膜が使用される。特に、Ｔａ／ＴａＮ（＝上層／下層）の積層膜を用いることが好ましい。
ここで、金属配線材２１０ｂとしては、Ｃｕターゲットを用いたスパッタ法や、ＣＶＤ法、あるいは、それらの方法で形成したＣｕ膜を電極として用いた電解めっき法などにより形成することができる。また、主成分以外の金属元素としては、アルミニウム、錫、チタン、タングステン、銀、ジルコニウム、インジウム、マンガン、およびマグネシウムの中から少なくともひとつを選択し、添加することも有効である。また、Ｃｕ以外の金属、例えば、タングステン（Ｗ）や、ＣｏＷＰや、ＣｏＷＢなどの化合物を密着層として、あるいはＣｕ配線と絶縁性バリア膜の間に挿入することも有効である。
このようにして、形成されるデュアルダマシン配線の構造の一例を図５に示す。
図５（ａ）に示すように、下層金属配線材は、Ｔａ／ＴａＮバリアメタル２１５ａとＣｕＡｌ配線２１０ａからなり、Ｔａ／ＴａＮバリアメタルはＰＶＤ法によって形成され、膜厚は１５ｎｍ／５ｎｍである。ＣｕＡｌ配線２１０ａは、Ｃｕを主成分とし、内部に１．２ａｔｍ％以下のＡｌを含む。下層金属配線の上面は絶縁性バリア膜２１１ａで覆われており、ここでは、プラズマＣＶＤ法によって形成した、比誘電率４．９のＳｉＣＮ膜を用いた。
ビア層間絶縁膜２１２ｂは、ここではプラズマＣＶＤ法で形成した、Ａｕｒｏｒａ−ＵＬＫ（登録商標）膜を用いた。配線層間絶縁膜２１３は、本発明にて実施例３にその形成方法を示した、比誘電率２．３７の多孔質絶縁膜を用いた。十分な加工性が得られる場合には、ビア層間絶縁膜２１２ｂと配線層間絶縁膜２１３とは同一の材料から構成しても良い。
上層配線材は、下層配線材と同様に、Ｔａ／ＴａＮバリアメタル２１５ｂとＣｕＡｌ配線２１０ｂからなり、Ｔａ／ＴａＮバリアメタルはＰＶＤ法によって形成され、膜厚は１５ｎｍ／５ｎｍである。ＣｕＡｌ配線２１０ｂは、Ｃｕを主成分とし、内部に１．２ａｔｍ％以下のＡｌを含む。
上層配線の上面には絶縁性バリア膜２１１ｂで覆われており、ここでは、プラズマＣＶＤ法によって形成した、比誘電率４．９のＳｉＣＮ膜を用いた。
図５（ｂ）に示すのは、図５（ａ）の構造に、Ｃｕ−ＣＭＰ時に、配線層間絶縁膜の表面を保護するために、ハードマスク膜２１６ａを挿入した構造である。ハードマスク膜としては、シリコン酸化膜、シリコン炭化膜、シリコン炭素窒素膜、などであり、配線層間絶縁膜２１３よりも比誘電率が高く、機械強度に優れることが好ましい。そのため、比誘電率３．０程度のＳｉＯＣＨ膜などを用いて良い。それ以外の構造は、図５（ａ）と同一なので省略する。
図５（ｃ）に示すのは、図５（ｂ）の構造に、エッチストップ膜２１７ａ、２１７ｂ、を挿入した構造である。エッチストップ膜を挿入することで、デュアルダマシン形状の配線溝、およびビアホールの加工性を向上するために備えられた膜であり、加工したい材料に応じて、変更するのが良い。配線溝深さのばらつきを低減することができるようになる。ここでエッチストップ膜、例えばＳｉＯ2膜、ＳｉＮ膜、ＳｉＣ膜、ＳｉＣＮ膜、ＳｉＯＣ膜、ＳｉＯＣＨ膜、又はそれらに有機物を含んだ膜、有機物を主成分とする膜、有機物を主成分とする膜にＳｉＯを含む膜の少なくとも一つを用いることができる。
以上の配線構造を用いると、配線間の容量の低減を両立することができるようになる。また、配線間隔７０ｎｍの櫛形のＴＥＧを用いて配線間のＴＤＤＢ試験を行ったところ、１２５℃にて３ＭＶ／ｃｍ電界を印可したところ、絶縁寿命は６０時間以上となり、十分なＴＤＤＢ耐性を有することを確認した。
このようなデュアルダマシン配線の形成工程を繰り返すことで、図６に示すような多層配線の形成が可能となる。
尚、本実施の形態はデュアルダマシン構造に関して詳しく説明したが、シングルダマシン配線に関しても同様に適用できることは自明である。
なお、本発明は、多孔質絶縁膜を層間絶縁膜の一部に用いた配線構造で構成される多層配線の配線構造とその製造方法に関するものであれば、あらゆるものに適用することが可能であり、その利用の可能性において何ら限定するものではない。
幾つかの好適な実施の形態に関連付けして本発明を説明したが、これら実施の形態および実施例は単に実例を挙げて発明を説明するためのものであって、限定することを意味するものではないことが理解できる。
例えば本発明者によってなされた発明の背景となった利用分野であるＣＭＯＳ回路を有する半導体製造装置技術に関して詳しく説明したが、本発明はそれに限定されるものではなく、例えば、ＤＲＡＭ（Dynamic Random Access Memory）、ＳＲＡＭ（Static Random Access Memory）、フラッシュメモリ、ＦＲＡＭ（Ferro Electric Random Access Memory）、ＭＲＡＭ（Magnetic Random Access Memory）、抵抗変化型メモリ等のようなメモリ回路を有する半導体製品、マイクロプロセッサなどの論理回路を有する半導体製品、あるいはそれらを同時に掲載した混載型の半導体製品にも適用することができる。また、本発明は少なくとも一部に埋め込み型合金配線構造を有する半導体装置、電子回路装置、光回路装置、量子回路装置、マイクロマシンなどにも適用することができる。
本明細書を読んだ後であれば、当業者にとって等価な構成要素や技術による数多くの変更および置換が容易であることが明白であるが、このような変更および置換は、添付の請求項の真の範囲および精神に該当するものであることは明白である。
本発明の第１の実施の形態における多孔質絶縁膜の成膜装置の概略を示す図である。 本発明の第２の実施の形態における多孔質絶縁膜の成膜装置の混合原料供給システムの概略を示す図である。 本発明の第３の実施の形態における多孔質絶縁膜の成膜装置の原料供給システムの概略を示す図である。 本発明の実施例における半導体装置の断面を示す図であり、（ａ）は各材料を積層したときの断面図を示し、（ｂ）はパターニングとドライエッチングを行ったときの断面図を示し、（ｃ）は（ｂ）にて形成された溝部に材料を埋め込んだ完成後の半導体装置の断面図を示す。 本発明の実施例における半導体構造の断面を示す図であり、（ａ）はデュアルダマシン配線の構造の一例の断面図を示し、（ｂ）は（ａ）の構造にハードマスク膜を挿入した場合の断面図を示し、（ｃ）は（ｂ）の構造にエッチストップ膜を挿入した場合の断面図を示す。 本発明の実施例における半導体装置の断面を示す図である。
符号の説明
１ 被成膜部材（半導体装置）
１０ 反応室
２０ ガス供給部
５０ プラズマＣＶＤ装置
１００ 液体の環状有機シロキサン原料と化合物原料との混合原料
１０１ 液体の環状有機シロキサン原料
１０２ 原料タンク
１０３ 液体の化合物原料
１１２ 気化部
１１２ｂ 気化器
１１３ シリコン酸化膜
２００ ＭＯＳＦＥＴ
２０１ 半導体基板
２０２ａ、２０２ｂ シリコン酸化膜
２１０ａ、２１０ｂ 金属配線材
２１１、２１１ａ、２１１ｂ 絶縁性バリア膜
２１２、２１２ａ、２１２ｂ、２１２ｃ ビア層間絶縁膜
２１３ 配線層間絶縁膜
２１４ デュアルダマシン溝
２１５、２１５ａ、２１５ｂ バリアメタル膜
２１６、２１６ａ ハードマスク膜
２１７ａ、２１７ｂ エッチストップ膜
２１８ａ、２１８ｂ、２１８ｃ、２１８ｄ、２１８ｅ、２１８ｆ、２１８ｇ ＳｉＣＮ膜
２１９ａ、２１９ｂ、２１９ｃ、２１９ｄ、２１９ｅ 多孔質絶縁膜
２２０ａ、２２０ｂ、２２０ｃ、２２０ｄ、２２０ｅ、２２０ｆ ＣｕＡｌ
２２１ａ、２２１ｂ、２２１ｃ、２２１ｄ、２２１ｅ、２２１ｆ Ｔａ／ＴａＮ
２２２ ＴｉＮ
２２３ タングステン
２２４ シリコン酸窒化膜
２２５ａ、２２５ｂ Ｔｉ／ＴｉＮ
２２６ ＡｌＣｕ
ＶＵ、ＶＵ１、ＶＵ２ 気化制御ユニット

Claims (9)

  1. 少なくとも環状有機シロキサン原料を反応室に供給し、プラズマ気相成長法によって絶縁膜を形成する方法において、
    前記環状有機シロキサン原料と、前記環状有機シロキサン原料を構成する化学構造の一部を含む化合物原料との混合ガスを用い、
    前記化合物原料が、前記環状有機シロキサンの反応前駆体を含むことを特徴とする多孔質絶縁膜の製造方法。
  2. 前記混合ガスは、気化した状態で、前記環状有機シロキサン原料１００体積％に対する前記化合物原料の混合割合が、５〜２００体積％の範囲内であることを特徴とする請求項１に記載の多孔質絶縁膜の製造方法。
  3. 前記混合ガスは前記環状有機シロキサン原料と前記化合物原料との混合原料を気化させることで形成することを特徴とする請求項１又は２に記載の多孔質絶縁膜の製造方法。
  4. 前記化合物原料は、前記環状有機シロキサン原料の側鎖の一部を含む前記化合物原料であることを特徴とする請求項１乃至３のいずれか一項に記載の多孔質絶縁膜の製造方法。
  5. 前記環状有機シロキサン原料が、下記式１に示す構造であり、かつＲ１、およびＲ２は、メチル基、エチル基、プロピル基、イソプロピル基、ビニル基、アリル基のいずれか一以上であることを特徴とする請求項１乃至４のいずれか一項に記載の多孔質絶縁膜の製造方法。
    Figure 0004656147
  6. 前記環状有機シロキサン原料が、下記式２、下記式３又は下記式４に示す構造を有する原料の少なくともいずれか一であることを特徴とする請求項１乃至５のいずれか一項に記載の多孔質絶縁膜の製造方法。
    Figure 0004656147
    Figure 0004656147
    Figure 0004656147
  7. 前記化合物原料が、下記式５に示す構造を有する化合物を含むことを特徴とする請求項１乃至６のいずれか一項に記載の多孔質絶縁膜の製造方法。
    Figure 0004656147
  8. 前記化合物原料が、少なくともメタノール、エタノール、プロパノール又はイソプロパノールのいずれか一を含むことを特徴とする請求項１乃至７のいずれか一項に記載の多孔質絶縁膜の製造方法。
  9. 少なくとも環状有機シロキサン原料が反応室に供給され、プラズマ気相成長法によって形成された絶縁膜を有する半導体装置であって、
    前記環状有機シロキサン原料と、前記環状有機シロキサンの反応前駆体である化合物原料と、の混合ガスを用いて形成された多孔質絶縁膜を有することを特徴とする半導体装置。
JP2007535437A 2005-09-13 2006-09-08 多孔質絶縁膜の形成方法および半導体装置 Expired - Fee Related JP4656147B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005264619 2005-09-13
JP2005264619 2005-09-13
PCT/JP2006/317819 WO2007032261A1 (ja) 2005-09-13 2006-09-08 多孔質絶縁膜の形成方法および半導体装置

Publications (2)

Publication Number Publication Date
JPWO2007032261A1 JPWO2007032261A1 (ja) 2009-03-19
JP4656147B2 true JP4656147B2 (ja) 2011-03-23

Family

ID=37864856

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007535437A Expired - Fee Related JP4656147B2 (ja) 2005-09-13 2006-09-08 多孔質絶縁膜の形成方法および半導体装置

Country Status (3)

Country Link
US (1) US8715791B2 (ja)
JP (1) JP4656147B2 (ja)
WO (1) WO2007032261A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2009051163A1 (ja) * 2007-10-17 2011-03-03 日本電気株式会社 半導体装置およびその製造方法
US7955950B2 (en) * 2007-10-18 2011-06-07 International Business Machines Corporation Semiconductor-on-insulator substrate with a diffusion barrier
US8211776B2 (en) * 2010-01-05 2012-07-03 International Business Machines Corporation Integrated circuit line with electromigration barriers
JP5864095B2 (ja) * 2010-02-18 2016-02-17 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
TW201348496A (zh) * 2012-02-15 2013-12-01 瑞薩電子股份有限公司 多孔性絕緣膜的製造方法以及包含該膜的半導體裝置
JP5904866B2 (ja) 2012-05-08 2016-04-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
JP5837869B2 (ja) * 2012-12-06 2015-12-24 株式会社フジキン 原料気化供給装置
US9076847B2 (en) 2013-01-18 2015-07-07 International Business Machines Corporation Selective local metal cap layer formation for improved electromigration behavior
US9123726B2 (en) 2013-01-18 2015-09-01 International Business Machines Corporation Selective local metal cap layer formation for improved electromigration behavior
JP6190192B2 (ja) * 2013-07-16 2017-08-30 ソニーセミコンダクタソリューションズ株式会社 放射線撮像装置および放射線撮像表示システム
US9865798B2 (en) 2015-02-24 2018-01-09 Qualcomm Incorporated Electrode structure for resistive memory device
JP6109368B2 (ja) * 2016-03-15 2017-04-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
JP6862049B2 (ja) * 2017-03-31 2021-04-21 東ソー株式会社 環状シロキサン化合物、その製造方法、それを用いてなる電気絶縁膜の製造法及び膜
JP7391741B2 (ja) * 2020-03-23 2023-12-05 株式会社東芝 構造体

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332550A (ja) * 2000-05-24 2001-11-30 Canon Sales Co Inc 半導体装置及びその製造方法
JP2005051192A (ja) * 2002-11-28 2005-02-24 Tosoh Corp 有機シラン、有機シロキサン化合物を含んでなる絶縁膜用材料、その製造方法および半導体デバイス
WO2005053009A1 (ja) * 2003-11-28 2005-06-09 Nec Corporation 多孔質絶縁膜及びその製造方法並びに多孔質絶縁膜を用いた半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5630878A (en) * 1994-02-20 1997-05-20 Stec Inc. Liquid material-vaporizing and supplying apparatus
US6974766B1 (en) 1998-10-01 2005-12-13 Applied Materials, Inc. In situ deposition of a low κ dielectric layer, barrier layer, etch stop, and anti-reflective coating for damascene application
US20020062789A1 (en) * 2000-11-29 2002-05-30 Tue Nguyen Apparatus and method for multi-layer deposition
JP4217870B2 (ja) * 2002-07-15 2009-02-04 日本電気株式会社 有機シロキサン共重合体膜、その製造方法、成長装置、ならびに該共重合体膜を用いた半導体装置
US7404990B2 (en) * 2002-11-14 2008-07-29 Air Products And Chemicals, Inc. Non-thermal process for forming porous low dielectric constant films
JP4746829B2 (ja) 2003-01-31 2011-08-10 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US7241704B1 (en) * 2003-03-31 2007-07-10 Novellus Systems, Inc. Methods for producing low stress porous low-k dielectric materials using precursors with organic functional groups
EP1623454A2 (en) * 2003-05-09 2006-02-08 ASM America, Inc. Reactor surface passivation through chemical deactivation
JP4610487B2 (ja) * 2003-12-25 2011-01-12 株式会社Ａｄｅｋａ 金属化合物、薄膜形成用原料及び薄膜の製造方法
JP2005294333A (ja) 2004-03-31 2005-10-20 Semiconductor Process Laboratory Co Ltd 成膜方法及び半導体装置
US7112541B2 (en) * 2004-05-06 2006-09-26 Applied Materials, Inc. In-situ oxide capping after CVD low k deposition
JP2006004996A (ja) * 2004-06-15 2006-01-05 Semiconductor Process Laboratory Co Ltd 層間絶縁膜及び拡散防止膜とこれらのソース材料、膜形成方法、膜形成用プラズマｃｖｄ装置
JP2006004992A (ja) 2004-06-15 2006-01-05 Seiko Epson Corp 研磨装置管理システム、管理装置、管理装置制御プログラム及び管理装置制御方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332550A (ja) * 2000-05-24 2001-11-30 Canon Sales Co Inc 半導体装置及びその製造方法
JP2005051192A (ja) * 2002-11-28 2005-02-24 Tosoh Corp 有機シラン、有機シロキサン化合物を含んでなる絶縁膜用材料、その製造方法および半導体デバイス
WO2005053009A1 (ja) * 2003-11-28 2005-06-09 Nec Corporation 多孔質絶縁膜及びその製造方法並びに多孔質絶縁膜を用いた半導体装置

Also Published As

Publication number Publication date
US8715791B2 (en) 2014-05-06
JPWO2007032261A1 (ja) 2009-03-19
WO2007032261A1 (ja) 2007-03-22
US20100219512A1 (en) 2010-09-02

Similar Documents

Publication Publication Date Title
JP4812838B2 (ja) 多孔質絶縁膜の形成方法
JP5168142B2 (ja) 半導体装置
JP5267130B2 (ja) 半導体装置およびその製造方法
CN102237272B (zh) 半导体装置和半导体装置制造方法
US7163721B2 (en) Method to plasma deposit on organic polymer dielectric film
US11177167B2 (en) Ultrathin multilayer metal alloy liner for nano Cu interconnects
JP5093479B2 (ja) 多孔質絶縁膜の形成方法
JP4656147B2 (ja) 多孔質絶縁膜の形成方法および半導体装置
KR20200037053A (ko) 다마신 프로세스에서의 금속 장벽의 선택적 성막
JP5349789B2 (ja) 多層配線の形成方法
CN100479146C (zh) 互连结构及其形成方法
JP2005033203A (ja) シリコンカーバイド膜の形成方法
US7282441B2 (en) De-fluorination after via etch to preserve passivation
JP4900239B2 (ja) 有機シリコン系膜の形成方法、当該有機シリコン系膜を有する半導体装置及びその製造方法
KR20010114051A (ko) 반도체 소자의 금속 배선 형성 방법
JPWO2011158691A1 (ja) 抵抗変化素子及び抵抗変化素子の製造方法
KR20160098502A (ko) 진보된 배선들을 위한 유전체 캡핑 배리어로서의 금속-함유 필름들
JP4325569B2 (ja) 有機シリコン系膜の形成方法、及び有機シリコン系膜を有する半導体装置
JP3843275B2 (ja) 半導体装置の製造方法
JP2009081179A (ja) Ｂｃｎ系の絶縁膜及びその製造方法並びに半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090820

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091015

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20100809

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20100826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100914

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101130

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101213

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4656147

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees