Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4812838B2 - 多孔質絶縁膜の形成方法 - Google Patents
[go: Go Back, main page]

JP4812838B2 - 多孔質絶縁膜の形成方法 - Google Patents

多孔質絶縁膜の形成方法 Download PDF

Info

Publication number
JP4812838B2
JP4812838B2 JP2008525919A JP2008525919A JP4812838B2 JP 4812838 B2 JP4812838 B2 JP 4812838B2 JP 2008525919 A JP2008525919 A JP 2008525919A JP 2008525919 A JP2008525919 A JP 2008525919A JP 4812838 B2 JP4812838 B2 JP 4812838B2
Authority
JP
Japan
Prior art keywords
raw material
insulating film
group
film
organic silica
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008525919A
Other languages
English (en)
Other versions
JPWO2008010591A1 (ja
Inventor
博規 山本
文則 伊藤
宗弘 多田
喜宏 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2008525919A priority Critical patent/JP4812838B2/ja
Publication of JPWO2008010591A1 publication Critical patent/JPWO2008010591A1/ja
Application granted granted Critical
Publication of JP4812838B2 publication Critical patent/JP4812838B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/072—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/45—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts
    • H10W20/46—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts comprising air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H10P14/6336—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
    • H10P14/668—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials
    • H10P14/6681—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si
    • H10P14/6684—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H10P14/6686—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/6922—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31652—Of asbestos
    • Y10T428/31663—As siloxane, silicone or silane

Landscapes

  • Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Physical Vapour Deposition (AREA)

Description

本発明は、多孔質絶縁膜の形成方法に関し、特に、Ｃｕを主成分とするダマシン配線構造を有する半導体装置に使用できる多孔質絶縁膜の形成方法に関する。
シリコン半導体集積回路（ＬＳＩ）において、従来、導電材料には、アルミニウム（Ａｌ）またはＡｌ合金が広く用いられてきた。そして、ＬＳＩの製造方法の微細化の進行に伴い、配線における配線抵抗の低減と高信頼化のために、導電材料に銅（Ｃｕ）が使用されるようになってきた。Ｃｕはシリコン酸化膜中に容易に拡散するため、Ｃｕ配線の側面および底面には、Ｃｕの拡散を防止する導電性バリアメタル膜が用いられ、Ｃｕ配線の上面には、絶縁性バリア膜が用いられてきた。
近年のＬＳＩの微細化の進展に伴って、配線寸法の微細化が更に進み、配線間容量の増大が問題となってきており、層間絶縁膜へ多孔質低誘電率膜の導入が進められている。これは、半導体素子に多層配線を用いることで高速かつ低電力で接続するためには、微細化だけでなく、層間絶縁膜の低誘電率化が有効であり、これら双方を両立することが求められていたためである。
層間絶縁膜の低誘電率化には、ポロジェンを導入しそれを抜くことで膜質の空孔率を上げ、或いは、ハイドロカーボンの導入が試みられている。低誘電率膜は、例えばＨＳＱ（ハイドロゲンシルセスキオキサン（Hydrogen Silsesquioxane））膜、ＣＤＯ（カーボンドープトオキサイド（Carbon doped oxide））あるいは有機膜などである。そして、回転塗布法や気相法などにより形成される。特開２００４−２８９１０５号公報ではプラズマＣＶＤ法を用いた、多孔質絶縁膜の形成技術が記載されている。特表２００２−５２６９１６号公報では環状有機シロキサンを用いて多孔質絶縁膜を形成する技術が記載されている。
発明者は、従来技術について以下のように考えた。特開２００４−２８９１０５号公報に記載の技術を用いた場合、原料モノマーはプラズマ中で分解される、切断−再結合型の成膜方法である。そのため、原料モノマーに結合していた炭化水素成分が脱離してしまうため、比誘電率が低減できないという問題を有していた。また特表２００２−５２６９１６号公報に記載の、環状シロキサン原料モノマーを用いた技術では、シロキサンの環状構造が骨格となり、比誘電率２．６程度が得られ、さらに側鎖にイソプロピル基を有することで、立体障害を形成し、側鎖にビニル基を有することでモノマーの付加反応を促進させ、比誘電率２．５程度を得ることができることになるが、膜強度の面で問題があった。
さらに膜の低誘電率化が進むに連れ、膜の空孔率が上がり、その結果として膜強度の低下を招いている。この膜強度の低下に伴い層間の密着性も低下しデバイスの信頼性を低下させている。
 発明の概要
そこで、本発明は、シロキサン原料モノマーを用いた絶縁膜の形成方法であって、高い成膜速度で絶縁膜を形成する絶縁膜の形成方法を提供することを目的とする。また、本発明は、及び、上記絶縁膜の方法を用いて形成される絶縁膜及び当該絶縁膜を有する半導体装置（半導体デバイス）を提供することをも目的とする。
本発明は、第１の好ましい態様において、環状有機シリカ構造を持つ２種以上の原料の気体をプラズマ反応によって成膜させた有機シリカ膜の形成方法であり、主骨格に３員環ＳｉＯ環状構造を持つ原料と４員環ＳｉＯ環状構造をもつ原料からなり、かつこれら原料の少なくとも１種は側鎖に少なくとも１つの不飽和炭化水素基を持つことを特徴とする絶縁膜の形成方法を提供する。
本発明は、第２の好ましい態様において、環状有機シリカ構造を持つ１種以上の原料の気体と、直鎖状有機シリカ構造を持つ１種以上の原料の気体とを、プラズマ反応によって成膜させた有機シリカ膜の形成方法であり、環状有機シリカ構造を持つ原料は主骨格に３員環ＳｉＯ環状構造を持ち、かつ直鎖状有機シリカ構造を持つ原料の元素組成比がＨ／Ｃ≧１．６、Ｃ／Ｓｉ≧５、Ｈ／Ｓｉ≧８であり、かつこれら原料の側鎖に少なくとも１つの不飽和炭化水素基を持ち、
前記直鎖状有機シリカ構造を持つ原料の直鎖状有機シリカ化合物が、下記式１１に示す構造であり、Ｒ５は不飽和炭素化合物、Ｒ６、Ｒ７、Ｒ８は飽和炭素化合物であり、Ｒ５はビニル基又はアリル基、Ｒ６、Ｒ７、Ｒ８はメチル基、エチル基、プロピル基、イソプロピル基、ブチル基のいずれかであることを特徴とする絶縁膜の形成方法を提供する。
Figure 0004812838
本発明の前記目的及び他の目的、特徴及び利点は、添付の図面を参照しての以下の記述により明らかになる。
図１Ａは、従来のデュアルダマシン配線構造を、図１Ｂは、より実効比誘電率を下げた配線構造を、それぞれ示す断面図である。 本発明方法で用いる多孔質絶縁膜の成膜装置の概略を示す図である。 図２Ａの成膜装置の一部を示す概略図である。 本発明の第１の例示的な実施形態と比較例１、２の膜強度とについて、ｋ値を示したグラフである。 例示的な第１の実施形態と比較例１、２のポアサイズと分布を示したグラフである。 例示的な第１の実施形態で製造された膜のＳｉ−Ｏ−Ｓｉ結合のFTIR分光測定結果の一例を示したグラフである。 例示的な第１の実施形態における、Ｓｉ−Ｏ−Ｓｉ結合のNetwork構造とCage構造のFTIRピーク強度比を示したグラフである。 本発明の例示的な第２の実の形態と比較例の膜強度とについて、ｋ値の関係を示したグラフである。 例示的な第２の実施の形態と比較例の密着強度とについて、ｋ値の関係を示したグラフである。 例示的な第２の実施形態における膜のRaman分光測定結果を示したグラフである。
本発明を詳細に説明する前に、本願明細書における用語の意味を説明する。低誘電率絶縁膜とは、例えば配線材を絶縁分離する膜（層間絶縁膜）であり、半導体素子を接続する多層配線間の容量を低減するため、シリコン酸化膜（比誘電率４．２）よりも比誘電率の低い材料を指す。特に、多孔質絶縁膜としては、例えば、シリコン酸化膜を多孔化して、比誘電率を小さくした材料や、ＨＳＱ（ハイドロゲンシルセスキオキサン（Hydrogen Silsesquioxane））膜、もしくはＳｉＯＣＨ、ＳｉＯＣ（例えば、Black DiamondTM、CORALTM、AuroraTM）などを多孔化して、比誘電率を小さくした材料などがある。これらの膜のさらなる低誘電率化が望まれているところである。
金属配線材とは、Ｃｕを主成分とする金属配線材料である。金属配線材の信頼性を向上させるため、Ｃｕ以外の金属元素がＣｕからなる部材に含まれていても良く、Ｃｕ以外の金属元素がＣｕの上面や側面などに形成されていても良い。
ダマシン配線とは、あらかじめ形成された層間絶縁膜の溝に、金属配線材を埋め込み、溝内以外の余剰な金属を、例えばＣＭＰなどにより除去することで形成される埋め込み配線をさす。Ｃｕによりダマシン配線を形成する場合には、Ｃｕ配線の側面および外周をバリアメタルで覆い、Ｃｕ配線の上面を絶縁性バリア膜で覆う配線構造が一般に用いられる。
ＣＭＰ（Chemical Mechanical Polishing）法とは、多層配線形成プロセス中に生じるウェハ表面の凹凸を、研磨液をウェハ表面に流しながら回転させた研磨パッドに接触させて研磨することによって平坦化する方法である。ダマシン法による配線形成においては、特に、配線溝あるいはビアホールに対し金属を埋設した後に、余剰の金属部分を除去し、平坦な配線表面を得るために用いる。
バリアメタルとは、例えば、配線を構成する金属元素が層間絶縁膜や下層へ拡散することを防止するために、配線の側面および底面を被覆する、バリア性を有する導電性膜を示す。例えば、配線がＣｕを主成分とする金属元素からなる場合には、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）、炭窒化タングステン（ＷＣＮ）のような高融点金属やその窒化物等、またはそれらの積層膜が使用される。
絶縁性バリア膜とはＣｕ配線の上面に形成され、Ｃｕの酸化や絶縁膜中へのＣｕの拡散を防ぐ機能、および加工時にエッチングストップ層としての役割を有する。例えば、ＳｉＣ膜、ＳｉＣＮ膜、ＳｉＮ膜などが用いられている。
半導体基板とは、半導体装置がその上に形成される基板であり、特に単結晶シリコン基板上だけでなく、ＳＯＩ（Silicon on Insulator）基板や、ＴＦＴ（Thin film transistor）などの液晶製造用基板などを含む。
ハードマスクとは、層間絶縁膜の低誘電率化による強度低下により、直接ＣＭＰを行うのが困難な場合に、層間絶縁膜上に積層し、保護する役割の絶縁膜をさす。
パッシベーション膜とは、半導体素子の最上層に形成され、外部からの水分などから半導体素子を保護する役割を有する。本発明ではプラズマＣＶＤ法で形成したシリコン酸窒素化膜（ＳｉＯＮ）や、ポリイミド膜などが用いられる。
プラズマＣＶＤ法とは、例えば、気体状の原料を減圧下の反応室に連続的に供給し、プラズマエネルギーによって、分子を励起状態にし、気相反応、あるいは基板表面反応などによって基板上に連続膜を形成する手法である。
ＰＶＤ法とは、通常のスパッタリング法でもよいが、埋め込み特性の向上や、膜質の向上や、膜厚のウェハ面内均一性を図る上では、例えばロングスロースパッタリング法やコリメートスパッタリング法、イオナイズドスパッタリング法、などの指向性の高いスパッタリング法を用いることもできる。合金をスパッタする場合には、あらかじめ金属ターゲット内に主成分以外の金属を固溶限以下で含有させることで、成膜された金属膜を合金膜とすることができる。本発明中では、主にダマシンＣｕ配線を形成する際のＣｕシード層や、バリアメタル層を形成する際に使用することができる。
本発明の好適な第１の態様の絶縁膜の形成方法は、環状有機シリカ構造を持つ２種以上の原料の気体をプラズマ反応によって成膜させた有機シリカ膜の形成方法であり、主骨格に３員環ＳｉＯ環状構造を持つ原料と４員環ＳｉＯ環状構造をもつ原料からなり、かつこれら原料の少なくとも１種は側鎖に少なくとも１つの不飽和炭化水素基を持つ方法に向けられる。
本発明の好適な第２の態様の絶縁膜の形成方法は、環状有機シリカ構造を持つ１種以上
の原料の気体と、直鎖状有機シリカ構造を持つ１種以上の原料の気体とを、プラズマ反応
によって成膜させた有機シリカ膜の形成方法であり、環状有機シリカ構造を持つ原料は主
骨格に３員環ＳｉＯ環状構造を持ち、かつ直鎖状有機シリカ構造を持つ原料の元素組成比
がＨ／Ｃ≧１．６、Ｃ／Ｓｉ≧５、Ｈ／Ｓｉ≧８であり、かつこれら原料の側鎖に少なく
とも１つの不飽和炭化水素基を持ち、
前記直鎖状有機シリカ構造を持つ原料の直鎖状有機シリカ化合物が、下記式１１に示す構造であり、Ｒ５は不飽和炭素化合物、Ｒ６、Ｒ７、Ｒ８は飽和炭素化合物であり、Ｒ５はビニル基又はアリル基、Ｒ６、Ｒ７、Ｒ８はメチル基、エチル基、プロピル基、イソプロピル基、ブチル基のいずれかであることを特徴とする方法に向けられる。
Figure 0004812838
本発明の絶縁膜の形成方法では、シリカ構造を持つ原料が、それぞれ異なる気化器により気体化し反応容器に導入されることが好ましい。さらにはシリカ構造を持つ原料が同一の気化器により気体化し反応容器に導入されることが好ましい。また有機シリカ原料としては環状有機シリカ化合物が、下記式１に示す構造であり、Ｒ１、Ｒ２は不飽和炭素化合物または飽和炭素化合物であり、かつ、ビニル基、アリル基、メチル基、エチル基、プロピル基、イソプロピル基、ブチル基のいずれかであることが好ましい。特に、Ｒ１は不飽和炭素化合物、Ｒ２は飽和炭素化合物であり、Ｒ１はビニル基又はアリル基、Ｒ２はメチル基、エチル基、プロピル基、イソプロピル基、ブチル基のいずれか一つであることが好ましい。
Figure 0004812838
さらに、環状有機シリカ化合物が下記式２、３、４、５に示す構造を有する化合物の少なくともいずれか１つであることが好ましい。
Figure 0004812838
Figure 0004812838
Figure 0004812838
Figure 0004812838
また環状有機シリカ化合物が、下記式６に示す構造であり、Ｒ３、Ｒ４は不飽和炭素化合物、飽和炭素化合物または水素であり、かつ、水素、ビニル基、アリル基、メチルビニル基、メチル基、エチル基、プロピル基、イソプロピル基、ブチル基のいずれかであることが好ましい。特に、Ｒ３は不飽和炭素化合物、Ｒ４は飽和炭素化合物または水素であり、Ｒ３はビニル基、アリル基又はメチルビニル基、Ｒ４は水素、メチル基、エチル基、プロピル基、イソプロピル基、ブチル基のいずれか一つであることが好ましい。
Figure 0004812838
さらに環状有機シリカ化合物が下記式７、８、９、１０に示す構造を有する化合物の少なくともいずれか１つであることが好ましい。
Figure 0004812838
Figure 0004812838
Figure 0004812838
Figure 0004812838
また直鎖状有機シリカ化合物が下記式１２に示す構造を有する化合物であることが好ましい。
Figure 0004812838
また、上記絶縁膜の形成方法により形成される絶縁膜は、少なくともアモルファスカーボンが含まれることが好ましい。さらに前記絶縁膜において含まれるアモルファスカーボンがＳｐ２構造とＳｐ３構造を兼ね備えることが好ましい。
またこれら絶縁膜を使用した半導体デバイスとしては上記有機シリカ構造を持つ原料の比を変化させて形成された２層以上の絶縁膜をもつことが好ましい。
本発明の多孔質絶縁膜の形成方法、絶縁膜および半導体装置（半導体デバイス）を用いることにより、層間絶縁膜の低誘電率化を達成し、ひいては配線の性能を向上させ、高速、低消費電力なＬＳＩの形成が可能となる。
以下、本発明の絶縁膜の形成方法に用いてもよい環状有機シリカ化合物（シロキサン）原料および直鎖状有機シリカ化合物（シロキサン）原料について説明する。
有機シロキサン原料は、式１、６、１１で示される化合物である。式１、６、１１のアルキル基Ｒ１〜Ｒ８は、水素、メチル基、エチル基、プロピル基、イソプロピル基、ビニル基、アリル基、メチルビニル基、ブチル基等である。
Figure 0004812838
Figure 0004812838
Figure 0004812838
（第１の例示的な実施形態）
本発明を用いて、層間絶縁膜として好適な絶縁膜を、少なくとも１種以上の有機シロキサン原料を反応室に供給し、プラズマ気相成長法によって絶縁膜を形成することができる。
以下に気体化した原料を反応室に供給し、絶縁膜を形成する例示的な第１の実施の形態について図２Ａ、２Ｂを参照して説明する。
図２Ａは、本発明の方法に基づいて多孔質絶縁膜を形成（成膜）する際に使用することができるプラズマＣＶＤ装置の一例を示す概略図である。同図に示すプラズマＣＶＤ装置５０は、反応室１０、ガス供給部２０、真空ポンプ３０、及び高周波電源４０を備えている。ガス供給部２０はガス供給管２２により反応室１０と接続されており、真空ポンプ３０は、バルブ３２及び冷却トラップ３４が途中に配置されたガス排出管３６により反応室１０に接続されている。そして、高周波電源４０はマッチングボックス４２が途中に配置された高周波ケーブル４４により反応室１０に接続されている。
反応室１０内には、半導体基板等の被成膜部材１を保持し、加熱する基板加熱部３と、ガス供給管２２の一端が接続されてガスの噴出部として機能するシャワーヘッド５とが互いに対向した状態で配置されている。基板加熱部３にはアース線７が接続され、シャワーヘッド５には高周波ケーブル４４が接続されている。したがって、ガス供給部２０からガス供給管２２を介してシャワーヘッド５に原料ガス等を供給すると共に、高周波電源４０で作り出された高周波電力を高周波ケーブル４４の途中に配置されたマッチングボックス４２により所定の周波数にしてシャワーヘッド５に供給することにより、基板加熱部３とシャワーヘッド５との間の空間のガスをプラズマ化させることができる。
なお、ガス供給管２２には、途中に流量制御器２４とバルブ２６とが配置されたクリーニングガス供給管２８が接続されており、ガス排出管３６におけるバルブ３２と冷却トラップ３４との間からは廃液配管３８が分岐している。ガス供給管２２の周囲には、各ガスが移送過程で液化するのを防止するためにヒータ（図示せず。）を設け、ガス供給管２２を加温することが好ましい。同様に、反応室１０の周囲にもヒータ（図示せず。）を設けて、当該反応室１０を加温することが好ましい。
ガス供給部２０の内部を図２Ｂに示す。気化制御ユニットＶＵ１、ＶＵ２は、液体の環状有機シロキサン原料１０１、１０３を収容する原料タンク１０２と、圧送ガス供給管１０４を介して原料タンク１０２内に圧送ガスを供給する圧送ガス供給装置１０６と、原料タンク１０２内に一端が挿入された原料移送管１０８と、原料移送管１０８の途中に設けられた液体流量制御部１１０と、原料移送管１０８の他端側に配置された気化部１１２とを有している。上記の液体流量制御部１１０は、２つのバルブ１１０ａ、１１０ｂと当該バルブ１１０ａ、１１０ｂ間に配置された液体流量制御器１１０ｃとを備えており、上記の気化部１１２は、原料移送管１０８の上記他端側に設けられたバルブ１１２ａと、原料移送管１０８の上記他端に接続された気化器１１２ｂとを備えている。
さらに、各気化制御ユニットＶＵ１、ＶＵ２は、キャリアガス用もしくは希釈ガス用のガス供給タンク１１４（以下、「キャリアガス供給タンク１１４」という。）と、キャリアガス供給タンク１１４内のキャリアガスもしくは希釈ガスを液体流量制御部１１０と気化部１１２との間において原料化合物移送管１０８に供給する配管１１６とを備えている。配管１１６の途中には、２つのバルブ１１８ａ、１１８ｂと当該バルブ１１８ａ、１１８ｂ間に配置された気体流量制御器１１８ｃとを備えた気体流量制御部１１８が設けられている。
気化制御ユニットＶＵ１は、圧送ガス供給装置１０６から圧送ガス供給管１０４を介して原料タンク１０２内に圧送ガスを供給すると、原料タンク１０２の内圧が高まり、当該原料タンク１０２内の液体の第一有機シロキサン原料１０１が原料移送管１０８を介して気化部１１２へ向けて移送され、途中でキャリアガスもしくは希釈ガスと合流して気化部１１２に達する。気化部１１２に達した液体の環状有機シロキサン原料１０１は、気化部１１２の導入部での圧力減少と、ヒータ（図示せず。）による加熱とによって気化する。
気化制御ユニットＶＵ２も同様に、圧送ガス供給装置１０６から圧送ガス供給管１０４を介して原料タンク１０２内に圧送ガスを供給すると、原料タンク１０２の内圧が高まり、当該原料タンク１０２内の液体の第二有機シロキサン原料１０３が原料移送管１０８を介して気化部１１２へ向けて移送され、途中でキャリアガスもしくは希釈ガスと合流して気化部１１２に達する。気化部１１２に達した液体の環状有機シロキサン原料１０１は、気化部１１２の導入部での圧力減少と、ヒータ（図示せず。）による加熱とによって気化する。
また気化制御ユニットＶＵ１の原料タンク１０２内に２種類以上の有機シリカ材料を導入し、気化制御ユニットＶＵ２を使わず気化制御ユニットＶＵ１の気化部１１２にて同時に気化することも可能である。
各気化器１１２ｂでの気化を円滑に行ううえからは、液体流量制御部１１０におけるバルブ１１０ｃよりも下流側の原料化合物移送管１０８の周囲にヒータを設け、当該原料化合物移送管１０８を加温することが好ましい。同様に、各ガスが液化するのを防止するために、各ガス排出管１２０、１２４、１５２、及び混合器１４０それぞれの周囲にもヒータを設けて、これらを加温することが好ましい。
プラズマＣＶＤ装置５０によって有機シリコン系膜を形成するにあたっては、まず、基板加熱部３上に半導体基板等の被成膜部材１を配置し、バルブ３２を開にした状態で真空ポンプ３０を動作させて反応室１０内の初期真空度を数Ｔｏｒｒにまでする。反応室１０から排出されたガス中の水分は、冷却トラップ３４により除去される。次いで、ガス供給部２０から原料ガス（気体の環状有機シロキサンガス）をキャリアガスもしくは希釈ガスと一緒に反応室１０に供給すると共に、高周波電源４０及びマッチングボックス４２を動作させて所定周波数の高周波電力を反応室１０に供給する。
このとき、個々のガスは、対応する流量制御部１１０、１１８によりその流量を制御され、混合器１４０で所定の組成の混合ガスとなって反応室１０に供給される。反応室１０での原料ガスの分圧は０．１〜３Ｔｏｒｒ程度の範囲内で適宜選定することが好ましい。そして、成膜時の反応室１０の雰囲気圧は、真空ポンプ３０の動作を制御して、１〜６Ｔｏｒｒ程度の範囲内に設定することが好ましい。成膜時における被成膜部材１の表面温度は、基板加熱部３により当該被成膜部材１を加熱して、１００〜４００℃の範囲内で適宜設定することができ、特に２５０〜３５０℃が好ましい。既に説明したように、使用する化合物原料の種類によっては、原料ガスの供給に先立って反応室１０に供給される。
上記のような条件の下に成膜を行うと、原料ガスである環状有機シロキサン原料の分子がプラズマによって励起され、活性化された状態で被成膜部材１の表面へ到達し、ここで絶縁膜を形成する。絶縁膜が不飽和結合を有する基を備えていた場合には、プラズマにより励起されて活性化した有機シリコン化合物の分子が被成膜部材１の表面へ到達して基板加熱部３から更に熱エネルギーを受けとるので、上記の基にある不飽和結合が開環し、分子間で熱重合反応が進行して、絶縁膜が成長する。
なお、反応室１０のクリーニングには、三フッ化窒素（ＮＦ３）、六フッ化硫黄（ＳＦ６）、テトラフルオロメタン（ＣＦ４）、ヘキサフルオロエタン（Ｃ２Ｆ６）等のガスを用いることができ、これらのガスは、必要に応じて酸素ガス、オゾンガス等との混合ガスとして用いてもよい。クリーニングガスは、クリーニングガス供給管２８を介して反応室１０へ供給される。成膜時と同様に、シャワーヘッド５と基板加熱部３との間に高周波電力を印加し、プラズマを誘起させることで反応室１０のクリーニングを行う。リモートプラズマ等を用いて予めプラズマ状態としたクリーニングガスを用いることも有効である。
本実施の形態では気化制御ユニットＶＵ１の原料タンク１０２内に３員環ＳｉＯ環状構造を持つ原料、気化制御ユニットＶＵ２の原料タンク１０２内に４員環ＳｉＯ環状構造を持つ原料を使い、成膜を行った。
以下の実施例においてｋ値の測定は水銀プローブ、膜強度の測定にはナノインデンター、ポアサイズの測定には微小角Ｘ線測定、膜構造・組成の測定にはFTIR・Raman分光測定を用いた。
（実施例１）
成膜には第一有機シロキサン原料１０１にＲ１にビニル基、Ｒ２にイソプロピル基からなる式１（式３）で示される原料を、第二有機シロキサン原料１０３にはＲ３にビニル基、Ｒ４にメチル基からなる式６（式７）で示される原料を使用した。第一有機シロキサン原料と第二有機シロキサン原料比（モル比）は１：９〜９：１である。
図３は第一有機シロキサン原料と、第二有機シロキサン原料の比に対する、膜強度（Modulus(GPa)）とｋ値（k-value）の変化を示した図である。横軸の０は第一有機シロキサン原料からのみ成膜される膜、横軸の１は第二有機シロキサン原料からのみ成膜される膜の特性を示す。第一有機シロキサン原料からのｋ値の変化と、膜強度の変化を示し原料比１：９〜８：２の間では、ｋ値はほとんど増加しないのに対し、膜強度は増加していくことが判明した。
図４にはポアサイズ分布を示すが、第一有機シロキサン原料である３員環ＳｉＯ環状構造を持つ原料のみの場合シャープなポア分布を示すのに対し、第二有機シロキサン原料である４員環ＳｉＯ環状構造を持つ原料を用いた場合、ポアサイズが大きくなり、かつ、ポアサイズの大きいほうに向かいその分布がブロードになっている。
図５にはRaman分光測定にて測定した有機シロキサン膜のＳｉ−Ｏ−Ｓｉ結合のピークを示し、これらピークは高波数側にCageタイプの結合、低波数側にnetworkタイプの結合に分離できる。図３と同様に第一有機シロキサン原料と第二有機シロキサン原料比（モル比）に対する、Raman分光分析で得られたＳｉ−Ｏ−ＳｉのCageタイプの結合のピーク強度と、networkタイプのピーク強度比を図６に示す。この結果から第二有機シロキサン原料である４員環ＳｉＯ環状構造を持つ原料が加わることで、networkタイプのＳｉ−Ｏ−Ｓｉ構造が増加する。図５と図６の結果から４員環ＳｉＯ環状構造を持つ原料は成膜の際、環状構造の一部が開環しＳｉ−Ｏ−Ｓｉ結合のクロスリンクにより、ネットワーク構造を作ることから膜強度が増加すると考えられる。３員環ＳｉＯ構造が平面であるのに対し、４員環ＳｉＯ構造は平面ではなくＳｉとＯが平面上に存在しないためまた４員環ＳｉＯ
環状構造を持つ原料が３員環ＳｉＯ環状構造を持つ原料と比較し開環しやすいと考えられる。
（実施例２）
成膜には第一有機シロキサン原料１０１にＲ１にビニル基、Ｒ２にエチル基からなる式１で示される原料を、第二有機シロキサン原料１０３にはＲ３にビニル基、Ｒ４にメチル基からなる式６（式７）で示される原料を使用した。第一有機シロキサン原料と第二有機シロキサン原料比（モル比）は８：２である。
（実施例３）
成膜には第一有機シロキサン原料１０１にＲ１にエチル基、Ｒ２にイソプロピル基からなる式１（式４）で示される原料を、第二有機シロキサン原料１０３にはＲ３にビニル基、Ｒ４にメチル基からなる式６（式７）で示される原料を使用した。第一有機シロキサン原料と第二有機シロキサン原料比（モル比）は７：３である。
（実施例４）
成膜には第一有機シロキサン原料１０１にＲ１にビニル基、Ｒ２にｎ−ブチル基からなる式１（式５）で示される原料を、第二有機シロキサン原料１０３にはＲ３にビニル基、Ｒ４にメチル基からなる式６（式７）で示される原料を使用した。第一有機シロキサン原料と第二有機シロキサン原料比（モル比）は６：４である。
（実施例５）
成膜には第一有機シロキサン原料１０１にＲ１にビニル基、Ｒ２にイソプロピル基からなる式１（式３）で示される原料を、第二有機シロキサン原料１０３にはＲ３にビニル基、Ｒ４に水素からなる式６（式８）で示される原料を使用した。第一有機シロキサン原料と第二有機シロキサン原料比（モル比）は５：５である。
（実施例６）
成膜には第一有機シロキサン原料１０１にＲ１にビニル基、Ｒ２にイソプロピル基からなる式１（式３）で示される原料を、第二有機シロキサン原料１０３にはＲ３にメチルビニル基、Ｒ４に水素からなる式６（式１０）で示される原料を使用した。第一有機シロキサン原料と第二有機シロキサン原料比（モル比）は３：７である。
（実施例７）
成膜には第一有機シロキサン原料１０１にＲ１にビニル基、Ｒ２にイソプロピル基からなる式１（式３）で示される原料を、第二有機シロキサン原料１０３にはＲ３にメチルビニル基、Ｒ４にメチル基からなる式６（式９）で示される原料を使用した。第一有機シロキサン原料と第二有機シロキサン原料比（モル比）は１：９である。
（比較例１）
成膜には第一有機シロキサン原料１０１にＲ１にビニル基、Ｒ２にイソプロピル基からなる式１（式３）で示される原料のみを使用した。
（比較例２）
成膜には第一有機シロキサン原料１０１にＲ１にビニル基、Ｒ２にメチル基からなる式６（式７）で示される原料のみを使用した。
実施例１〜７及び比較例１〜２の結果を表１に示す。表１と図３を参照すると、比較例１では３員環ＳｉＯ環状構造を持つ原料のみの成膜であるが、低いｋ値が得られるのに対し、膜強度は３ＧＰａと弱い。それに対し比較例２は高い膜強度が得られているもののｋ値が高いことが判明した。表１におけるΔｋとΔModulusは第一有機シロキサン原料１０１のみで成膜したとき（比較例１）の値と比較して増加した値である。
Figure 0004812838
（第２の例示的な実施形態）
本実施の形態では気化制御ユニットＶＵ１の原料タンク１０２内に３員環ＳｉＯ環状構造を持つ原料、気化制御ユニットＶＵ２の原料タンク１０２内に直鎖状ＳｉＯ構造を持つ原料を使い、成膜を行った。それ以外の条件は第１の実施の形態と同じとした。
（実施例８）
成膜には第一有機シロキサン原料１０１にＲ１にビニル基、Ｒ２にイソプロピル基からなる式１（式３）で示される原料を、第二有機シロキサン原料１０３にはＲ５にビニル基、Ｒ６にイソプロピル基、Ｒ７、Ｒ８にメチル基からなる式１１（式１２）で示される原料を使用した。第一有機シロキサン原料と第二有機シロキサン原料比（モル比）は１：９〜９：１である。
図７はｋ値に対する膜強度の変化、図８は密着強度（Adhesion(MPa・m1/2)）をそれぞれ示した図である。黒四角が本実施の形態を示し、白丸は後述する比較例を示したものである。ｋ値の低い部分では、実施例８と比較例の膜強度に関して、差は認められないが、密着強度に関しては実施例８のほうが高い値を示した。一方、ｋ値の高い部分では実施例８のほうが高い膜強度と密着強度を示した。
そこでこれら膜をRaman分光分析にて評価を行ったところ、図９に見られるようなピークが観察された。１２００〜１６００ｃｍ−１にかけてはアモルファスカーボン起因と見られるブロードなピークと２重結合及びハイドロカーボンのピークが存在し、５００ｃｍ−１付近にはポリシロキサンに起因するピークが存在している。ポリシロキサンはＳｉ−Ｏ構造のクロスリンクしたものであり、高い膜強度が得られる一因と考えられる。アモルファスカーボンのピークは１４００ｃｍ−１と１６００ｃｍ−１付近にピークがあり、一般的に１４００ｃｍ−１付近のピークはＳｐ２構造の炭素、１６００ｃｍ−１付近のピークはＳｐ３構造の炭素に起因しているといわれている。Ｓｐ３構造の炭素はダイヤモンドに代表されるように強度が高いため、これらの膜は高い膜強度と、密着強度を持つと考えられる。炭素のＳｐ３構造に関してはRaman分光分析のほかにEELS（Electron Energy Loss Spectrscopy）を使い、確認することも可能である。このような硬いアモルファスカーボンの作製には側鎖の炭素原子の存在もさることながら、水素原子の存在も重要であり、特にプラズマ中におけるメチルラジカルの存在により硬いアモルファスカーボンが得られることが判明している。その結果、直鎖状ＳｉＯ構造をもつ原料の原子比はＨ／Ｃ≧１．６、Ｃ／Ｓｉ≧５、Ｈ／Ｓｉ≧８を実現することで、膜強度の向上が図れることが判明した。
（実施例９）
成膜には第一有機シロキサン原料１０１にＲ１にビニル基、Ｒ２にメチル基からなる式１（式２）で示される原料を、第二有機シロキサン原料１０３にはＲ５にビニル基、Ｒ６にイソプロピル基、Ｒ７、Ｒ８にメチル基からなる式１１（式１２）で示される原料を使用した。第一有機シロキサン原料と第二有機シロキサン原料比（モル比）は２：８である。
（実施例１０）
成膜には第一有機シロキサン原料１０１にＲ１にエチル基、Ｒ２にイソプロピル基からなる式１（式４）で示される原料を、第二有機シロキサン原料１０３にはＲ５にビニル基、Ｒ６にイソプロピル基、Ｒ７、Ｒ８にメチル基からなる式１１（式１２）で示される原料を使用した。第一有機シロキサン原料と第二有機シロキサン原料比（モル比）は３：７である。
（実施例１１）
成膜には第一有機シロキサン原料１０１にＲ１にビニル基、Ｒ２にｎ−ブチル基からなる式１（式５）で示される原料を、第二有機シロキサン原料１０３にはＲ５にビニル基、Ｒ６にイソプロピル基、Ｒ７、Ｒ８にメチル基からなる式１１（式１２）で示される原料を使用した。第一有機シロキサン原料と第二有機シロキサン原料比（モル比）は４：６である。
（比較例３）
比較例としてＳｉＯＣＨ膜であるＡｕｒｏｒａＴＭ膜を作製し、その膜強度と密着強度を測定した。
（比較例４）
比較例としてＳｉＯＣＨ膜であるBlack DiamondＴＭ膜を作製し、その膜強度と密着強度を測定した。
表２には第一有機シロキサン原料１０１のみを用いた場合（比較例１）と比較し増加した膜強度・密着強度、図７はｋ値に対する膜強度の変化、図８は密着強度をそれぞれ示した図である。比較例３、４と比較すると、本発明の実施例８−１１のような３員環ＳｉＯ構造を持つ原料と直鎖状ＳｉＯ構造を持つ原料を使うことで、同一ｋ値にもかかわらず強度・高密着強度を実現できる。
Figure 0004812838
（第３の実施の形態）
次に本発明における第３の実施の形態について説明する。図１Ａに示す従来のデュアルダマシン配線構造は、下層配線２０１上に、キャップ膜（ＳｉＣＮ）２０２、ビア層間低誘電率膜２０３、エッチングストッパー膜２０４、配線層間低誘電率膜２０５、ハードマスク２０６、キャップ膜（ＳｉＣＮ）２０７が積層されており、ビア層間低誘電率膜２０３中のビア及び配線層間低誘電率膜２０５中の配線溝には、周囲にバリア膜２０９が形成されて、銅２０８が埋め込まれている。図１Ｂのデュアルダマシン構造は、図１の構造から実効被誘電率を下げた構造である。
図１Ａ、図１Ｂに示すような層間絶縁膜が積層される部分において、同一装置内で連続的に成膜されれば、スループットの向上や大気解放による汚染・吸着等の影響を回避でき、それによる層間の密着性向上が期待できる。デバイスの実効誘電率を更に下げるためには、図１Ｂに示すような構造を採用する。こ構造では、ビア層間低誘電率膜２０３と配線層間低誘電率膜２０５にある、エッチングストッパー膜２０４の省略を行い、また、２０６’のハードマスクの低誘電率化を行う。そこで本実施の形態ではビア層間低誘電率膜２０３に第一有機シロキサン原料１０１と第二有機シロキサン原料１０３からなる膜、配線層間低誘電率膜２０５に第一有機シロキサン原料１０１からなる膜、ハードマスク２０６’には第二有機シロキサン原料１０３からなる膜を適用した。
（実施例１２）
成膜には第一有機シロキサン原料１０１にＲ１にビニル基、Ｒ２にイソプロピル基からなる式１（式３）で示される原料を、第二有機シロキサン原料１０３にはＲ５にビニル基、Ｒ６にイソプロピル基、Ｒ７、Ｒ８にメチル基からなる式１１（式１２）で示される原料を使用した。
まずビア層間低誘電率膜２０３成膜のために第一有機シロキサン原料と第二有機シロキサン原料をモル比で２：８に混合しチャンバー内で成膜を行った後、第二有機シロキサン原料の供給を止めるためＶＵ２の１１０ａと１１８ａのバルブをクローズし、第一有機シロキサン原料のみを使い配線層間低誘電率膜２０５を形成する。次に第一有機シロキサン原料の供給を止めるためＶＵ１の１１０ａと１１８ａのバルブをクローズし、第二有機シロキサン原料のみを使いハードマスク２０６’を形成した。
エッチングストッパー膜２０４の省略により溝エッチングの際の終点検出は組成の違いによる発光分光により行った。溝エッチングの際Ａｒ／Ｎ２／ＣＦ４／Ｏ２系のガスによりＣ／Ｓｉの異なる層間絶縁膜をエッチングするとＳｉＦを示す４４０ｎｍの発光スペクトルの変化が異なる。この変化をモニタすることで終点検出可能であるが、４４０ｎｍのスペクトルの時間変化はＣ／Ｓｉ比が低いほど大きいため配線層間低誘電率膜２０５のＣ／Ｓｉ比を大きく、ビア層間低誘電率膜２０３のＣ／Ｓｉ比を小さくすることが必要である。本実施例ではビア層間低誘電率膜２０３のＣ／Ｓｉが１．２であるのに対し、配線層間低誘電率膜２０５のＣ／Ｓｉは２．７であり、エッチングストッパー膜なしに発光分光による終点検出が可能であるため、エッチングプロセスという観点からも本実施例は有効であった。
本実施例で得られた、デバイスの実効誘電率keffは２．９であり、３を下回った。
（実施例１３）
成膜には第一有機シロキサン原料１０１にＲ１にビニル基、Ｒ２にイソプロピル基からなる式１（式３）で示される原料を、第二有機シロキサン原料１０３にはＲ３にビニル基、Ｒ４にメチル基からなる式６（式７）でされる原料を使用した。ビア層間低誘電率膜２０３成膜のために第一有機シロキサン原料と第二有機シロキサン原料をモル比で３：７に混合しチャンバー内で成膜を行った後、第二有機シロキサン原料の供給を止めるためＶＵ２の１１０ａと１１８ａのバルブをクローズし、第一有機シロキサン原料のみを使い配線層間低誘電率膜２０５を形成する。次に第一有機シロキサン原料の供給を止めるためＶＵ１の１１０ａと１１８ａのバルブをクローズし、第二有機シロキサン原料のみを使いハードマスク２０６’を形成した。
本実施例で得られた、デバイスの実効誘電率keffは２．９４であり、３を下回った。
（比較例５）
比較例５としてビア層間低誘電率膜２０３にＡｕｒｏｒａ、エッチングストッパー膜２０４にはＳｉＯ２、配線層間低誘電率膜２０５に第一有機シロキサン原料、ハードマスク２０６にＳｉＯ２を使った（図１Ａ参照）。
本比較例で得られた、デバイスの実効誘電率keffは３．２４であり、３を上回った。前述と同様不飽和炭化水素基の架橋反応により、高い成膜速度が得られ、スループットの向上が期待できる。
以上、本発明をその好適な実施例に基づいて説明したが、本発明の多孔質の絶縁膜の形成方法は、上記実施例の構成にのみ限定されるものではなく、上記実施例の構成から種々の修正及び変更を施したものも、本発明の範囲に含まれる。
本出願は、２００６年７月２１日出願に係る日本特許出願２００６−１９９２７３号を基礎とし且つその優先権を主張するものであり、引用によってその開示の内容の全てを本出願の明細書中に加入する。

Claims (13)

  1. 環状有機シリカ構造を持つ２種以上の原料の気体をプラズマ反応によって成膜させた有機シリカ膜の形成方法であり、主骨格に３員環ＳｉＯ環状構造を持つ原料と４員環ＳｉＯ環状構造をもつ原料からなり、かつこれら原料の少なくとも１種は側鎖に少なくとも１つの不飽和炭化水素基を持つことを特徴とする絶縁膜の形成方法。
  2. 環状有機シリカ構造を持つ１種以上の原料の気体と、直鎖状有機シリカ構造を持つ１種以上の原料の気体とを、プラズマ反応によって成膜させた有機シリカ膜の形成方法であり、前記環状有機シリカ構造を持つ原料は主骨格に３員環ＳｉＯ環状構造を持ち、かつ前記直鎖状有機シリカ構造を持つ原料の元素組成比がＨ／Ｃ≧１．６、Ｃ／Ｓｉ≧５、Ｈ／Ｓｉ≧８であり、かつこれら原料の少なくとも１種は、側鎖に少なくとも１つの不飽和炭化水素基を持ち、
    前記直鎖状有機シリカ構造を持つ原料の直鎖状有機シリカ化合物が、下記式１１に示す構造であり、Ｒ５は不飽和炭素化合物、Ｒ６、Ｒ７、Ｒ８は飽和炭素化合物であり、Ｒ５はビニル基又はアリル基、Ｒ６、Ｒ７、Ｒ８はメチル基、エチル基、プロピル基、イソプロピル基、ブチル基のいずれかであることを特徴とする絶縁膜の形成方法。
    Figure 0004812838
  3. 前記シリカ構造を持つ原料が、それぞれ異なる気化器により気体化し反応容器に導入されることを特徴とする請求項１又は２に記載の絶縁膜の形成方法。
  4. 前記シリカ構造を持つ原料が同一の気化器により気体化し反応容器に導入されることを特徴とする請求項１又は２に記載の絶縁膜の形成方法。
  5. 前記３員環ＳｉＯ環状構造を持つ原料の環状有機シリカ化合物が、下記式１に示す構造であり、Ｒ１、Ｒ２は不飽和炭素化合物または飽和炭素化合物であり、かつ、ビニル基、アリル基、メチル基、エチル基、プロピル基、イソプロピル基、ブチル基のいずれかであることを特徴とする請求項１乃至４のいずれか一項に記載の絶縁膜の形成方法。
    Figure 0004812838
  6. 前記３員環ＳｉＯ環状構造を持つ原料の環状有機シリカ化合物が下記式２、式３、式４、式５に示す構造を有する化合物の少なくともいずれか１つであることを特徴とする請求項１乃至５のいずれか一項に記載の絶縁膜の形成方法。
    Figure 0004812838
    Figure 0004812838
    Figure 0004812838
    Figure 0004812838
  7. 前記４員環ＳｉＯ環状構造を持つ原料の環状有機シリカ化合物が、下記式６に示す構造であり、Ｒ３、Ｒ４は不飽和炭素化合物、飽和炭素化合物または水素であり、かつ、水素、ビニル基、アリル基、メチルビニル基、メチル基、エチル基、プロピル基、イソプロピル基、ブチル基のいずれかであることを特徴とする請求項１又は３乃至６のいずれか一項に記載の絶縁膜の形成方法。
    Figure 0004812838
  8. 前記４員環ＳｉＯ環状構造を持つ原料の環状有機シリカ化合物が下記式７、式８、式９、式１０に示す構造を有する化合物の少なくともいずれか１つであることを特徴とする請求項１又は３乃至７のいずれか一項に記載の絶縁膜の形成方法。
    Figure 0004812838
    Figure 0004812838
    Figure 0004812838
    Figure 0004812838
  9. 前記直鎖状有機シリカ構造を持つ原料の直鎖状有機シリカ化合物が、下記式１２に示す構造を有する化合物であることを特徴とする請求項２乃至６のいずれか一項に記載の絶縁膜の形成方法。
    Figure 0004812838
  10. 請求項１乃至９のいずれか一項に記載の絶縁膜の形成方法により形成される絶縁膜であって、
    前記絶縁膜において少なくともアモルファスカーボンが含まれることを特徴とする絶縁膜。
  11. 請求項１乃至９のいずれか一項に記載の絶縁膜の形成方法により形成される絶縁膜を含む半導体デバイスであって、
    前記絶縁膜にアモルファスカーボンが含まれ、かつ、前記アモルファスカーボンがＳｐ２構造とＳｐ３構造を兼ね備えることを特徴とする半導体デバイス。
  12. 請求項１０に記載の絶縁膜を含む半導体デバイスであって、
    前記絶縁膜に含まれるアモルファスカーボンがＳｐ２構造とＳｐ３構造を兼ね備えることを特徴とする半導体デバイス。
  13. 請求項１１又は１２に記載の半導体デバイスであって、
    前記絶縁膜において有機シリカ構造を持つ原料の比を変化させて形成された絶縁膜を２層以上持つことを特徴とする半導体デバイス。
JP2008525919A 2006-07-21 2007-07-23 多孔質絶縁膜の形成方法 Expired - Fee Related JP4812838B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008525919A JP4812838B2 (ja) 2006-07-21 2007-07-23 多孔質絶縁膜の形成方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006199273 2006-07-21
JP2006199273 2006-07-21
JP2008525919A JP4812838B2 (ja) 2006-07-21 2007-07-23 多孔質絶縁膜の形成方法
PCT/JP2007/064407 WO2008010591A1 (en) 2006-07-21 2007-07-23 Method for forming porous insulating film

Publications (2)

Publication Number Publication Date
JPWO2008010591A1 JPWO2008010591A1 (ja) 2009-12-17
JP4812838B2 true JP4812838B2 (ja) 2011-11-09

Family

ID=38956918

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008525919A Expired - Fee Related JP4812838B2 (ja) 2006-07-21 2007-07-23 多孔質絶縁膜の形成方法

Country Status (4)

Country Link
US (1) US8790785B2 (ja)
JP (1) JP4812838B2 (ja)
CN (1) CN101495674B (ja)
WO (1) WO2008010591A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006101171A1 (ja) * 2005-03-24 2006-09-28 Ulvac, Inc. 真空部品の製造方法、樹脂被膜形成装置及び真空成膜システム
JP5262144B2 (ja) * 2008-01-31 2013-08-14 日本電気株式会社 半導体デバイス及びその製造方法
JP5554951B2 (ja) * 2008-09-11 2014-07-23 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8133821B2 (en) 2008-11-18 2012-03-13 Renesas Electronics Corporation Method of manufacturing porous insulating film, method of manufacturing semiconductor device, and semiconductor device
JP2010278330A (ja) * 2009-05-29 2010-12-09 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
JP2011166106A (ja) * 2010-01-13 2011-08-25 Renesas Electronics Corp 半導体装置の製造方法及び半導体装置
JP2011155077A (ja) * 2010-01-26 2011-08-11 Renesas Electronics Corp 半導体装置の製造方法
JP5864095B2 (ja) * 2010-02-18 2016-02-17 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2011199059A (ja) * 2010-03-19 2011-10-06 Renesas Electronics Corp 半導体装置およびその製造方法
JP2012074651A (ja) * 2010-09-30 2012-04-12 Renesas Electronics Corp 半導体装置、及び、その製造方法
JP6131575B2 (ja) * 2011-12-22 2017-05-24 東ソー株式会社 環状シロキサン化合物の製造方法およびジシロキサン化合物
TW201348496A (zh) * 2012-02-15 2013-12-01 瑞薩電子股份有限公司 多孔性絕緣膜的製造方法以及包含該膜的半導體裝置
FR2987626B1 (fr) * 2012-03-05 2015-04-03 Commissariat Energie Atomique Procede de collage direct utilisant une couche poreuse compressible
JP5904866B2 (ja) 2012-05-08 2016-04-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
JP6109368B2 (ja) * 2016-03-15 2017-04-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
US10170308B1 (en) * 2017-10-11 2019-01-01 International Business Machines Corporation Fabricating semiconductor devices by cross-linking and removing portions of deposited HSQ
JP7126381B2 (ja) * 2018-05-21 2022-08-26 東京エレクトロン株式会社 成膜装置および成膜方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1032199A (ja) * 1996-07-17 1998-02-03 Toshiba Corp 半導体装置
JPH1187340A (ja) * 1997-09-05 1999-03-30 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2002513203A (ja) * 1998-04-28 2002-05-08 シリコン ヴァレイ グループ サーマル システムズ リミテッド ライアビリティ カンパニー 低κ誘電性無機／有機ハイブリッドフィルム及びその製造方法
WO2003019645A1 (en) * 2001-08-30 2003-03-06 Tokyo Electron Limited Method and apparatus for forming film
JP2004047873A (ja) * 2002-07-15 2004-02-12 Nec Corp 有機シロキサン共重合体膜、その製造方法、成長装置、ならびに該共重合体膜を用いた半導体装置
WO2005053009A1 (ja) * 2003-11-28 2005-06-09 Nec Corporation 多孔質絶縁膜及びその製造方法並びに多孔質絶縁膜を用いた半導体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6974766B1 (en) 1998-10-01 2005-12-13 Applied Materials, Inc. In situ deposition of a low κ dielectric layer, barrier layer, etch stop, and anti-reflective coating for damascene application
JP4746829B2 (ja) 2003-01-31 2011-08-10 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1032199A (ja) * 1996-07-17 1998-02-03 Toshiba Corp 半導体装置
JPH1187340A (ja) * 1997-09-05 1999-03-30 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2002513203A (ja) * 1998-04-28 2002-05-08 シリコン ヴァレイ グループ サーマル システムズ リミテッド ライアビリティ カンパニー 低κ誘電性無機／有機ハイブリッドフィルム及びその製造方法
WO2003019645A1 (en) * 2001-08-30 2003-03-06 Tokyo Electron Limited Method and apparatus for forming film
JP2004047873A (ja) * 2002-07-15 2004-02-12 Nec Corp 有機シロキサン共重合体膜、その製造方法、成長装置、ならびに該共重合体膜を用いた半導体装置
WO2005053009A1 (ja) * 2003-11-28 2005-06-09 Nec Corporation 多孔質絶縁膜及びその製造方法並びに多孔質絶縁膜を用いた半導体装置

Also Published As

Publication number Publication date
US20090246538A1 (en) 2009-10-01
WO2008010591A1 (en) 2008-01-24
CN101495674A (zh) 2009-07-29
US8790785B2 (en) 2014-07-29
JPWO2008010591A1 (ja) 2009-12-17
CN101495674B (zh) 2013-07-17

Similar Documents

Publication Publication Date Title
JP4812838B2 (ja) 多孔質絶縁膜の形成方法
JP5267130B2 (ja) 半導体装置およびその製造方法
US7964442B2 (en) Methods to obtain low k dielectric barrier with superior etch resistivity
JP4689026B2 (ja) 極限低誘電率膜のためのキャッピング層
JP5554951B2 (ja) 半導体装置の製造方法
CN100431110C (zh) 低介电氮化硅膜的形成方法和半导体器件及其制造工艺
JP4090740B2 (ja) 集積回路の作製方法および集積回路
CN102237272B (zh) 半导体装置和半导体装置制造方法
US6737747B2 (en) Advanced BEOL interconnect structures with low-k PE CVD cap layer and method thereof
JP5168142B2 (ja) 半導体装置
US7564136B2 (en) Integration scheme for Cu/low-k interconnects
US20090093100A1 (en) Method for forming an air gap in multilevel interconnect structure
US20030134499A1 (en) Bilayer HDP CVD / PE CVD cap in advanced BEOL interconnect structures and method thereof
JP2011166106A (ja) 半導体装置の製造方法及び半導体装置
US9059259B2 (en) Hard mask for back-end-of-line (BEOL) interconnect structure
KR20050020612A (ko) 저유전율막을 형성하는 방법
US9870944B2 (en) Back-end-of-line (BEOL) interconnect structure
JP5093479B2 (ja) 多孔質絶縁膜の形成方法
JP4656147B2 (ja) 多孔質絶縁膜の形成方法および半導体装置
US7314828B2 (en) Repairing method for low-k dielectric materials
CN101241857A (zh) 形成介电结构的方法以及半导体结构
US7129164B2 (en) Method for forming a multi-layer low-K dual damascene
JP2010287655A (ja) 半導体装置の製造方法
JP2016129259A (ja) 半導体装置の製造方法および半導体装置
JP2011181672A (ja) 低誘電率層間絶縁膜および低誘電率層間絶縁膜の成膜方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100223

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110719

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110801

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110823

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110823

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140902

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees