JPS5847717B2 - エンベロ−プ信号発生器 - Google Patents
エンベロ−プ信号発生器Info
- Publication number
- JPS5847717B2 JPS5847717B2 JP52096597A JP9659777A JPS5847717B2 JP S5847717 B2 JPS5847717 B2 JP S5847717B2 JP 52096597 A JP52096597 A JP 52096597A JP 9659777 A JP9659777 A JP 9659777A JP S5847717 B2 JPS5847717 B2 JP S5847717B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- control
- output
- becomes
- charging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 12
- 238000007599 discharging Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 3
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Electrophonic Musical Instruments (AREA)
Description
【発明の詳細な説明】
本発明は、電子楽器のエンベロープ信号発生器に関し、
とくに電圧などの電気的信号によりエンベロープ信号の
波形を任意に設定できるようにしたエンベロープ信号発
生器に関する。
とくに電圧などの電気的信号によりエンベロープ信号の
波形を任意に設定できるようにしたエンベロープ信号発
生器に関する。
従来、電子楽器とくにミュージックシンセサイザに用い
るエンベロープ信号として、アタック部、デイケイ部、
サスティン部およびレリーズ部をもった、いわゆるＡＤ
ＳＲ信号が用いられているが、上記の４つの部分の波形
の時定数を変化させるには、特願昭４９−９９６４７号
にも開示されていルヨウに、４つの可変抵抗器を用いる
ことが多い。
るエンベロープ信号として、アタック部、デイケイ部、
サスティン部およびレリーズ部をもった、いわゆるＡＤ
ＳＲ信号が用いられているが、上記の４つの部分の波形
の時定数を変化させるには、特願昭４９−９９６４７号
にも開示されていルヨウに、４つの可変抵抗器を用いる
ことが多い。
ところが、この場合、上記ＡＤＳＲ信号を複数用意する
ためには、上記可変抵抗器の代りに多数の抵抗とスイッ
チの組み合わせで所望の抵抗値を選択することが必要で
あった。
ためには、上記可変抵抗器の代りに多数の抵抗とスイッ
チの組み合わせで所望の抵抗値を選択することが必要で
あった。
本発明はこのように多数の抵抗とスイッチの組み合せに
よるのではなく、電気的に抵抗値を設定することのでき
る制御抵抗を少数（最少１個）使うだけで、電気的に自
由に波形を設定したり変更したりできるエンベロープ信
号発生器を提供するものである。
よるのではなく、電気的に抵抗値を設定することのでき
る制御抵抗を少数（最少１個）使うだけで、電気的に自
由に波形を設定したり変更したりできるエンベロープ信
号発生器を提供するものである。
以下本発明の一実施例について第１図とともに説明する
。
。
第１図において、電圧切換スイッチ装置１０には、充電
用電源ＶＣＣ、第１の放電用電源ｖ８および第２の放電
電源（接地）が接続されている。
用電源ＶＣＣ、第１の放電用電源ｖ８および第２の放電
電源（接地）が接続されている。
なお、第１の放電用電源Ｖ８は可変抵抗Ｒｓとフースタ
６によってつくられる。
６によってつくられる。
そして電圧切換スイッチ装置１０に含まれる３つの電界
効果トランジスタ（以下単にＦＥＴと呼ぶ） ＱＡ ７
ＱＤ，ＱＲのうちのいずれか１つがオンになって、上記
３つの電源のうち１つを制御抵抗Ｒ。
効果トランジスタ（以下単にＦＥＴと呼ぶ） ＱＡ ７
ＱＤ，ＱＲのうちのいずれか１つがオンになって、上記
３つの電源のうち１つを制御抵抗Ｒ。
の左端（入力端子）に印加する。
制御抵抗Ｒ。の他端（出力端子）とキャパシタＣの一端
が接続され、このキャパシタＣの他端は接地されて、こ
れらの制御抵抗ＲｏとキャパシタＣとで時定数回路を形
成している。
が接続され、このキャパシタＣの他端は接地されて、こ
れらの制御抵抗ＲｏとキャパシタＣとで時定数回路を形
成している。
キャパシタＣの端子電圧はバソファ増幅器７を介して出
力端子９に出力される。
力端子９に出力される。
またこの出力端子９の電圧■。
ｕｔは、電圧比較器８によって比較電圧ＶＰと比較され
、電圧比較器８の出力は論理回路１１に印加される。
、電圧比較器８の出力は論理回路１１に印加される。
３つの制御信号源はこの実施例では電圧ｖＡ，ＶＤ，Ｖ
Ｒ であって、これらは可変抵抗器ＲＡ，ＲＤ，ＲＲに
より与えられる。
Ｒ であって、これらは可変抵抗器ＲＡ，ＲＤ，ＲＲに
より与えられる。
これらの制御信号源ｖＡ，ＶＤ，ＶＲは切換スイッチ装
置１２によってそのうちの１つが選択され、制御抵抗Ｒ
。
置１２によってそのうちの１つが選択され、制御抵抗Ｒ
。
の制御端子に印加される。
論理回路１１は、鍵の操作に応じて供給されるトリガパ
ルスＫＧと電圧比較器８の出力ＣＭを入力とし、Ａ，Ｄ
，Ｈの３つのパルスを出力スるものであり、微分回路２
、ＲＳクリップフロツプ５、アンドゲート３、インバー
タ４により構成されている。
ルスＫＧと電圧比較器８の出力ＣＭを入力とし、Ａ，Ｄ
，Ｈの３つのパルスを出力スるものであり、微分回路２
、ＲＳクリップフロツプ５、アンドゲート３、インバー
タ４により構成されている。
つぎに上記第１図の実施例の動作を第２図のタイミング
チャートと共に説明する。
チャートと共に説明する。
トリガ端子１に加えられるトリガパルスは非押鍵時に゛
０″で押鍵時に゛１″になる。
０″で押鍵時に゛１″になる。
したがって、非押鍵時には、ＲＳフリップフロソプ５は
クリアされ、その出力Ａは″Ｏ′″になる。
クリアされ、その出力Ａは″Ｏ′″になる。
またアンドゲート３の出力Ｄは゛゜０″になり、インバ
ータ４の出力Ｒは？＋ １ １１になる。
ータ４の出力Ｒは？＋ １ １１になる。
したがって、電圧切換スイッチ装置１０のＦＥＴＱＡと
ＱＤはオフ、ＱＲはオンになり、キャパシタＣの端子電
圧は制御抵抗ＲＯ ，ＦＥＴＱＲを介して放電し、その
結果キャパシタＣの端子電圧はＯｖになり、出力Ｖ。
ＱＤはオフ、ＱＲはオンになり、キャパシタＣの端子電
圧は制御抵抗ＲＯ ，ＦＥＴＱＲを介して放電し、その
結果キャパシタＣの端子電圧はＯｖになり、出力Ｖ。
ｕｔもＯＶになる。
このとき電圧比較器８の出力は゛Ｏ″になる。
また切換スイッチ装置１２は、電圧切換スイッチ装置１
０と同様の構成であって、インバータ４の出力Ｒが制御
信号源ｖＲを選択し、制御抵抗Ｒｏの抵抗値をＲＲ と
する。
０と同様の構成であって、インバータ４の出力Ｒが制御
信号源ｖＲを選択し、制御抵抗Ｒｏの抵抗値をＲＲ と
する。
つぎに鍵が押されてトリガパルスＫＧが“１″になると
、その立上りエッジが微分回路２により検出され、ＲＳ
フリツプフロツプ５をセットする。
、その立上りエッジが微分回路２により検出され、ＲＳ
フリツプフロツプ５をセットする。
したがって、ＲＳフリツプフロツプＡは゛゜１″、アン
ドゲート３の出力Ｄは″０゜′、インバータ４０出力Ｒ
は゛Ｏ″になる。
ドゲート３の出力Ｄは″０゜′、インバータ４０出力Ｒ
は゛Ｏ″になる。
このため、出力ＡがＦＦＥＴＱＡをオンにして充電用電
源ＶＣＣを制御抵抗Ｒｏに印加し、キャパシタＣを充電
する。
源ＶＣＣを制御抵抗Ｒｏに印加し、キャパシタＣを充電
する。
一方、このとき制御抵抗Ｒｏには切換スイッチ装置１２
を介して制御信号源ｖＡが加わり、この制御信号源ＶＡ
によって決定される抵抗値ＲＡとキャパシタＣの容量Ｃ
とで決まる時定数ＲＡ−Ｃで出力電圧ｖｏｕｔが立ち上
がる。
を介して制御信号源ｖＡが加わり、この制御信号源ＶＡ
によって決定される抵抗値ＲＡとキャパシタＣの容量Ｃ
とで決まる時定数ＲＡ−Ｃで出力電圧ｖｏｕｔが立ち上
がる。
そしてこの出力電圧Ｖ。ｕｔが比較電圧Ｖｐを越えると
、電圧比較器８の出力ＣＭが゛１″になりＲＳフリツプ
フロップ５をリセットするので、出力Ａは１０″、出力
Ｄは゛１″出力Ｒは゜゛０″になる。
、電圧比較器８の出力ＣＭが゛１″になりＲＳフリツプ
フロップ５をリセットするので、出力Ａは１０″、出力
Ｄは゛１″出力Ｒは゜゛０″になる。
出力Ｄがｈ１″になるとＦＥＴＱＤがオンになり、第１
の放電用電圧Ｖｓが制御抵抗Ｒ。
の放電用電圧Ｖｓが制御抵抗Ｒ。
の左端に加わり、また制御信号源ｖＤが切換スイッチ装
置１２を介して制御抵抗Ｒｏに加わり、抵抗値がＲＤに
なる。
置１２を介して制御抵抗Ｒｏに加わり、抵抗値がＲＤに
なる。
このため、出力電圧Ｖ。
ｕｔは時定数ＲＤ−Ｃで電圧ＶＳまで低下する。
押鍵が解除されてトリガパルスＫＧが゛Ｏ Ｉ＋になる
と、ＲＳフリツプフロツプ５０出力Ａがｔｔ Ｏ １１
になり、アンドゲート３の出力Ｄが“０ １１になり、
インバータ４０出力Ｒがｆｆ １ ＋１になるので、Ｆ
ＥＴＱＲがオンになってキャパシタＣは時定数ＲＲ−Ｃ
で放電する。
と、ＲＳフリツプフロツプ５０出力Ａがｔｔ Ｏ １１
になり、アンドゲート３の出力Ｄが“０ １１になり、
インバータ４０出力Ｒがｆｆ １ ＋１になるので、Ｆ
ＥＴＱＲがオンになってキャパシタＣは時定数ＲＲ−Ｃ
で放電する。
以上のような動作によって、出力端子９には第２図に■
。
。
ｕｔで示すようなエンベロープ信号が得られる。
このように上記実施例では、１個の制御抵抗Ｒｏの抵抗
値を充放電の各シーケンスにおいて切り換えるようにし
ているので、高価な制御抵抗の数が少なくてすむ。
値を充放電の各シーケンスにおいて切り換えるようにし
ているので、高価な制御抵抗の数が少なくてすむ。
また制御抵抗Ｒｏの抵抗値は電気的に設定されるので、
外部から種々の電圧を印加するだけで、任意の時定数を
もったＡＤＳＲ信号を得ることができ、したがって、多
数のエンベロープ発生回路を共通に制御したり、多種の
プリセットされた電圧によってプリセットされたエンベ
ロ一プ信号を多種類発生させることができる。
外部から種々の電圧を印加するだけで、任意の時定数を
もったＡＤＳＲ信号を得ることができ、したがって、多
数のエンベロープ発生回路を共通に制御したり、多種の
プリセットされた電圧によってプリセットされたエンベ
ロ一プ信号を多種類発生させることができる。
第３図、第４図、第５図は第１図の実施例の要部をデイ
ジタル化した実施例を示す図である。
ジタル化した実施例を示す図である。
第３図はデイジタル的に制御される制御抵抗Ｒ６を示し
ている。
ている。
すなわち、直列接続された抵抗ｒ，２ｒ，４ｒ，８ｒ，
１６ｒ，３２ｒの各抵抗には並列にＦＥＴを用いたスイ
ッチが設けられ、それらのゲート２１〜２６にはデイジ
タル信号が印加され、ゲート２１〜２６の６ビットのコ
ードで所定のＦＥＴを開閉することによって、端子２０
と２６の間の抵抗値を０から６３ｒまでの６４通りに選
択することができる。
１６ｒ，３２ｒの各抵抗には並列にＦＥＴを用いたスイ
ッチが設けられ、それらのゲート２１〜２６にはデイジ
タル信号が印加され、ゲート２１〜２６の６ビットのコ
ードで所定のＦＥＴを開閉することによって、端子２０
と２６の間の抵抗値を０から６３ｒまでの６４通りに選
択することができる。
第４図は第３図の制御抵抗Ｒ６の抵抗値を制御するため
のデイジタル信号を供給する切換スイッチ装置２８を示
すものである。
のデイジタル信号を供給する切換スイッチ装置２８を示
すものである。
すなわち、６ビットの制御信号源（コード） ＤＡ ７
ＤＤ ｔ ＤＲは、デイジタルデータセレクタ２８に
加わるＡ，Ｄ，Ｈの各パルスにしたがって、それぞれ選
択される。
ＤＤ ｔ ＤＲは、デイジタルデータセレクタ２８に
加わるＡ，Ｄ，Ｈの各パルスにしたがって、それぞれ選
択される。
第５図は第１の放電用電圧Ｖｓをディジタルアナログ変
換器２９より発生させるものであり、制御信号源として
６ビットのコードＤＳをディシタルアナログ変換器２９
に与え、その出力に第１の放電用電圧を発生させるよう
にしたものである。
換器２９より発生させるものであり、制御信号源として
６ビットのコードＤＳをディシタルアナログ変換器２９
に与え、その出力に第１の放電用電圧を発生させるよう
にしたものである。
このように、制御抵抗Ｒ′Ｏや第１の放電電圧ｖｓをデ
イジタルコードによって変化設定するようにすれば、非
常に再現性のよいエンベロープ信号を得ることができる
だけでなく、デイジタルコードＤＡ，ＤＤ，Ｄｓ，ＤＲ
をリードオンメモリやランダムアクセスメモリに記憶さ
せておき、適宜読み出すことができるので、多種類のエ
ンベロープ信号をあらかじめ準備することが容易にでき
る。
イジタルコードによって変化設定するようにすれば、非
常に再現性のよいエンベロープ信号を得ることができる
だけでなく、デイジタルコードＤＡ，ＤＤ，Ｄｓ，ＤＲ
をリードオンメモリやランダムアクセスメモリに記憶さ
せておき、適宜読み出すことができるので、多種類のエ
ンベロープ信号をあらかじめ準備することが容易にでき
る。
なお、上記実施例では、１個の充電用電源Ｖ。
０と、１個の電圧比較器８および比較電圧Ｖｐとを用い
たが、さらに複雑なエンベロープ波形を作るには、これ
らを複数個用い、また制御信号源もさらに多数用意して
、これらの所定のシーケンスにしたがって切換えてゆく
ようにすればよい。
たが、さらに複雑なエンベロープ波形を作るには、これ
らを複数個用い、また制御信号源もさらに多数用意して
、これらの所定のシーケンスにしたがって切換えてゆく
ようにすればよい。
たとえば、特願昭４ ９ −１ ２ ５ ０ ０ ２号
に開示されているようなアタック、デイケイ、第１のレ
リーズ、第２のレリーズをもったパーカツシプな波形を
つくるものに本発明を適用することもできる。
に開示されているようなアタック、デイケイ、第１のレ
リーズ、第２のレリーズをもったパーカツシプな波形を
つくるものに本発明を適用することもできる。
以上のように、本発明は制御抵抗とキャパシタおよび充
電用電源と放電用電源を用いて、充放電波形のエンベロ
ープ信号を発生させるとともに、上記制御抵抗の抵抗値
をデイジタルコードにより順次切換えるようにしたもの
であるから、抵抗値の設定値等がきわめて正確なものと
なり、制御抵抗の数が少なくてすみ、かつ、制御信号源
が電気信号であるので、抵抗値情報のプリセット、記憶
が容易にでき、また、遠隔操作や一括操作もしやすいな
ど多犬な利点がある。
電用電源と放電用電源を用いて、充放電波形のエンベロ
ープ信号を発生させるとともに、上記制御抵抗の抵抗値
をデイジタルコードにより順次切換えるようにしたもの
であるから、抵抗値の設定値等がきわめて正確なものと
なり、制御抵抗の数が少なくてすみ、かつ、制御信号源
が電気信号であるので、抵抗値情報のプリセット、記憶
が容易にでき、また、遠隔操作や一括操作もしやすいな
ど多犬な利点がある。
第１図は本発明の一実施例を示す回路図、第２図はその
タイミングチャート、第３図、第４図、第５図は他の実
施例の要部を示す回路図である。 １・・・・・・トリガパルス入力端、２・・・・・・微
分回路、３・・・・・・アンドゲート、４・・・・・・
インバータ、５・・・・・・ＲＳフリツプフロツプ、６
・・・・・・ブースタ、７・・・・・−バッファ増幅器
、８・・・・・・電圧比較器、１０・・・・・・電圧切
換スイッチ装置、１１・・・・・・論理回路、１２・・
・・・・切換スイッチ装置、Ｒｏ・・・・・・制御抵抗
、ｖｃｃ，■８・・・・・・放電用電源、ＶＡ，ＶＤ，
ＶＲ・・・・・・制御信号源。
タイミングチャート、第３図、第４図、第５図は他の実
施例の要部を示す回路図である。 １・・・・・・トリガパルス入力端、２・・・・・・微
分回路、３・・・・・・アンドゲート、４・・・・・・
インバータ、５・・・・・・ＲＳフリツプフロツプ、６
・・・・・・ブースタ、７・・・・・−バッファ増幅器
、８・・・・・・電圧比較器、１０・・・・・・電圧切
換スイッチ装置、１１・・・・・・論理回路、１２・・
・・・・切換スイッチ装置、Ｒｏ・・・・・・制御抵抗
、ｖｃｃ，■８・・・・・・放電用電源、ＶＡ，ＶＤ，
ＶＲ・・・・・・制御信号源。
Claims (1)
- １ 複数の充放電用電源に基づいてキャパシタの電圧を
充放電してエンベロープ信号を発生する積分手段と、上
記充放電の速度を制御する制御抵抗と、複数の制御信号
源に基づいて上記制御抵抗の抵抗値を変化させる抵抗値
可変手段と、上記複数の充放電用電源と制御信号源の切
換え制御を同期的にかつ時系列的に行なう制御手段とを
備え、上記制御抵抗をディジタル信号により抵抗値の切
換わる抵抗素子で構成し、制御信号源をデイジタルコー
ド発生器で構成したことを特徴とするエンベロープ信号
発生器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52096597A JPS5847717B2 (ja) | 1977-08-11 | 1977-08-11 | エンベロ−プ信号発生器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52096597A JPS5847717B2 (ja) | 1977-08-11 | 1977-08-11 | エンベロ−プ信号発生器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5430812A JPS5430812A (en) | 1979-03-07 |
| JPS5847717B2 true JPS5847717B2 (ja) | 1983-10-24 |
Family
ID=14169287
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52096597A Expired JPS5847717B2 (ja) | 1977-08-11 | 1977-08-11 | エンベロ−プ信号発生器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5847717B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5682786A (en) * | 1979-12-04 | 1981-07-06 | Mitsui Shipbuilding Eng | Preventive device for skew swing of hung load |
| JPH038705Y2 (ja) * | 1987-11-19 | 1991-03-04 |
-
1977
- 1977-08-11 JP JP52096597A patent/JPS5847717B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5430812A (en) | 1979-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4185531A (en) | Music synthesizer programmer | |
| US4358980A (en) | Electronic musical instrument | |
| US4109208A (en) | Waveform producing system | |
| US5270715A (en) | Multichannel D/A converter | |
| JPS5847717B2 (ja) | エンベロ−プ信号発生器 | |
| JP2512349B2 (ja) | 積分型アナログ・デジタル変換器 | |
| US3948137A (en) | Pitch determining voltage signal generating circuit for a voltage controlled type electronic musical instrument | |
| US5220219A (en) | Electronically controlled variable gain amplifier | |
| US4308779A (en) | Control waveform generators for electronic musical instruments | |
| US4326442A (en) | Electronic musical instruments with tone color selection | |
| JP2001156640A (ja) | ディジタル／アナログ変換器 | |
| JPH06232751A (ja) | アナログ・デジタル変換回路 | |
| US5514831A (en) | Envelope waveform producing circuit of a small scale circuit construction for use with reproducing musical notes | |
| US3821459A (en) | Percussion to direct keying switching circuit for an electrical musical instrument | |
| JPH09116438A (ja) | ディジタル／アナログ変換器 | |
| JPS5640325A (en) | Pcm decoder | |
| US4090426A (en) | Contour generator for audio signal | |
| JPS61179494A (ja) | 電子楽器 | |
| SU1509988A1 (ru) | Формирователь тонального сигнала | |
| US3509265A (en) | Signal-selecting system for keyboard type electronic musical instrument | |
| JPS593758B2 (ja) | 多重エンベロ−プ信号発生器 | |
| SU1372615A1 (ru) | Делитель частоты с дробным переменным коэффициентом делени | |
| JPS5847716B2 (ja) | 電子楽器のエンベロ−プ制御回路 | |
| JPS6266292A (ja) | デジタルエフエクト装置 | |
| JPS5834478Y2 (ja) | エンベロ−プ信号形成回路 |