Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS5922954B2 - Drive device for thin film EL display device - Google Patents
[go: Go Back, main page]

JPS5922954B2 - Drive device for thin film EL display device - Google Patents

Drive device for thin film EL display device

Info

Publication number
JPS5922954B2
JPS5922954B2 JP10651976A JP10651976A JPS5922954B2 JP S5922954 B2 JPS5922954 B2 JP S5922954B2 JP 10651976 A JP10651976 A JP 10651976A JP 10651976 A JP10651976 A JP 10651976A JP S5922954 B2 JPS5922954 B2 JP S5922954B2
Authority
JP
Japan
Prior art keywords
switch
pulse
voltage
electrodes
turned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP10651976A
Other languages
Japanese (ja)
Other versions
JPS5330891A (en
Inventor
憲三 稲崎
雅博 伊勢
忠二 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP10651976A priority Critical patent/JPS5922954B2/en
Publication of JPS5330891A publication Critical patent/JPS5330891A/en
Publication of JPS5922954B2 publication Critical patent/JPS5922954B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Description

【発明の詳細な説明】 く梗概〉 ヒステリシスメモリーを有する薄膜ELにおいて維持交
流駆動の下で、瞬時に維持交流振幅以上あるいは以下の
電圧を印加することによつて、書込み又は消去を行ない
、後続する維持交流電圧によつて、その発光状態又は消
灯状態を維持する技術は先願発明として、本出願人が既
に出願している。
[Detailed Description of the Invention] Overview In a thin film EL having a hysteresis memory, writing or erasing is performed by instantaneously applying a voltage equal to or less than the maintenance AC amplitude under maintenance AC drive, and subsequent The present applicant has already filed an application as a prior invention for a technique for maintaining the light-emitting state or light-off state using a maintenance AC voltage.

本発明は交流ヒステリシス現象、即ちメモリー機能を有
した薄膜ELマトリツクスパネルの維持駆動回路、書込
み回路及び清去回路に関するものである。
The present invention relates to a sustain drive circuit, a write circuit, and a clean circuit for a thin film EL matrix panel having an AC hysteresis phenomenon, that is, a memory function.

く先行技術〉 まず、本発明の基礎となる、先願発明の技術を簡単に説
明しておく。
Prior Art> First, the technology of the prior invention, which is the basis of the present invention, will be briefly explained.

最初にEL表示装置の構成を説明する。First, the configuration of the EL display device will be explained.

ガラス基板の上に縞状の透明電極を一方向に平行に配置
する。この上全面に例えばY,O3等の誘電物質層を、
更にこの上全面に例えばMnをドープしたZnS等の蛍
光層を、更にその上に更に誘電物質層の3層を蒸着法、
スパツタ法等の薄膜技術により500〜10000人の
厚さに被着して3層構造にし、その上に透明電極と直交
する方向に縞状電極を平行に配置する。かかる構造にす
ると、第1の電極群のうちの一つと、第2の電極群のう
ちの一つに適当な交流電圧が印加された場合、両電極が
交叉して挟まれた微小面積のみが発光することになり、
これが画面の一絵素に相当する。EL発光する蛍灯層を
2つの誘電体層で挟んでその上に更に2つの電極を形成
すればEL表示装置は構成できるのであるが、上記の如
く、2つの電極を互いに直來するように格子状にしてお
くと、マトリツクス表示パネルが形成できるのである。
このような構造のELにおいては輝度や寿命・安定性の
点で従来の分散型EL素子に比して優れた特性を有して
いるが、この薄膜EL素子は新たに輝度と印加電圧の間
に履歴現象を示す。最初電圧振幅,のパルスを印加する
と輝度は低輝度B1のレベルにある。こ\で維持電圧,
は発光閾値電圧をThとすると1〉Thである。これに
書き込みの高電圧2を印加すると輝度は一挙に高輝度B
3まで上昇し、以後電圧値を再び維持電圧1に戻しても
輝度はB,より大きい輝度B2に落着く。これに消去用
の低電圧3を印加すると輝度レベルは急激に減少し、再
び光の維持電圧,まで戻すと輝度はB,に落着く。この
履歴現象は書込み電圧の振幅やパルス幅(図示せず)に
応じて任意の小ループをとりうる。即ち中間調の表示も
可能である。一度書込み電圧を与えると、各絵素は維持
パルスによつてそれぞれ与えられた階調を失わずに発光
し続けるのがELPの他の表示素子に無い大きな特徴で
ある。上記の各電圧は組成や膜厚及び印加波形により大
分異なるが、因みにある試作例ではTh−200,1=
210V,2=210〜280,3=190である。
Striped transparent electrodes are arranged in parallel in one direction on a glass substrate. A layer of dielectric material such as Y, O3, etc. is placed on the entire surface.
Furthermore, a phosphor layer such as ZnS doped with Mn is formed on the entire surface, and three layers of dielectric material are further formed on top of this by vapor deposition.
It is deposited to a thickness of 500 to 10,000 layers using a thin film technique such as a sputtering method to form a three-layer structure, and striped electrodes are arranged in parallel thereon in a direction orthogonal to the transparent electrode. With this structure, when an appropriate AC voltage is applied to one of the first electrode group and one of the second electrode group, only the minute area sandwiched between the two electrodes crosses. It will emit light,
This corresponds to one picture element on the screen. An EL display device can be constructed by sandwiching an EL-emitting fluorescent lamp layer between two dielectric layers and forming two more electrodes on it, but as described above, it is possible to construct an EL display device by sandwiching the fluorescent lamp layer that emits EL light between two dielectric layers and forming two more electrodes on it. By forming a grid, a matrix display panel can be formed.
EL with this type of structure has superior characteristics in terms of brightness, lifespan, and stability compared to conventional dispersion type EL elements, but this thin film EL element has a new feature that improves the relationship between brightness and applied voltage. shows the historical phenomenon. When a pulse of voltage amplitude , is first applied, the brightness is at the low brightness level B1. Maintain voltage here,
is 1>Th, where Th is the light emission threshold voltage. When high voltage 2 for writing is applied to this, the brightness changes all at once to high brightness B.
3, and thereafter, even if the voltage value is returned to the maintenance voltage 1 again, the brightness settles to B, which is a higher brightness B2. When a low voltage 3 for erasing is applied to this, the brightness level decreases rapidly, and when it is returned to the light sustaining voltage, the brightness settles to B. This hysteresis phenomenon can take any small loop depending on the amplitude and pulse width (not shown) of the write voltage. That is, it is also possible to display halftones. A major feature of the ELP, which is not found in other display elements, is that once a write voltage is applied, each picture element continues to emit light without losing the gradation given to it by the sustain pulse. The above voltages vary greatly depending on the composition, film thickness, and applied waveform, but in a prototype example, Th-200, 1=
210V, 2=210-280, 3=190.

く発明の課題〉 メモリ付薄膜ELマトリツクスパネルの一電源方式点順
次駆動回路として第1図の回路が考えられる。
Problems to be solved by the Invention The circuit shown in FIG. 1 can be considered as a single power source type point sequential drive circuit for a thin film EL matrix panel with memory.

第1図aはマトリツクス状に配置した電極と、これに接
続したスイツチ及び電源を示し、第1図bは第1図a中
のスイツチの1単位回路を示す。
FIG. 1a shows electrodes arranged in a matrix, switches and power supplies connected thereto, and FIG. 1b shows one unit circuit of the switch in FIG. 1a.

X方向の電極Xl,x2・・・,Xmはそれぞれスイツ
チSxl,sx2,・・・,Sxmを通してアース側接
点と電源側接点に切換え接続される。この電極は文字、
記号、模様等信号発生回路(図示しない。)の出力でス
イツチSx,,sx2,・・・Sxmの切換が制御され
るので、データ電極と呼ぶ。Y方向の電極Yl,Y2,
・・・,YnもそれぞれスイツチSYl,SY2,・・
・,SYnを通してアース側接点と電源側接点に切換え
接続される。この電極はY方向に並んだ電極Yl,Y2
,・・・Ynの順番に順次スイツチSY,,SY2・・
・SYnが制御されるので、走査電極と言う。アース側
接点はライン10を通してアースされ、電源側接点はラ
イン20を通して維持電圧端子V8、書込電圧端子ぃ消
去電圧端子。、アース端子Eに切換え接続するスイツチ
30に接続される。上記スイツチSxl,sx2,・・
・,Sxm及びSYl,SY2,・・・,SYnは第1
図bに示すように、電源端子1と、入力端子2と、出力
端子3を持ち、2個のトランジスタTrl,Tr2から
成る。
The X-direction electrodes Xl, x2, . This electrode has letters,
Since the switching of the switches Sx, sx2, . Electrodes Yl, Y2, in the Y direction
..., Yn are also switches SYl, SY2, ...
・It is switched and connected to the ground side contact and the power supply side contact through , SYn. These electrodes are electrodes Yl and Y2 arranged in the Y direction.
,...Yn sequentially switches SY,,SY2...
・Since SYn is controlled, it is called a scanning electrode. The ground side contact is grounded through line 10, and the power side contact is connected through line 20 to the sustain voltage terminal V8, the write voltage terminal and the erase voltage terminal. , is connected to a switch 30 which switches the connection to the ground terminal E. The above switches Sxl, sx2,...
・, Sxm and SYl, SY2, ..., SYn are the first
As shown in FIG. b, it has a power supply terminal 1, an input terminal 2, and an output terminal 3, and consists of two transistors Trl and Tr2.

トランジスタTrlのコレクタは電源端子1に接続され
、そのエミツタは出力端子3とダイオードD1を通して
トランジスタTr2のコレクタに接続されている。トラ
ンジスタTrlのコレクターベース間に抵抗R,が挿入
され、ベースはトランジスタTrlのコレクタに接続さ
れる。トランジスタTr2のベースは入力端子2と抵抗
R2を介して接続され、エミツタは直接アースされる。
以上の回路において、スイツチSX,,SX2,・・・
,SXm,SYl,SY2,・・・,SYnは表示絵素
点を順次一定の方向に選択して点順次方式の走査を行う
。このとき上記スイツチは100HZ〜5KHZ位の周
波数でアース電位と供給電圧間で交互にスイツチングし
、薄膜ELパネルに実質的に両極性パルスを印加する。
上記走査に同期してスイツチ30が切換えられ、選択絵
素点に維持電圧、書込み電圧、消去電圧を印加する。と
ころで、上記回路は第1図bに示すように、入力端子2
に加えられる正極性パルスでトランジスタTrl,Tr
2が交互にオン・オフ制御される。
The collector of the transistor Trl is connected to the power supply terminal 1, and its emitter is connected to the collector of the transistor Tr2 through the output terminal 3 and the diode D1. A resistor R, is inserted between the collector and base of the transistor Trl, and the base is connected to the collector of the transistor Trl. The base of the transistor Tr2 is connected to the input terminal 2 via a resistor R2, and the emitter is directly grounded.
In the above circuit, switches SX,, SX2,...
, SXm, SYl, SY2, . . . , SYn perform point-sequential scanning by sequentially selecting display pixel points in a fixed direction. The switch then alternately switches between ground potential and the supply voltage at a frequency on the order of 100 HZ to 5 KHz, applying substantially bipolar pulses to the thin film EL panel.
The switch 30 is switched in synchronization with the above scanning to apply a sustain voltage, a write voltage, and an erase voltage to the selected picture element point. By the way, as shown in FIG. 1b, the above circuit has an input terminal 2.
The positive pulse applied to transistors Trl and Tr
2 are controlled to be turned on and off alternately.

このように交互にオン・オフ制御されるので走査電極及
びデータ電極がオープンの状態、即ち2つのトランジス
タTrl,Tr2がともにオフの状態に設定することが
できない。このことはメモリ付薄膜ELマトリツクスパ
ネルの読出し動作を不可能にし、1つの機能がなくなり
不利である。しかも常に一方のトランジスタがオンして
いるので電力消費が大きい。この問題を解決するために
、次に第2図に示す回路が考えられる。
Since the on/off control is performed alternately in this manner, the scan electrode and the data electrode cannot be set to an open state, that is, the two transistors Trl and Tr2 cannot both be set to an off state. This disadvantageously disables the readout operation of the thin film EL matrix panel with memory and eliminates one function. Moreover, since one transistor is always on, power consumption is large. In order to solve this problem, the circuit shown in FIG. 2 can be considered.

第2図aは第1図と略同様に構成され、該当部分には同
一符号を付して説明を省略する。第2図aにおいて、デ
ータ側スイツチSXζ,SX6,・・・,SXm′と走
査側スイツチSY{,SY6,・・・,SY′nは2個
のオン・オフスイツチが1単位として構成されている。
スイツチSxl,sx2,・・・Sxm,sYl,sY
2,・・・,SYnは第2図bに示す通り、電源端子1
,2個の入力端子2a,2bと出力端子3を持ち、3個
のトランジスタTr3,Tr4,Tr5で構成される。
この回路では2個の入力端子2a,2bに加えられる信
号に従つてトランジスタTr3,Tr5とTr4がオン
又はオフし、入力端子2a,2bの両方に正極性パルス
が加えられないとき、3個のトランジスタTr3,Tr
4,Tr5は全てオフである。従つて走査電極及びデー
タ電極がともにオープンの状態に設定することが可能で
あり、第1図の回路の問題は解決される。しかしながら
、この第2図の回路では各データ電極、走査電極に3個
のトランジスタが必要である。
FIG. 2a has a configuration substantially similar to that of FIG. 1, and corresponding parts are given the same reference numerals and explanations will be omitted. In Fig. 2a, the data side switches SXζ, SX6, ..., SXm' and the scanning side switches SY{, SY6, ..., SY'n are configured as one unit of two on/off switches. .
Switch Sxl, sx2,...Sxm, sYl, sY
2, ..., SYn are power supply terminals 1 as shown in Figure 2b.
, two input terminals 2a, 2b and an output terminal 3, and is composed of three transistors Tr3, Tr4, Tr5.
In this circuit, transistors Tr3, Tr5 and Tr4 are turned on or off according to the signals applied to the two input terminals 2a and 2b, and when a positive pulse is not applied to both input terminals 2a and 2b, the three Transistor Tr3, Tr
4, Tr5 are all off. Therefore, both the scan electrode and the data electrode can be set in an open state, and the problem of the circuit of FIG. 1 is solved. However, the circuit of FIG. 2 requires three transistors for each data electrode and scan electrode.

現在8インチELパネルに2本/M7!L間隔で電極が
付けられ、データ電極320本、走査電極340本が設
けられている。従つてトランジスタの数が上記電極の本
数に応じて多くなる。このことは消費電力も大きくなる
ことを意味する。本発明は以上の問題点に鑑みて発明さ
れたものであり、トランジスタ数が少ない合理的な新し
い回路を提供する。また本発明の回路で生じる新しい問
題、即ち任意の選択絵素点に書込み消去を行う場合、書
込みパルス、消去パルスを選択点に接続される一方の電
極に加え、他方をアースにし、他の全てをオープン状態
にする訳であるが、書込みの場合、書込み電圧が高いた
め半選択ラインの浮き上りによる消去効果が現われるこ
とがある。
Currently 2/M7 on 8 inch EL panel! Electrodes are attached at L intervals, and 320 data electrodes and 340 scan electrodes are provided. Therefore, the number of transistors increases in accordance with the number of electrodes. This means that power consumption also increases. The present invention was invented in view of the above problems, and provides a rational new circuit with a small number of transistors. In addition, a new problem arises with the circuit of the present invention, namely, when writing and erasing any selected pixel point, the write pulse and erase pulse are applied to one electrode connected to the selected point, the other is grounded, and all other However, in the case of writing, since the writing voltage is high, an erase effect may appear due to the floating of the half-selected line.

このため本発明では書込みパルスはその直前の維持パル
スと同極性にELパネルに加えて上記不所望な消去効果
が現われるのを防止する駆動方式を提供することを目的
とする。そして本発明は消去パルスの効果的な印加方法
を提供するものである。
Therefore, it is an object of the present invention to provide a driving method in which a write pulse is applied to an EL panel with the same polarity as the sustain pulse immediately before it, thereby preventing the above-mentioned undesired erasing effect from occurring. The present invention also provides an effective method for applying an erase pulse.

更に本発明はマトリツクスパネルの駆動の際に常に問題
となる半選択ラインの処理を、新たな回路を追加せずに
パルスを加えるタイミングによつて解決する方法を提供
するものである。
Furthermore, the present invention provides a method for solving the problem of half-selected line processing, which is always a problem when driving a matrix panel, by changing the timing of applying pulses without adding any new circuits.

く本発明の一実施例〉 第3図は本発明の装置の回路図を示し、データ電極Xl
,x2・・・Xmはオン・オフのデータスイツチSxl
,sx2,・・・,Sxmを介してライン40によりア
ースされる。
One Embodiment of the Present Invention> FIG. 3 shows a circuit diagram of the device of the present invention, in which the data electrode
, x2...Xm is an on/off data switch Sxl
, sx2, . . . , Sxm to ground by line 40.

また各データ電極はそれぞれダイオードD2を通し、共
通ライン50によりスイツチSXOを経てパルス電源ス
イツチ30に接続される。走査電極はオン・オフの走査
スイツチSYl,SY2,・・・,SYnを介してライ
ン60によりパルス電源スイツチ30に接続され、また
ダイオードD3を通し共通ライン70によりスイツチS
YOを経てアースされる。上記データスイツチSx,,
sx2,・・・,Sxmの1単位は第4図aの通り、1
個のトランジスタTr6で構成され、入力端子21は抵
抗R6を通してベースに接続され、エミツタはアースさ
れ、コレクタはデータ電極に接続される出力端子22に
接続される。
Further, each data electrode is connected to the pulse power switch 30 via the switch SXO by a common line 50 through a diode D2. The scan electrodes are connected to the pulse power switch 30 by a line 60 via on/off scan switches SYl, SY2, .
Grounded via YO. The above data switch Sx,,
One unit of sx2,...,Sxm is 1 as shown in Figure 4a.
The input terminal 21 is connected to the base through the resistor R6, the emitter is grounded, and the collector is connected to the output terminal 22 connected to the data electrode.

スイツチSYOも第4図aのように構成され、出力端子
22は共通ライン70に接続される。また走査スイツチ
SY,,SY2,・・・,SYnの1単位は第4図bの
ように構成される。
Switch SYO is also constructed as shown in FIG. 4a, with output terminal 22 connected to common line 70. Further, one unit of scanning switches SY, SY2, . . . , SYn is constructed as shown in FIG. 4b.

入力端子23は抵抗R,を通してトランジスタTr7の
ベースに接続され、そのエミツタはアースされる。トラ
ンジスタTr8のエミツタは共通ライン60に接続され
る端子24に接続され、そのコレクタは走査電極に接続
する出力端子25に接続される。端子24とトランジス
タTr8のベース間に抵抗R8が挿入され、トランジス
タTr,のコレクタとトランジスタTr8のベースは抵
抗馬によつて接続される。またスイツチSXOも第4図
bのように構成され、出力端子25はライン60に接続
される。なお、パルス電源スイツチ30の維持電圧源端
子S,書込み電圧源端子w、消去電圧源端子VEに供給
される電圧は、ここではいずれも正電圧とする。
The input terminal 23 is connected to the base of the transistor Tr7 through a resistor R, and its emitter is grounded. The emitter of the transistor Tr8 is connected to the terminal 24 connected to the common line 60, and the collector thereof is connected to the output terminal 25 connected to the scanning electrode. A resistor R8 is inserted between the terminal 24 and the base of the transistor Tr8, and the collector of the transistor Tr and the base of the transistor Tr8 are connected by a resistor. The switch SXO is also constructed as shown in FIG. 4b, and the output terminal 25 is connected to the line 60. Note that the voltages supplied to the sustain voltage source terminal S, the write voltage source terminal w, and the erase voltage source terminal VE of the pulse power switch 30 are all positive voltages here.

本発明の回路は以上のように構成され、次の通り書込み
、消去、維持駆動が行われる。
The circuit of the present invention is configured as described above, and writing, erasing, and sustain driving are performed as follows.

薄膜EL素子の電気的書込みは維持パルスより数10〜
100ボルト程度高い電圧の書込みパルスを1発1方向
に加えることで可能である。
Electrical writing of a thin film EL element takes several tens to ten times more than a sustain pulse.
This can be done by applying a single write pulse of about 100 volts in one direction.

また電気的消去は維持電圧より数10ボルト低い消去電
圧を持つ消去パルスを両方向に数多く加えることによつ
て完全な消去が行われるのであるが、片パルスを1発で
かなり消去することができ、基本的には片パルス消去で
充分消去可能である。因みに、一実施例において、維持
電圧(8)は200ボルト、書込電圧(w)は270ボ
ルト、消去電圧(Ve)は160ボルトであつた。
In addition, complete erasure is achieved by applying many erase pulses in both directions with an erase voltage several tens of volts lower than the sustain voltage, but one pulse can be used to erase a considerable amount with just one pulse. Basically, single-pulse erasing is sufficient for erasing. Incidentally, in one example, the sustain voltage (8) was 200 volts, the write voltage (w) was 270 volts, and the erase voltage (Ve) was 160 volts.

本発明は以上の考察に基ずき片パルスによる書込み、消
去を行うものである。先ず絵素(1,j)に書込み場合
を考える。
Based on the above considerations, the present invention performs writing and erasing using pulse pulses. First, consider the case of writing to picture element (1,j).

書込みの以前に薄膜ELパネル全面に両極性の維持パル
スPsを加えるため、パルス電源スイツチ30は維持電
圧源端子sに接続される。そして時刻T,ではスイツチ
SXOがオンし、データスイツチSX,,SX2,・・
・,SXi,SXk,・・・,SXmがオフであり、ス
イツチSYOがオンし、走査スイツチSYl,SY2,
・・・,SYj,SYl,・・・SYnがオフされる。
この結果データ電極側より見て薄膜ELパネルには負極
性の維持パルスPsが加えられる。次に時刻T2ではス
イツチSXOをオフ、全データスイツチSX,〜SXm
をオンし、スイツチSYOをオン、全走査スイツチSY
,〜SYnをオフにして薄膜ELパネルの走査電極とデ
ータ電極を短絡する。更に時刻T,ではスイツチSXO
をオフ、全データスイツチSxl〜Sxmをオン、スイ
ツチSYOをオフ全走査スイツチSYl〜SYnをオン
にして薄膜ELパネルに正極性の維持パルスPsを加え
る。時刻T4では前記時刻T,と同様に各スイツチは変
化され、薄膜ELパネルの印加電圧をO電圧にする。以
上のように維持パルスが加えられている場合において、
時刻Twのとき絵素(1,j)点に書込み電圧Vwを持
つた書込パルスPwを印加するため、パルス電源スイツ
チ30は端子Vwに接続される。
In order to apply a bipolar sustain pulse Ps to the entire surface of the thin film EL panel before writing, the pulse power switch 30 is connected to the sustain voltage source terminal s. Then, at time T, the switch SXO is turned on, and the data switches SX,, SX2,...
・, SXi, SXk, ..., SXm are off, switch SYO is on, and scanning switches SYl, SY2,
..., SYj, SYl, ...SYn are turned off.
As a result, a negative sustain pulse Ps is applied to the thin film EL panel when viewed from the data electrode side. Next, at time T2, switch SXO is turned off, and all data switches SX, ~SXm
, turn on switch SYO, turn on full scan switch SY
, ~SYn is turned off to short-circuit the scan electrode and data electrode of the thin film EL panel. Furthermore, at time T, switch SXO
is turned off, all data switches Sxl to Sxm are turned on, switch SYO is turned off, all scanning switches SYl to SYn are turned on, and a positive sustain pulse Ps is applied to the thin film EL panel. At time T4, each switch is changed in the same manner as at time T, and the voltage applied to the thin film EL panel is set to O voltage. When sustain pulses are applied as described above,
In order to apply a write pulse Pw having a write voltage Vw to the picture element (1, j) point at time Tw, the pulse power switch 30 is connected to the terminal Vw.

そして書込み絵素点を含むデータ電極のスイツチSXi
はオンし、その他のデータ電極のスイツチSXk(KX
i)はオフ、スイツチSxOはオフにされ、また書込み
絵素点を含む走査電極のスイツチSYjはオン、その他
の走査電極のスイツチSY2(l′8.j)はオフ、ス
イツチSYOはオフにされる。この結果絵素(1,j)
には書込みパルスPwが印加され、高輝度B,の発光を
する。このときスイツチSXk(KXi)、SYI(1
Sj)をともにオフ状態にしているため、データ電極X
i及び走査電極Y・と交差するJ絵素(1,1)(J,
k)(以下これらの点を半選択絵素点という。
and the switch SXi of the data electrode including the write pixel point.
is turned on, and the other data electrode switches SXk (KX
i) is off, the switch SxO is turned off, the switch SYj of the scan electrode including the write pixel point is on, the switch SY2 (l'8.j) of the other scan electrodes is off, and the switch SYO is turned off. Ru. This result picture element (1,j)
A write pulse Pw is applied to and emits light of high brightness B. At this time, switches SXk (KXi), SYI (1
Sj) are both in the off state, so the data electrode
J pixel (1,1) (J,
k) (Hereinafter, these points will be referred to as half-selected pixel points.

)また絵素(11,k)(以下これらの点を非選択絵素
点という。)には電位の浮上りを生じ、実質的にパルス
Pl,P2,P,が現われる。ここでこれらパルスPl
,P,,P,の電圧の大きさを計算すると、今、x方向
の電極数をMly方向の電極数をNll絵素の容量をC
とすると、容量は面積に比例するので各容量は、絵素点
(1,2)がC、絵素点(J,k)が(m−1)C1絵
素点(I,l)が(n−1)C1絵素点(!,k)が(
m−1)(n−1)Cとなる。したがつて書込みパルス
Pw(電圧w)が印加されたときの等価回路は第6図で
表わすことができる。ここで容量C,に現われる電圧が
パルスP1の電圧V1、容量C2に現われる電圧がパル
スP2の電圧2、容量C3に現われる電圧がパルスP3
の電圧3である。M,nは通常100以上なので、c1
=Mclc2=NcSc3=Mnc〉〉C,となるから
、C3の容量はCl,C2に比べてきわめて大きいので
ほぼ短絡と考えて、3=Oとなる。そうすると電圧1,
2は、となる。
) Furthermore, the potential rises at the picture element (11,k) (hereinafter these points will be referred to as non-selected picture element points), and pulses Pl, P2, P substantially appear. Here these pulses Pl
,P,,P,, now the number of electrodes in the x direction is Mly, the number of electrodes in the direction is Nll, the capacitance of the pixel is C
Then, since the capacitance is proportional to the area, each capacitance is as follows: pixel point (1, 2) is C, pixel point (J, k) is (m-1) C1 pixel point (I, l) is ( n-1) C1 picture element point (!, k) is (
m-1)(n-1)C. Therefore, the equivalent circuit when the write pulse Pw (voltage w) is applied can be expressed as shown in FIG. Here, the voltage appearing on the capacitor C is the voltage V1 of the pulse P1, the voltage appearing on the capacitor C2 is the voltage 2 of the pulse P2, and the voltage appearing on the capacitor C3 is the pulse P3.
The voltage is 3. Since M and n are usually 100 or more, c1
=Mclc2=NcSc3=Mnc>>C, so since the capacitance of C3 is extremely large compared to Cl and C2, it is considered to be almost a short circuit, and 3=O. Then voltage 1,
2 becomes.

m:n=4:3、維持電圧8=200書込み電圧w−2
80とすると、となる。
m:n=4:3, sustain voltage 8=200 write voltage w-2
When it is 80, it becomes.

最適消去電圧は大体百s−百sなので、160〜167
となり、電圧2が最適消去電圧となり、絵素(1,1)
に書込まれていた内容が消去されることになる。すなわ
ち書込み点に書込んだために、それ以外の絵素の一部に
影響が出るが、これは好ましいことではない。(1)式
からも明らかなように、n=mであれば、V,一2=百
Wとなり、このときMax〔,,2〕一,=2は最小と
なるが、これでも消去の可能性はあり、さらにn=mに
なれば、Max〔1,2〕はどんどん大きくなる。Ma
x〔,,2〕を消去レベル以下に押えるには、電圧Wを
できるだけ低くすればよいか限度があるので根本的解決
にはならない。ここで、この問題を解決する前に、消去
の現象を考えてみる。第7図cはメモリ付薄膜EL素子
単体に、維持パルスの間に第7図A,bに示すように消
去電圧Eを持つた消去パルスを挿入したとき、その電圧
値Eを横軸に、従軸に消去後の輝度をとつて描いたグラ
フである。
The optimum erase voltage is approximately 100s-100s, so 160 to 167
Therefore, voltage 2 becomes the optimal erasing voltage, and the picture element (1, 1)
The contents written in will be erased. In other words, writing at a writing point affects some of the other picture elements, which is not desirable. As is clear from equation (1), if n = m, V, - 2 = 100 W, and in this case, Max [,, 2] -, = 2 is the minimum, but it is still possible to erase this. Furthermore, as n=m, Max[1,2] becomes larger and larger. Ma
There is a limit to how low the voltage W can be in order to keep x[,,2] below the erase level, so this is not a fundamental solution. Before solving this problem, let's consider the phenomenon of erasure. FIG. 7c shows that when an erase pulse having an erase voltage E as shown in FIGS. 7A and b is inserted between sustain pulses into a single thin film EL element with memory, the voltage value E is plotted on the horizontal axis. This is a graph plotting the brightness after erasure on the secondary axis.

第7図c中、上の点線は書込み輝度、下の点線は消去輝
度を示す。又、電圧VEの正負は、第7図aのように直
前の維持パルスと逆方向のものを正、第7図bのように
同方向のものを負とする。第7図cよりわかるように、
消去効果があるのは、消去電圧が正で大きさが維持電圧
Vsより少し低い電圧であるときであることがわかる。
すなわち、第7図bのような消去パルスの加え方では全
く消去はできず、第7図aのように加えてはじめて消去
効果のあることがわかる。ところで第5図に示す印加波
形で消去が懸念されたのは、第5図に示すように直前の
維持パルスと逆方向に浮き上りが生じるからである。し
たがつて直前の維持パルスと同方向に書込みパルスを加
えれば、半選択ラインの浮き上りが同方向となるので、
第7図の考察より判るように浮き上りによる消去効果は
一切ない。書込みパルス電圧Wは維持電圧Vsより大き
いので、直前の維持パルスがどんな方向でも書込み効果
にはほとんど関係がない。以上のように、第5図に示す
ように維持パルスPSl書込みパルスPwを印加する場
合は前述及び第7図で考察した通り問題を生じるので、
本発明はこれら問題点及び考案に基づいて、半選沢絵素
の消去の可能性が完全になくなる駆動方式を提供する。
In FIG. 7c, the upper dotted line indicates writing luminance, and the lower dotted line indicates erasing luminance. Further, as for the positive/negative voltage of the voltage VE, a voltage in the opposite direction to the immediately preceding sustain pulse as shown in FIG. 7a is positive, and a voltage in the same direction as in FIG. 7b is negative. As can be seen from Figure 7c,
It can be seen that the erasing effect occurs when the erasing voltage is positive and the magnitude is slightly lower than the sustaining voltage Vs.
That is, it can be seen that erasing cannot be achieved at all by applying the erasing pulse as shown in FIG. 7b, and that erasing is effective only when it is applied as shown in FIG. 7a. By the way, the reason why there was a concern about erasure with the applied waveform shown in FIG. 5 is that as shown in FIG. 5, a rise occurs in the opposite direction to the immediately preceding sustain pulse. Therefore, if a write pulse is applied in the same direction as the previous sustain pulse, the half-selected line will rise in the same direction.
As can be seen from the discussion of FIG. 7, there is no erasing effect due to lifting. Since the write pulse voltage W is larger than the sustain voltage Vs, the direction of the immediately preceding sustain pulse has almost no relation to the write effect. As mentioned above, when applying the sustain pulse PSl write pulse Pw as shown in FIG. 5, problems arise as discussed above and in FIG.
Based on these problems and ideas, the present invention provides a driving method that completely eliminates the possibility of erasing a semi-selective picture element.

さらに本発明任意点の消去を行なう場合消去パルスとし
て意味を持つのは第7図aに示すように直前の維持パル
スと逆方向に出す消去パルルであるので、消去を行なう
とき第7図aに示すようなパルスを用いることである。
本発明により、任意の選択絵素(1,j)へ有効な書込
み、消去を行なう場合の維持パルスPs書込みパルスP
w、消去パルスPEのタイミングチヤートを第8図に示
す。
Furthermore, when erasing an arbitrary point in the present invention, what is meaningful as an erasing pulse is the erasing pulse that is issued in the opposite direction to the immediately preceding sustain pulse, as shown in Figure 7a. The best way to do this is to use a pulse like the one shown.
According to the present invention, the sustain pulse Ps write pulse P when performing effective writing and erasing to any selected picture element (1, j)
w. A timing chart of the erase pulse PE is shown in FIG.

第8図中、Tl,T3,T5は維持パルス期間、T2は
書込み期間、T4は消去期間である。維持パルス期間T
,,T3,T5中の時刻t1〜T4は第5図とともに説
明したのと同じように各スイツチSxl〜Sxm,sx
O,SYl〜SYn,SYOは動作する。書込み期間T
2でも各スイツチは第5図の場合と同様に動作する訳で
あるが、但し、走査電極側より維持パルスが加えられた
直後に書込みパルスPwが印加さ・れる。直前の維持パ
ルスの極性と同極性の書込みパルスを印加する。このた
め半選択絵素の電位は浮き上りを生じ、パルスPl,P
2,P3が現われるが、このパルスは直前の維持パルス
と同極性であり第7図cで説明したように負の電圧であ
るから半選択絵素の消去現象はない。消去期間T4の時
刻Teでは、パルス電源スイツチ30は端子eに接続さ
れ、消去絵素(1,j)を含むデータ電極のスイツチS
Xiはオン、その他のデータ電極のスイツチSXk(K
Xi)はオフ、スイツチSXOはオフにされ、また書込
み絵素を含む走査電極のスイツチSYjはオン、その他
の走査電極のスイツチSYI(l−j)はオフ、スイツ
チSYOはオフにされる。
In FIG. 8, Tl, T3, and T5 are sustain pulse periods, T2 is a write period, and T4 is an erase period. Sustain pulse period T
,, T3, T5, the respective switches Sxl to Sxm, sx are operated in the same way as explained in conjunction with FIG.
O, SYl to SYn, SYO operate. Writing period T
2, each switch operates in the same manner as in the case of FIG. 5, except that the write pulse Pw is applied immediately after the sustain pulse is applied from the scanning electrode side. Apply a write pulse with the same polarity as the previous sustain pulse. Therefore, the potential of the half-selected picture element rises, and the pulses Pl, P
2 and P3 appear, but since this pulse has the same polarity as the previous sustain pulse and is a negative voltage as explained in FIG. 7c, there is no erasure phenomenon of half-selected picture elements. At time Te of the erase period T4, the pulse power switch 30 is connected to the terminal e, and the switch S of the data electrode containing the erased picture element (1, j) is connected to the terminal e.
Xi is on, other data electrode switches SXk (K
Xi) is turned off, switch SXO is turned off, switch SYj of the scan electrode including the write picture element is turned on, switches SYI (l-j) of the other scan electrodes are turned off, and switch SYO is turned off.

この結果絵素(1,j)には消去パルスPeが印加され
る。消去パルスPeはその直前の維持パルスと逆極性で
あり、消去は完全に行われる。消去パルスPeを加えた
ため、半選択絵素(J,k)(I,l)の電位の浮上り
が考えられるが、維持電圧s一200V1最適消去電圧
E=160、m:n=4:3とした場合(1)式の,,
2に準じてとなり、少し浮上りはあるが電圧が消去電圧
160に比べて91Vと低く、且つ発光閾値電圧Vth
よりも低いため、薄膜ELパネルは何の動作も起さない
。く発明の効果〉 本発明は全走査電極に共通接続されアースに導くオン・
オフスイツチと、全データ電極に共通接続され、電源ラ
インに導くオン・オフスイツチを具備しているから各走
査電極及び各データ電極にそれぞれ接続されたオン・オ
フスイツチは薄膜ELパネルに両極性維持パルスを加え
ることができるとともに、このスイツチは走査電極及び
データ電極をオープン状態にする機能を有していなくて
もよく、従つて第3図及び第4図に示した実施例では、
2n+1+m+2=2n+m+3(個)のトランジスタ
を用いて構成することができる。
As a result, the erase pulse Pe is applied to the picture element (1,j). The erasing pulse Pe has the opposite polarity to the sustain pulse immediately before it, and erasing is completely performed. Since the erase pulse Pe is applied, it is possible that the potential of the half-selected picture elements (J, k) (I, l) rises, but the sustain voltage s - 200V1 optimal erase voltage E = 160, m:n = 4:3 In the case of equation (1), ,
2, and although there is a slight rise, the voltage is lower at 91V compared to the erase voltage of 160, and the emission threshold voltage Vth
, so the thin film EL panel will not take any action. Effects of the Invention The present invention provides an on-line conductor that is commonly connected to all scanning electrodes and led to ground.
Since it is equipped with an off switch and an on/off switch that is commonly connected to all data electrodes and leads to the power supply line, the on/off switch that is connected to each scan electrode and each data electrode applies a bipolar sustaining pulse to the thin film EL panel. This switch does not have to have the function of opening the scan electrode and the data electrode, so in the embodiment shown in FIGS. 3 and 4,
It can be constructed using 2n+1+m+2=2n+m+3 (pieces) of transistors.

これは第2図で考察した回路の場合には3(m+n)(
個)のトランジスタが必要であるのに対して、約半分で
済むことを意味する。このようにトランジスタ数が減少
した分だけ消費電力は低下する。また本発明は書込みパ
ルスを選択絵素点に加えた場合、半選択絵素点に生じる
消去効果の問題を薄膜ELパネルの性質を利用して書込
みパルスの印加タイミングによつて処理し、特別の付属
回路や新たな構成を必要としない。
In the case of the circuit considered in Figure 2, this is 3(m+n)(
This means that the number of transistors required is approximately half of that required. In this way, the power consumption decreases by the amount of the decrease in the number of transistors. In addition, the present invention solves the problem of erasing effect that occurs at half-selected pixel points when a write pulse is applied to a selected pixel point by adjusting the application timing of the write pulse by utilizing the properties of a thin film EL panel. No additional circuitry or new configuration is required.

同様に消去パルスも薄膜ELパネルの性質を利用して消
去パルスの印加タイミングを選び、効果的に加えるので
、効果的な消去が行われ且つ半選択絵素への影響がない
Similarly, since the erasing pulse is effectively applied by selecting the application timing of the erasing pulse using the properties of the thin film EL panel, effective erasing is performed and there is no influence on half-selected picture elements.

【図面の簡単な説明】[Brief explanation of drawings]

第1図、第2図は本発明の前段階として考えられる薄膜
ELマトリツクスパネルの回路図、第3図は本発明の一
実施例の薄膜EL表示装置の駆動装置の回路図、第4図
A,bは第3図の回路に用いられるスイツチング素子の
回路図、第5図は本発明による動作を説明するタイムチ
ヤート、第6図は選択絵素に書込みパルスが印加された
ときの薄膜EL表示装置の等価回路図、第7図aとbは
それぞれ異なるタイミングで消去パルスを加える場合の
タイムチヤート、第7図cは消去パルス電圧と薄膜EL
表示装置の輝度との関係図、第8図は本発明による一実
施例の動作を説明するタイムチヤートである。 x1〜Xmはデータ電極、Y1〜Ynは走査電極、SX
,〜SXmはデータ側オン・オフスイツチ、SXOはス
イツチ、SYl〜SYnは走査側オン・オフスイツチ、
SYOはスイツチ、Psは維持パルス、Pwは書込みパ
ルス、Peは消去パルス。
1 and 2 are circuit diagrams of a thin film EL matrix panel considered as a preliminary stage of the present invention, FIG. 3 is a circuit diagram of a drive device for a thin film EL display device according to an embodiment of the present invention, and FIG. 4 A and b are circuit diagrams of switching elements used in the circuit of FIG. 3, FIG. 5 is a time chart explaining the operation of the present invention, and FIG. 6 is a thin film EL when a write pulse is applied to a selected picture element. Equivalent circuit diagram of the display device, Figures 7a and b are time charts when erasing pulses are applied at different timings, and Figure 7c is the erasing pulse voltage and thin film EL.
FIG. 8, which is a relationship diagram with the brightness of the display device, is a time chart explaining the operation of an embodiment according to the present invention. x1~Xm are data electrodes, Y1~Yn are scan electrodes, SX
,~SXm are data side on/off switches, SXO is a switch, SYl~SYn are scanning side on/off switches,
SYO is a switch, Ps is a sustain pulse, Pw is a write pulse, and Pe is an erase pulse.

Claims (1)

【特許請求の範囲】 1 薄膜EL表示装置にマトリックス状に配置された両
電極の一方を走査電極、他方をデータ電極とし、上記各
走査電極にそれぞれ接続され、電源ラインに接続するオ
ン・オフスイッチと、上記全走査電極に共通接続されア
ースに導くオン・オフスイッチと、上記各データ電極に
それぞれ接続され、アースに導くオン・オフスイッチと
、上記全データ電極に共通接続され、上記電源ラインに
接続するオン・オフスイッチとからなる薄膜EL表示装
置の駆動装置。 2 上記電源ラインに維持電圧、書込み電圧、消去電圧
を切換えて供給するスイッチを接続してなることを特徴
とする前記特許請求の範囲第1項に記載した薄膜EL表
示装置の駆動装置。 3 薄膜EL表示装置にマトリックス状に配置された両
電極の一方を走査電極、他方をデータ電極とし、任意の
選択絵素点に書込み電圧を有するパルスを加える際、そ
の直前の維持パルスと同極性の書込みパルスを加えるよ
うに全走査電極を維持電圧に接続し、全データ電極をア
ースに接続して薄膜EL表示装置に維持パルスを加えた
次に、上記選択絵素を含む走査電極に接続され書込み電
圧を印加するようオン状態にされるスイッチと、上記選
択絵素を含まない走査電極にそれぞれ接続され、オフ状
態にされるスイッチと、上記全走査電極に共通接続され
オフ状態にされるスイッチと、上記選択絵素を含むデー
タ電極に接続されアースに導くようオン状態にされるス
イッチと、上記選択絵素を含まないデータ電極にそれぞ
れ接続されオフ状態にされるスイッチと、上記全データ
電極に共通接続されオフ状態にされるスイッチと、から
なる薄膜EL表示装置の駆動装置。 4 薄膜EL表示装置にマトリックス状に配置された両
電極の一方を走査電極、他方をデータ電極とし、任意の
絵素点に消去電圧を有するパルスを加える際、その直前
の維持パルスと逆極性の消去パルスを加えるように全走
査電極をアースに接続し、全データ電極に維持電圧を接
続して薄膜EL表示装置に維持パルスを加えた次に、上
記選択絵素を含む走査電極に接続され消去電圧を印加す
るようオン状態にされるスイッチと、上記選択絵素を含
まない走査電極にそれぞれ接続され、オフ状態にされる
スイッチと、上記全走査電極に共通接続されオフ状態さ
れるスイッチと、上記選択絵素を含むデータ電極に接続
されアースに導くようオン状態にされるスイッチと、上
記選択絵素を含まないデータ電極にそれぞれ接続されオ
フ状態にされるスイッチと、上記全データ電極に共通接
続されオフ状態にされるスイッチと、からなる薄膜EL
表示装置の駆動装置。
[Scope of Claims] 1. One of the two electrodes arranged in a matrix in a thin film EL display device is a scan electrode and the other is a data electrode, and an on/off switch is connected to each of the scan electrodes and connected to a power supply line. , an on/off switch that is commonly connected to all the scanning electrodes and leads to the ground, an on/off switch that is connected to each of the data electrodes and leads to the ground, and an on/off switch that is commonly connected to all the data electrodes and leads to the power line. A driving device for a thin-film EL display device, which consists of a connected on/off switch. 2. The drive device for a thin film EL display device according to claim 1, further comprising a switch connected to the power supply line to selectively supply a sustain voltage, a write voltage, and an erase voltage. 3. When applying a pulse having a write voltage to any selected pixel point, one of the two electrodes arranged in a matrix in a thin film EL display device is used as a scanning electrode and the other as a data electrode, and the polarity is the same as that of the sustain pulse immediately before it. All scan electrodes are connected to a sustain voltage so as to apply a write pulse of , and all data electrodes are connected to ground to apply a sustain pulse to the thin film EL display, and then connected to the scan electrode containing the selected pixel. A switch that is turned on to apply a write voltage, a switch that is connected to each scan electrode that does not include the selected picture element and is turned off, and a switch that is commonly connected to all of the scan electrodes that is turned off. , a switch connected to the data electrode containing the selected picture element and turned on so as to lead to ground, a switch connected to the data electrode not containing the selected picture element and turned off, and all the data electrodes A drive device for a thin film EL display device, comprising: a switch that is commonly connected to a switch that is turned off; 4 When applying a pulse having an erase voltage to a given pixel point by using one of the two electrodes arranged in a matrix in a thin film EL display device as a scanning electrode and the other as a data electrode, a pulse with an opposite polarity to the previous sustain pulse is applied. All scan electrodes are connected to ground so as to apply an erase pulse, and a sustain voltage is connected to all data electrodes to apply a sustain pulse to the thin film EL display device.Then, the scan electrodes containing the selected picture element are connected to erase. A switch that is turned on to apply a voltage, a switch that is connected to each of the scan electrodes that do not include the selected picture element and is turned off, and a switch that is commonly connected to all of the scan electrodes that is turned off. A switch that is connected to the data electrode containing the selected picture element and turned on so as to lead to ground, a switch that is connected to the data electrode that does not contain the selected picture element and turned off, and a switch that is common to all the data electrodes mentioned above. A thin film EL comprising a switch that is connected and turned off.
Display device drive device.
JP10651976A 1976-09-03 1976-09-03 Drive device for thin film EL display device Expired JPS5922954B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10651976A JPS5922954B2 (en) 1976-09-03 1976-09-03 Drive device for thin film EL display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10651976A JPS5922954B2 (en) 1976-09-03 1976-09-03 Drive device for thin film EL display device

Publications (2)

Publication Number Publication Date
JPS5330891A JPS5330891A (en) 1978-03-23
JPS5922954B2 true JPS5922954B2 (en) 1984-05-30

Family

ID=14435643

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10651976A Expired JPS5922954B2 (en) 1976-09-03 1976-09-03 Drive device for thin film EL display device

Country Status (1)

Country Link
JP (1) JPS5922954B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5722289A (en) * 1980-07-17 1982-02-05 Fujitsu Ltd Method of driving matrix display unit

Also Published As

Publication number Publication date
JPS5330891A (en) 1978-03-23

Similar Documents

Publication Publication Date Title
JPH10232649A (en) Electroluminescent display device and driving method thereof
KR930020339A (en) Structure and Driving Method of Plasma Display Panel
JPS5922953B2 (en) Drive device for thin film EL display device
JP3098059B2 (en) Display screen visibility adjustment method
JPH0118434B2 (en)
JPS63314594A (en) Method and circuit for driving thin film el display unit
JPH02178695A (en) Driving method for display device
JPS5922954B2 (en) Drive device for thin film EL display device
GB2066993A (en) Electroluminescent display driver system
JPS638479B2 (en)
JP2693238B2 (en) Driving method of display device
GB2105085A (en) Drive for thin-film electroluminescent display panel
JP2619083B2 (en) Driving method of display device
JPS6311680B2 (en)
JPS6015078B2 (en) Drive device for thin film EL display device
JPS62510B2 (en)
JPS6133198B2 (en)
JPS62513B2 (en)
JPS6157639B2 (en)
JPS62509B2 (en)
JPS6015279B2 (en) Maintenance drive circuit for thin film EL element with memory
JPS62515B2 (en)
JPS5847715B2 (en) Driving device for thin film electroluminescent panels
JPS623431B2 (en)
JPS6015079B2 (en) Drive device for thin film EL display device