Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS5926043B2 - sequence controller - Google Patents
[go: Go Back, main page]

JPS5926043B2 - sequence controller - Google Patents

sequence controller

Info

Publication number
JPS5926043B2
JPS5926043B2 JP7932376A JP7932376A JPS5926043B2 JP S5926043 B2 JPS5926043 B2 JP S5926043B2 JP 7932376 A JP7932376 A JP 7932376A JP 7932376 A JP7932376 A JP 7932376A JP S5926043 B2 JPS5926043 B2 JP S5926043B2
Authority
JP
Japan
Prior art keywords
control
program
memory
specifications
processing unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP7932376A
Other languages
Japanese (ja)
Other versions
JPS535385A (en
Inventor
弘 丸林
卓美 谷本
満 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Tateisi Electronics Co filed Critical Omron Tateisi Electronics Co
Priority to JP7932376A priority Critical patent/JPS5926043B2/en
Publication of JPS535385A publication Critical patent/JPS535385A/en
Publication of JPS5926043B2 publication Critical patent/JPS5926043B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Control By Computers (AREA)
  • Programmable Controllers (AREA)

Description

【発明の詳細な説明】 本発明はシーケンスコントローラ、特に制御規模の拡大
あるいは縮少等制御仕様の変更が容易なシーケンスコン
トローラに関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a sequence controller, and particularly to a sequence controller that allows easy changes in control specifications such as expansion or reduction of control scale.

近時ストアトプログラム方式を採用した制御装置いわゆ
るシーケンスコントローラが登場し、そのプログラムの
柔軟性によりハードワイヤで構成される従来のリレー盤
に置き換わりはじめている。
Recently, so-called sequence controllers, which are control devices that use a stored program method, have appeared, and due to the flexibility of their programs, they are beginning to replace conventional relay boards made of hard wires.

確かにストアトプログラム方式を採用すれば、そのプロ
グラムの修正・変更は、ハードワイヤの配線変更に比べ
れば、簡単化・迅速化される。そうであるとしてもプロ
グラムの修正は、テープに書込まれたプログラムをリー
ダ等で読み取り新しいプログラムをメモリに収納してな
されるので、その操作は仲々やつかいで、この修正を誤
りなく行うためにはそれ相応の訓練を必要とし、現場レ
ベルでの操作簡易性という面ではまだ十分ではない。又
、発明者等は本発明を開発に先立つて、プログラムの収
納されをメモリいわゆるメインメモリをビルディングブ
ロック方式で構成することを検討した。この方式につい
て略述すれば6、各種仕様に応じたプログラムはブロッ
ク化して、1個あるいは数個のLSIメモリチップ中に
格納される。そして制御仕様の追加があれば、この追加
仕様に関するプログラムが格納記憶されているメモリチ
ップを、メモリ基板に追加配置するものである。ところ
が一般にシーケンスコントローラにおける中央処理装置
(以下CPUと呼ぶ)とメインメモリとはシステムの中
央部であり、その不調はシステムに致命的影響を与える
ことから、その部分の操作・加工を要求することは現場
の従事者に過大な負荷を与えることが判つた。又、たと
えば、LSIチップにプログラムが格納されているよう
な場合、LSIチップの各端子(ピン)の機械的強度は
低く、装着を繰返すと各端子が変形して接触機能が低下
したり、最悪の場合折れるようなこともあつた。いずれ
にせよ、仕様変更に伴つてメモリ基板を操作・加工する
ことは、現場レベルでの操作簡易性を要求されるシーケ
ンスコントローラにおいては、ふさわしくないものであ
つた。そこで本発明は、追加仕様を実現するために必要
な装置の一部に、追加仕様に応じたプログラムを記憶し
ているメモリを実装しておき、一方中央側メモリとも呼
ぶべきCPUと一体に配置される部分には、前記装置の
追加に応じたプログラムシーケンスを管理する管理プロ
グラムとともに、基本仕様として必須のものがあればそ
の基本仕様に関するプログラムを収納する。そしてCP
Uでは中央側メモリおよび実装された追加仕様のプログ
ラムがともに実行されるようにし、追加仕様のための前
記装置の実装の加減により制御規模が変更されえるよう
にし、制御仕様の変更が簡単化されるのみならず、現場
レベルにおいての操作性も高いシーケンスコントローラ
を提供することを目的とする。次に説明を容易にするた
め、実施例の説明に先立つて、本発明が実施可能な織機
管理システムについて略述しておく。
It is true that if the stored program method is adopted, modifying or changing the program will be easier and faster than changing the wiring using hard wires. Even so, the program is modified by reading the program written on the tape using a reader, etc., and storing the new program in memory, so the operation is done by a friend or a friend in order to make this modification without errors. requires appropriate training, and is not yet sufficiently easy to operate at the field level. Furthermore, prior to developing the present invention, the inventors considered configuring a memory for storing programs, so-called main memory, in a building block format. To briefly explain this method, programs according to various specifications are divided into blocks and stored in one or several LSI memory chips. If control specifications are added, a memory chip storing a program related to the additional specifications is additionally placed on the memory board. However, in general, the central processing unit (hereinafter referred to as CPU) and main memory in a sequence controller are the central parts of the system, and malfunctions in them can have a fatal impact on the system, so it is not recommended to request operation or modification of these parts. It was found that this placed an excessive burden on on-site workers. In addition, for example, when a program is stored on an LSI chip, the mechanical strength of each terminal (pin) of the LSI chip is low, and repeated mounting may deform each terminal and reduce the contact function. In some cases, it even broke. In any case, manipulating and processing the memory board in response to specification changes is not appropriate for sequence controllers that require ease of operation at the field level. Therefore, in the present invention, a memory storing a program according to the additional specifications is installed in a part of the device necessary for realizing the additional specifications, and is placed integrally with the CPU, which should also be called the central memory. This section stores a management program for managing the program sequence corresponding to the addition of the device, as well as programs related to the basic specifications, if any are essential. And C.P.
In the U, the program for the central memory and the installed additional specifications are executed together, and the control scale can be changed depending on the implementation of the device for the additional specifications, thereby simplifying changes in the control specifications. The purpose of the present invention is to provide a sequence controller that is not only easy to use, but also has high operability at the field level. Next, in order to facilitate the explanation, a loom management system in which the present invention can be implemented will be briefly described before describing the embodiments.

織機工場には数百台の織機が設置されている。Several hundred looms are installed in the loom factory.

これら織機の大部分は通常仕様の織布を行うのであるが
、他の繊維には特殊仕様での織布、例えば多色織や縦糸
張力の制御を伴う織布を必要とする場合がある。しかも
これら特殊織が必要となる織機がいずれの織機であるか
はあらかじめ判つていない。一方、各織機の仕様は毎日
あるいは数日毎に変更される可能性が高い。したがつて
、原理的には全ての織機が全種の織布が可能であればよ
いのであるが、このようにすれば装置コストが高くなる
ので、必要に応じて制御プログラムが追加・変更できる
ようにすれほうが好しい。しかもそれは現場の操作者で
も簡単に行えることが望ましい。本発明は上述の織機シ
ステムのような制御仕様がしばしば変更されるシステム
の制御に適したシーケンスコントローラに関する。以下
本発明を図面にもとづいて説明する。第1図は実施例シ
ステムのプロツク図を示す。
Although most of these looms perform regular weaving, other fibers may require special weaving, such as multicolor weaving or weaving with warp tension control. Furthermore, it is not known in advance which looms require these special weaves. On the other hand, the specifications of each loom are likely to change every day or every few days. Therefore, in principle, it would be good if all looms could weave all types of fabrics, but this would increase equipment costs, so control programs could be added or changed as necessary. It is better to do so. Moreover, it is desirable that this can be easily performed even by an operator at the site. The present invention relates to a sequence controller suitable for controlling a system in which control specifications are often changed, such as the above-mentioned loom system. The present invention will be explained below based on the drawings. FIG. 1 shows a block diagram of an embodiment system.

1は基本制御装置で、メモリ2,3,4中のプログラム
をCPU5で解読・実行することにより、被制御装置6
を管理し制御する。
Reference numeral 1 denotes a basic control device, which controls a controlled device 6 by decoding and executing programs in memories 2, 3, and 4 with a CPU 5.
Manage and control.

基本制御装置1中のメモリ2は、被制御装置6を制御す
るに最低限必要なプログラムが格納されており、このプ
ログラムを実行することによつて、被制御装置6の基本
動作を確保する。
The memory 2 in the basic control device 1 stores the minimum necessary programs to control the controlled device 6, and by executing this program, the basic operation of the controlled device 6 is ensured.

被制御装置6と基本制御装置1との信号の授受はインタ
ーフエイス回路(1/Fと呼ぶ。)7を介して行われる
。バス8には選択制御装置9,10が連結される。
Signals are exchanged between the controlled device 6 and the basic control device 1 via an interface circuit (referred to as 1/F) 7. Selection control devices 9 and 10 are connected to the bus 8 .

選択制御とは基本制御に付加される仕様に関する制御、
例えば多色織制御や張力制御であり、これは被制御装置
6の制御仕様に応じて、施されたりしなかつたりする。
選択制御装置9(あるいは10)中には、付加仕様のた
めの制御回路がI/Fll(あるいは12)に内蔵され
ている。この制御回路への信号は、メモリ3(あるいは
4)収納のプログラムをCPU5で実行することにより
、CPU5より与えられる。I/Fll(あるいは12
)の制御状態は被制御装置6に伝えられる。又、選択制
御回路9(あるいは10)は出力するだけでなく、被制
御装置6の稼動状況等をCPU5に伝える入力制御も行
う。このシステムにおいては、選択制御回路9あるいは
10が実装されているか否かに応じて制御規模が増減す
るが、この増減を管理するプログラムは、基本制御装置
1の中央側メモリ2に格納されている。
Selection control is control related to specifications added to basic control.
Examples include multicolor weave control and tension control, which may or may not be applied depending on the control specifications of the controlled device 6.
In the selection control device 9 (or 10), a control circuit for additional specifications is built into the I/Fll (or 12). A signal to this control circuit is given by the CPU 5 by executing a program stored in the memory 3 (or 4). I/Fll (or 12
) is transmitted to the controlled device 6. Further, the selection control circuit 9 (or 10) not only outputs output, but also performs input control for transmitting the operating status of the controlled device 6 to the CPU 5. In this system, the control scale increases or decreases depending on whether the selection control circuit 9 or 10 is installed, and a program for managing this increase or decrease is stored in the central memory 2 of the basic control device 1. .

又、第4図には、本実施例が実施された装置の見取図を
示す。
Further, FIG. 4 shows a sketch of the apparatus in which this embodiment is implemented.

筐体13には電源14,CPU基板15、メモリ基板1
6、被制御装置6の基本動作の制御に必要な各種回路が
実装される制御基板17、被制御装置6とのインターフ
エイス(以下1/F)基板18および19が配置される
。筐体13の他の部分には、付加的な仕様に応じるため
選択制御用プリント基板(選択制御装置)20を配置す
るためのスペースが設けられる。この選択制御用プリン
ト基板には、制御回路を構成する各種回路部品21とと
もに半導体メモリLSI22が実装されている。この選
択制御用プリント基板20に色々な種類があり、このプ
リント基板20を増減あるいは選択することにより、被
制御装置6に対する制御内容が変更される。第3図には
、第1図システムの詳細を示す。
The housing 13 includes a power supply 14, a CPU board 15, and a memory board 1.
6. A control board 17 on which various circuits necessary for controlling the basic operations of the controlled device 6 are mounted, and interface (hereinafter referred to as 1/F) boards 18 and 19 with the controlled device 6 are arranged. In another part of the housing 13, a space is provided for arranging a selection control printed circuit board (selection control device) 20 in order to meet additional specifications. On this selection control printed circuit board, a semiconductor memory LSI 22 is mounted together with various circuit components 21 constituting a control circuit. There are various types of printed circuit boards 20 for selective control, and by increasing or decreasing the number of printed circuit boards 20 or selecting them, the control contents for the controlled device 6 can be changed. FIG. 3 shows details of the system shown in FIG.

この図と第4図との対応を示せば、CPU基板15、メ
モリ基板16、制御基板17,I/F基板18,19が
基本制御装置1を構成し、選択制御用プリント基板20
の各々が選択制御装置9ないし10を構成する。なお、
第3図は第1図と同一部分について同じ参照付号を付し
てある。続いて、実施例システムの動作を第2図のフロ
ーチヤートおよび第3図詳細プロツク図を中心に説明す
る。
To show the correspondence between this figure and FIG.
Each constitutes a selection control device 9 or 10. In addition,
In FIG. 3, the same parts as in FIG. 1 are given the same reference numbers. Next, the operation of the embodiment system will be explained with reference to the flowchart of FIG. 2 and the detailed block diagram of FIG. 3.

通常の織制御を行う場合は、選択制御装置9,10は実
装されておらず、織機本体6とCPU5とはL/F7を
介してのみ信号の授受を行う。
When performing normal weaving control, the selection control devices 9 and 10 are not installed, and signals are exchanged between the loom main body 6 and the CPU 5 only via the L/F 7.

今、第1の選択制御、例えば多色織が必要となり、第1
の選択制御装置9を実装すると、織機本体6とCPU5
との間には、この選択制御装置9を介して信号伝達を行
う経路が形成される。そして織機6から多色織制御に関
する要求が発せられたとする。この要求を示す信号は、
入力カプラ23を介して、第1図のI/Fllに相当す
る、I/O制御部24に伝えられる。さらにこの信号は
オア回路25、その出力が連結される割込みライン84
を介して、CPU5に割込みをかけるO割込みがあると
CPU5は、中央側メモリ2中のプログラムを実行して
割込原因を解析するが、その様子は第2図に示す。
Now a first selection control is required, for example a multicolor weave, and a first
When the selection control device 9 is installed, the loom main body 6 and the CPU 5
A path for signal transmission is formed between the selection control device 9 and the selection control device 9. Assume that the loom 6 issues a request regarding multicolor weaving control. The signal indicating this request is
The signal is transmitted via the input coupler 23 to the I/O control unit 24, which corresponds to I/Fll in FIG. Furthermore, this signal is connected to an OR circuit 25 and an interrupt line 84 to which the output is connected.
When there is an O interrupt that interrupts the CPU 5 via the CPU 5, the CPU 5 executes a program in the central memory 2 to analyze the cause of the interrupt, as shown in FIG.

割込みが発生すると、ルーチンSPlにおいて、プログ
ラムカウンタおよびその他必要なレジスタ(図示せず)
の退避等初期処理がなされる。ついで、ルーチンSP2
において、第1の選択制御装置9から割込みがあつたか
否かの判定がなされる。
When an interrupt occurs, the program counter and other necessary registers (not shown) are
Initial processing such as saving is performed. Next, routine SP2
At , it is determined whether or not there has been an interrupt from the first selection control device 9.

具体的には、アドレスバス81からI/O制御部24を
指定するデータ、およびコントロールライン83から入
出力制御を示すコントロール信号が出力される。前記デ
ータ、(これは周辺機器を指定するので通常機器番号D
VNと呼ばれる)、はデコーダ26に印加され、その出
力によりI/0制御部24をトリガする。これにより、
1/O制御部24の入力状態はデータバス82を介して
、CPU5に伝えられる。CPU5では、伝えられた入
力情報から前述のオア回路25の状態が[1」か「O」
かを判定する。この場合オア回路25の状態は「1」と
なつているので、CPU5では織機6から多色織に関す
る制御が要求されていることが判る。あわせて、選択制
御装置9が実装されていることが確認される。そこで、
このルーチンSP2では、多色織制御のプログラムが格
納されたルーチンSRlに制御が移される。ついでアド
レスバス81からルーチンSRlの先頭番地データが出
力されると、デコーダ26によつてメモリ3が能動化さ
れ、メモリ3中のルーチンSRlが順次CPU5で実行
される。このルーチンSRlでは、織機6からどのよう
な割込み入力があつたのかを個別に解析検出して、各割
込(要求)に応じたプログラムを実行し、リレー27,
A/O変換器28を駆動して織機6に所望の制御を施す
Specifically, data specifying the I/O control unit 24 is output from the address bus 81, and a control signal indicating input/output control is output from the control line 83. The above data (this specifies the peripheral device, so it is usually the device number D
(referred to as VN) is applied to the decoder 26, and its output triggers the I/0 control unit 24. This results in
The input state of the 1/O control unit 24 is transmitted to the CPU 5 via the data bus 82. The CPU 5 determines whether the state of the above-mentioned OR circuit 25 is [1] or "O" from the transmitted input information.
Determine whether In this case, since the state of the OR circuit 25 is "1", the CPU 5 understands that the loom 6 requests control regarding multicolor weaving. At the same time, it is confirmed that the selection control device 9 is installed. Therefore,
In this routine SP2, control is transferred to a routine SRl in which a program for multicolor weave control is stored. Next, when the start address data of the routine SRl is output from the address bus 81, the memory 3 is activated by the decoder 26, and the routine SRl in the memory 3 is sequentially executed by the CPU 5. In this routine SRl, what kind of interrupt input is received from the loom 6 is individually analyzed and detected, a program corresponding to each interrupt (request) is executed, and the relay 27,
The A/O converter 28 is driven to provide desired control to the loom 6.

一方、基本制御、即ち織機の横糸打込み動作を積算して
織上長データを得る等は、I/F7を介しての割込みを
ルーチンSP4で検出し、これに応じてルーチンSRO
を実行することによりなされる。
On the other hand, for basic control, that is, to obtain weaving length data by integrating the weft thread driving operations of the loom, an interrupt via I/F7 is detected in routine SP4, and in response to this, routine SRO
This is done by executing

又、上述のことから判るようにこの実施例システムでは
、選択制御装置(プリント基板20に相当)が実装され
ない限り、CPU5に割込みがかかることはない。
Furthermore, as can be seen from the above, in this embodiment system, no interrupt is applied to the CPU 5 unless the selection control device (corresponding to the printed circuit board 20) is mounted.

したがつてプリント基板20を挿脱することにより、制
御規模の拡大・縮少等変更が容易に行える。このように
織機の管理者は必要に応して、あらかじめ用意されてい
る制御基板あるいは装置(この内に選択制御のためのプ
ログラムが内蔵されていることはいうまでもない。
Therefore, by inserting and removing the printed circuit board 20, changes such as expansion or reduction of the control scale can be easily made. In this way, the loom manager can select a control board or device prepared in advance (of course, a program for selective control is built in therein) as needed.

)を選択配置することによつて、制御仕様の変更を簡単
に行なえるのである。選択制御基板があらかじめ用意さ
れている点に言及するならば、これは工場における全て
の織機について追加制御用基板が用意されるのではない
。すなわち、織機工場には通常数百台もの織機が配置さ
れており、これら織機の全てが追加仕様の制御を行なう
ということはまずありえない。してみれば数十台分位に
ついてのみ追加制御用の基板をストツクしておき、必要
に応じて、選択的に配置するとしても十分役立つのであ
る。又、仕様変更に伴う機器の調整あるいはメインテナ
ンス作業は必ず行なわれるものであり、基板あるいは装
置の再配置のための数分間というものは問題とするにた
りない。追加仕様のための制御装置は、その制御規模に
より数枚以上のプリント基板で構成されることもあるが
、そのような場合各仕様毎に特別の目印なりをつけて、
その識別が容易となるよう工夫しておくほうがよい。
), control specifications can be easily changed. Regarding the point that the selective control board is prepared in advance, this does not mean that additional control boards are prepared for all the looms in the factory. That is, a loom factory usually has several hundred looms, and it is highly unlikely that all of these looms will be controlled according to additional specifications. In other words, it would be quite useful to stock up on additional control boards for only a few dozen units and then selectively place them as needed. Further, equipment adjustment or maintenance work is always required due to changes in specifications, and a few minutes spent relocating a board or device is not a problem. The control device for additional specifications may consist of several or more printed circuit boards depending on the control scale, but in such cases, special markings are attached for each specification.
It is better to devise ways to make identification easier.

又実装を確実にするための別の手段としては、数枚の基
板を機構的に一体化しておき、このプロツクにCPUと
の連結用のコネクタを別設し、このコネクタを第4図に
示すような形で筐体に差込まれるようにするのもよい。
以上のように本発明によれば、中央処理装置で解読・実
行されるプログラムを中央側だけに集中して設けるので
はなく、所定の制御プログラムが格納されたメモリを必
要に応じて、追加あるいは削除すれば、制御仕様が変更
されるようにしたので、プログラムの変更がきわめて容
易となり、融通性に富んだシステムが構成できる。又、
本発明は、前記制御プログラムを収納したメモリは制御
回路と一体化して構成するので、それが実装される装置
は機械的な強度も十分得ることができ、したがつて少々
乱暴な取扱いも可能となり、現場レベルで仕様の変更が
要求されるようなシステムには特に好適である。さらに
本発明においては、選択制御装置から割込みにより所望
の制御が被制御装置に追加されるようにしているので、
被制御装置からの要求は直ちに中央処理装置に伝えられ
、迅速に追加制御を行える。
Another method for ensuring reliable mounting is to mechanically integrate several boards and separately provide a connector for connection to the CPU, as shown in Figure 4. It is also a good idea to insert it into the housing in a similar way.
As described above, according to the present invention, the programs to be decoded and executed by the central processing unit are not concentrated only in the central side, but the memory in which the predetermined control program is stored can be added or Since the control specification can be changed by deleting it, it is extremely easy to change the program, and a highly flexible system can be configured. or,
In the present invention, since the memory storing the control program is integrated with the control circuit, the device in which it is installed can have sufficient mechanical strength, and can therefore be handled somewhat roughly. This is especially suitable for systems where changes in specifications are required at the field level. Furthermore, in the present invention, desired control is added to the controlled device by an interrupt from the selection control device.
Requests from controlled devices are immediately transmitted to the central processing unit, allowing additional control to be performed quickly.

又、要求(割込)の発生が検出されると、その要求を実
現するのに必要な制御回路が実装されていることは確実
であるので、安全確実なシステムが構成される。
Further, when the occurrence of a request (interruption) is detected, it is certain that the control circuit necessary to realize the request is installed, so a safe and secure system is constructed.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は実施例のプロツク図、第2図はフローチヤート
、第3図は実施例の詳細なプロツク図、第4図は実施例
装置の見取図である。 1・・・・・・基本制御装置、2・・・・・・中央側メ
モリ、3,4・・・・・・メモリ、5・・・・・・CP
Ul6・・・・・・被制御装置、9,10・・・・・・
選択制御装置、24・・・・・・I/0制御部。
FIG. 1 is a block diagram of the embodiment, FIG. 2 is a flowchart, FIG. 3 is a detailed block diagram of the embodiment, and FIG. 4 is a sketch of the apparatus of the embodiment. 1...Basic control device, 2...Central memory, 3, 4...Memory, 5...CP
Ul6...Controlled device, 9,10...
Selection control device, 24...I/0 control unit.

Claims (1)

【特許請求の範囲】[Claims] 1 メモリ装置に格納されるプログラムを中央処理装置
で実行して被制御装置を制御するためのシーケンスコン
トローラにおいて、被制御装置に所定の制御を施すため
の制御プログラムが格納されたメモリ、および前記被制
御装置との信号の授受を行うための制御回路を一体に構
成した選択制御装置;の中央処理装置への追加連結を可
能とし、前記中央処理装置は前記制御回路を介して割込
み信号が印加されると管理プログラムを実行して割込原
因を解析検出し、さらにこの検出結果にもとづいて制御
を前記メモリに格納された前記制御プログラムに移し、
この制御プログラムが前記中央処理装置で実行されるこ
とにより前記被制御装置に所望の制御が施される構成を
有し、前記選択制御装置の加減によつて制御仕様が変更
されるようにしたシーケンスコントローラ。
1. In a sequence controller for controlling a controlled device by executing a program stored in a memory device in a central processing unit, the sequence controller includes a memory storing a control program for performing predetermined control on the controlled device, and A selective control device integrally configured with a control circuit for exchanging signals with the control device can be additionally connected to the central processing unit, and the central processing unit receives an interrupt signal via the control circuit. Then, a management program is executed to analyze and detect the cause of the interrupt, and based on this detection result, control is transferred to the control program stored in the memory,
The sequence has a configuration in which the control program is executed by the central processing unit to perform desired control on the controlled device, and control specifications are changed depending on the selection control device. controller.
JP7932376A 1976-07-02 1976-07-02 sequence controller Expired JPS5926043B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7932376A JPS5926043B2 (en) 1976-07-02 1976-07-02 sequence controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7932376A JPS5926043B2 (en) 1976-07-02 1976-07-02 sequence controller

Publications (2)

Publication Number Publication Date
JPS535385A JPS535385A (en) 1978-01-18
JPS5926043B2 true JPS5926043B2 (en) 1984-06-23

Family

ID=13686662

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7932376A Expired JPS5926043B2 (en) 1976-07-02 1976-07-02 sequence controller

Country Status (1)

Country Link
JP (1) JPS5926043B2 (en)

Also Published As

Publication number Publication date
JPS535385A (en) 1978-01-18

Similar Documents

Publication Publication Date Title
KR940002324B1 (en) Programmable controller
US6075941A (en) Microcomputer
US5630139A (en) Program download type information processor
US6199175B1 (en) Package blocking method for a storage system having a bus common to a plurality of kinds of groups of packages
US5155821A (en) Command performing order change-over system in data processor
EP1615132A2 (en) Method and Apparatus for Booting a System
JP2000187600A (en) Watchdog timer system
EP0939360A2 (en) Switching mechanism and disk array apparatus having the switching mechanism
JPS5926043B2 (en) sequence controller
KR20000016777A (en) Data loading process
US5761482A (en) Emulation apparatus
KR100978268B1 (en) High-Speed Redundant Data Copy Boards in Distributed Control Systems
JPS5947326B2 (en) sequence controller
US20010049762A1 (en) Operation processing apparatus
JPS5947327B2 (en) sequence controller
US7114103B2 (en) System for finding and removing errors using a serial bus for a microcontroller
JPH02135589A (en) Ic card system
JP2001306112A (en) Programmable controller
KR960010921B1 (en) Process Control Method in Data Processor
JPS5941214B2 (en) Condition monitoring method
JP2584903B2 (en) External device control method
JP2628561B2 (en) Error notification method
JP2000020498A (en) Microcomputer and return method thereof
JPH05250204A (en) LSI ASIC microcomputer
JP2000123580A (en) Programmable rom and programmable rom writer