JPS5926043B2 - シ−ケンスコントロ−ラ - Google Patents

Description

【発明の詳細な説明】 本発明はシーケンスコントローラ、特に制御規模の拡大
あるいは縮少等制御仕様の変更が容易なシーケンスコン
トローラに関する。

近時ストアトプログラム方式を採用した制御装置いわゆ
るシーケンスコントローラが登場し、そのプログラムの
柔軟性によりハードワイヤで構成される従来のリレー盤
に置き換わりはじめている。

確かにストアトプログラム方式を採用すれば、そのプロ
グラムの修正・変更は、ハードワイヤの配線変更に比べ
れば、簡単化・迅速化される。そうであるとしてもプロ
グラムの修正は、テープに書込まれたプログラムをリー
ダ等で読み取り新しいプログラムをメモリに収納してな
されるので、その操作は仲々やつかいで、この修正を誤
りなく行うためにはそれ相応の訓練を必要とし、現場レ
ベルでの操作簡易性という面ではまだ十分ではない。又
、発明者等は本発明を開発に先立つて、プログラムの収
納されをメモリいわゆるメインメモリをビルディングブ
ロック方式で構成することを検討した。この方式につい
て略述すれば６、各種仕様に応じたプログラムはブロッ
ク化して、１個あるいは数個のＬＳＩメモリチップ中に
格納される。そして制御仕様の追加があれば、この追加
仕様に関するプログラムが格納記憶されているメモリチ
ップを、メモリ基板に追加配置するものである。ところ
が一般にシーケンスコントローラにおける中央処理装置
（以下ＣＰＵと呼ぶ）とメインメモリとはシステムの中
央部であり、その不調はシステムに致命的影響を与える
ことから、その部分の操作・加工を要求することは現場
の従事者に過大な負荷を与えることが判つた。又、たと
えば、ＬＳＩチップにプログラムが格納されているよう
な場合、ＬＳＩチップの各端子（ピン）の機械的強度は
低く、装着を繰返すと各端子が変形して接触機能が低下
したり、最悪の場合折れるようなこともあつた。いずれ
にせよ、仕様変更に伴つてメモリ基板を操作・加工する
ことは、現場レベルでの操作簡易性を要求されるシーケ
ンスコントローラにおいては、ふさわしくないものであ
つた。そこで本発明は、追加仕様を実現するために必要
な装置の一部に、追加仕様に応じたプログラムを記憶し
ているメモリを実装しておき、一方中央側メモリとも呼
ぶべきＣＰＵと一体に配置される部分には、前記装置の
追加に応じたプログラムシーケンスを管理する管理プロ
グラムとともに、基本仕様として必須のものがあればそ
の基本仕様に関するプログラムを収納する。そしてＣＰ
Ｕでは中央側メモリおよび実装された追加仕様のプログ
ラムがともに実行されるようにし、追加仕様のための前
記装置の実装の加減により制御規模が変更されえるよう
にし、制御仕様の変更が簡単化されるのみならず、現場
レベルにおいての操作性も高いシーケンスコントローラ
を提供することを目的とする。次に説明を容易にするた
め、実施例の説明に先立つて、本発明が実施可能な織機
管理システムについて略述しておく。

織機工場には数百台の織機が設置されている。

これら織機の大部分は通常仕様の織布を行うのであるが
、他の繊維には特殊仕様での織布、例えば多色織や縦糸
張力の制御を伴う織布を必要とする場合がある。しかも
これら特殊織が必要となる織機がいずれの織機であるか
はあらかじめ判つていない。一方、各織機の仕様は毎日
あるいは数日毎に変更される可能性が高い。したがつて
、原理的には全ての織機が全種の織布が可能であればよ
いのであるが、このようにすれば装置コストが高くなる
ので、必要に応じて制御プログラムが追加・変更できる
ようにすれほうが好しい。しかもそれは現場の操作者で
も簡単に行えることが望ましい。本発明は上述の織機シ
ステムのような制御仕様がしばしば変更されるシステム
の制御に適したシーケンスコントローラに関する。以下
本発明を図面にもとづいて説明する。第１図は実施例シ
ステムのプロツク図を示す。

１は基本制御装置で、メモリ２，３，４中のプログラム
をＣＰＵ５で解読・実行することにより、被制御装置６
を管理し制御する。

基本制御装置１中のメモリ２は、被制御装置６を制御す
るに最低限必要なプログラムが格納されており、このプ
ログラムを実行することによつて、被制御装置６の基本
動作を確保する。

被制御装置６と基本制御装置１との信号の授受はインタ
ーフエイス回路（１／Ｆと呼ぶ。）７を介して行われる
。バス８には選択制御装置９，１０が連結される。

選択制御とは基本制御に付加される仕様に関する制御、
例えば多色織制御や張力制御であり、これは被制御装置
６の制御仕様に応じて、施されたりしなかつたりする。
選択制御装置９（あるいは１０）中には、付加仕様のた
めの制御回路がＩ／Ｆｌｌ（あるいは１２）に内蔵され
ている。この制御回路への信号は、メモリ３（あるいは
４）収納のプログラムをＣＰＵ５で実行することにより
、ＣＰＵ５より与えられる。Ｉ／Ｆｌｌ（あるいは１２
）の制御状態は被制御装置６に伝えられる。又、選択制
御回路９（あるいは１０）は出力するだけでなく、被制
御装置６の稼動状況等をＣＰＵ５に伝える入力制御も行
う。このシステムにおいては、選択制御回路９あるいは
１０が実装されているか否かに応じて制御規模が増減す
るが、この増減を管理するプログラムは、基本制御装置
１の中央側メモリ２に格納されている。

又、第４図には、本実施例が実施された装置の見取図を
示す。

筐体１３には電源１４，ＣＰＵ基板１５、メモリ基板１
６、被制御装置６の基本動作の制御に必要な各種回路が
実装される制御基板１７、被制御装置６とのインターフ
エイス（以下１／Ｆ）基板１８および１９が配置される
。筐体１３の他の部分には、付加的な仕様に応じるため
選択制御用プリント基板（選択制御装置）２０を配置す
るためのスペースが設けられる。この選択制御用プリン
ト基板には、制御回路を構成する各種回路部品２１とと
もに半導体メモリＬＳＩ２２が実装されている。この選
択制御用プリント基板２０に色々な種類があり、このプ
リント基板２０を増減あるいは選択することにより、被
制御装置６に対する制御内容が変更される。第３図には
、第１図システムの詳細を示す。

この図と第４図との対応を示せば、ＣＰＵ基板１５、メ
モリ基板１６、制御基板１７，Ｉ／Ｆ基板１８，１９が
基本制御装置１を構成し、選択制御用プリント基板２０
の各々が選択制御装置９ないし１０を構成する。なお、
第３図は第１図と同一部分について同じ参照付号を付し
てある。続いて、実施例システムの動作を第２図のフロ
ーチヤートおよび第３図詳細プロツク図を中心に説明す
る。

通常の織制御を行う場合は、選択制御装置９，１０は実
装されておらず、織機本体６とＣＰＵ５とはＬ／Ｆ７を
介してのみ信号の授受を行う。

今、第１の選択制御、例えば多色織が必要となり、第１
の選択制御装置９を実装すると、織機本体６とＣＰＵ５
との間には、この選択制御装置９を介して信号伝達を行
う経路が形成される。そして織機６から多色織制御に関
する要求が発せられたとする。この要求を示す信号は、
入力カプラ２３を介して、第１図のＩ／Ｆｌｌに相当す
る、Ｉ／Ｏ制御部２４に伝えられる。さらにこの信号は
オア回路２５、その出力が連結される割込みライン８４
を介して、ＣＰＵ５に割込みをかけるＯ割込みがあると
ＣＰＵ５は、中央側メモリ２中のプログラムを実行して
割込原因を解析するが、その様子は第２図に示す。

割込みが発生すると、ルーチンＳＰｌにおいて、プログ
ラムカウンタおよびその他必要なレジスタ（図示せず）
の退避等初期処理がなされる。ついで、ルーチンＳＰ２
において、第１の選択制御装置９から割込みがあつたか
否かの判定がなされる。

具体的には、アドレスバス８１からＩ／Ｏ制御部２４を
指定するデータ、およびコントロールライン８３から入
出力制御を示すコントロール信号が出力される。前記デ
ータ、（これは周辺機器を指定するので通常機器番号Ｄ
ＶＮと呼ばれる）、はデコーダ２６に印加され、その出
力によりＩ／０制御部２４をトリガする。これにより、
１／Ｏ制御部２４の入力状態はデータバス８２を介して
、ＣＰＵ５に伝えられる。ＣＰＵ５では、伝えられた入
力情報から前述のオア回路２５の状態が［１」か「Ｏ」
かを判定する。この場合オア回路２５の状態は「１」と
なつているので、ＣＰＵ５では織機６から多色織に関す
る制御が要求されていることが判る。あわせて、選択制
御装置９が実装されていることが確認される。そこで、
このルーチンＳＰ２では、多色織制御のプログラムが格
納されたルーチンＳＲｌに制御が移される。ついでアド
レスバス８１からルーチンＳＲｌの先頭番地データが出
力されると、デコーダ２６によつてメモリ３が能動化さ
れ、メモリ３中のルーチンＳＲｌが順次ＣＰＵ５で実行
される。このルーチンＳＲｌでは、織機６からどのよう
な割込み入力があつたのかを個別に解析検出して、各割
込（要求）に応じたプログラムを実行し、リレー２７，
Ａ／Ｏ変換器２８を駆動して織機６に所望の制御を施す
。

一方、基本制御、即ち織機の横糸打込み動作を積算して
織上長データを得る等は、Ｉ／Ｆ７を介しての割込みを
ルーチンＳＰ４で検出し、これに応じてルーチンＳＲＯ
を実行することによりなされる。

又、上述のことから判るようにこの実施例システムでは
、選択制御装置（プリント基板２０に相当）が実装され
ない限り、ＣＰＵ５に割込みがかかることはない。

したがつてプリント基板２０を挿脱することにより、制
御規模の拡大・縮少等変更が容易に行える。このように
織機の管理者は必要に応して、あらかじめ用意されてい
る制御基板あるいは装置（この内に選択制御のためのプ
ログラムが内蔵されていることはいうまでもない。

）を選択配置することによつて、制御仕様の変更を簡単
に行なえるのである。選択制御基板があらかじめ用意さ
れている点に言及するならば、これは工場における全て
の織機について追加制御用基板が用意されるのではない
。すなわち、織機工場には通常数百台もの織機が配置さ
れており、これら織機の全てが追加仕様の制御を行なう
ということはまずありえない。してみれば数十台分位に
ついてのみ追加制御用の基板をストツクしておき、必要
に応じて、選択的に配置するとしても十分役立つのであ
る。又、仕様変更に伴う機器の調整あるいはメインテナ
ンス作業は必ず行なわれるものであり、基板あるいは装
置の再配置のための数分間というものは問題とするにた
りない。追加仕様のための制御装置は、その制御規模に
より数枚以上のプリント基板で構成されることもあるが
、そのような場合各仕様毎に特別の目印なりをつけて、
その識別が容易となるよう工夫しておくほうがよい。

又実装を確実にするための別の手段としては、数枚の基
板を機構的に一体化しておき、このプロツクにＣＰＵと
の連結用のコネクタを別設し、このコネクタを第４図に
示すような形で筐体に差込まれるようにするのもよい。
以上のように本発明によれば、中央処理装置で解読・実
行されるプログラムを中央側だけに集中して設けるので
はなく、所定の制御プログラムが格納されたメモリを必
要に応じて、追加あるいは削除すれば、制御仕様が変更
されるようにしたので、プログラムの変更がきわめて容
易となり、融通性に富んだシステムが構成できる。又、
本発明は、前記制御プログラムを収納したメモリは制御
回路と一体化して構成するので、それが実装される装置
は機械的な強度も十分得ることができ、したがつて少々
乱暴な取扱いも可能となり、現場レベルで仕様の変更が
要求されるようなシステムには特に好適である。さらに
本発明においては、選択制御装置から割込みにより所望
の制御が被制御装置に追加されるようにしているので、
被制御装置からの要求は直ちに中央処理装置に伝えられ
、迅速に追加制御を行える。

又、要求（割込）の発生が検出されると、その要求を実
現するのに必要な制御回路が実装されていることは確実
であるので、安全確実なシステムが構成される。

【図面の簡単な説明】

第１図は実施例のプロツク図、第２図はフローチヤート
、第３図は実施例の詳細なプロツク図、第４図は実施例
装置の見取図である。 １・・・・・・基本制御装置、２・・・・・・中央側メ
モリ、３，４・・・・・・メモリ、５・・・・・・ＣＰ
Ｕｌ６・・・・・・被制御装置、９，１０・・・・・・
選択制御装置、２４・・・・・・Ｉ／０制御部。

Claims (1)

【特許請求の範囲】
1. １ メモリ装置に格納されるプログラムを中央処理装置
   で実行して被制御装置を制御するためのシーケンスコン
   トローラにおいて、被制御装置に所定の制御を施すため
   の制御プログラムが格納されたメモリ、および前記被制
   御装置との信号の授受を行うための制御回路を一体に構
   成した選択制御装置；の中央処理装置への追加連結を可
   能とし、前記中央処理装置は前記制御回路を介して割込
   み信号が印加されると管理プログラムを実行して割込原
   因を解析検出し、さらにこの検出結果にもとづいて制御
   を前記メモリに格納された前記制御プログラムに移し、
   この制御プログラムが前記中央処理装置で実行されるこ
   とにより前記被制御装置に所望の制御が施される構成を
   有し、前記選択制御装置の加減によつて制御仕様が変更
   されるようにしたシーケンスコントローラ。