JPS5947327B2 - シ−ケンスコントロ−ラ - Google Patents

Description

【発明の詳細な説明】 本発明はストアトプログラム方式が採用されるシーケン
スコントローラに関する。

近時従来のリレー盤にかわる制御装置として、コンピュ
ータにおけるストアトプログラム方式を採用する制御装
置があられれ、発展をみている。

その主な理由は、この種の装置ではプログラムはコアあ
るいは半導体メモリ中に格納され、そのプ・ ログラム
を変更すれは制御仕様が変更されるのであるが、その変
更が従来のリレー間の結線を変更するのに比べて、極め
て迅速簡単に行えることによる。しかし、この種のシー
ケンスコントローラにおいても、前述のプログラムを作
成あるいは変更をするためには、それなりの訓練あるい
は熟練を必要とする。

したがつて、制御仕様の変更があつた場合、それに応じ
たプログラムをあらためて追加なりするというのでは、
いわゆる現場の操作者に過剰の負担をかけることになり
、好しくない。一方、時折仕様の変更を必要とする例と
して、例えば織物工場における織機制御についてみれば
、横糸打込み動作を管理する等不可欠の基本的制御とあ
わせて、多色織制御あるいは縦糸張力制御等いわばオプ
シヨン制御が必要である。ところがこのオプシヨン制御
は、工場全体で数百台にもおよぶ織機全部が常に必要と
する訳ではなく、たとえば、そのうちの数十台だけがオ
プシヨン制御も行われながら稼動される場合が多い。し
かもいずれの織機がオプシヨン制御を必要とするかは事
前に確定している訳ではない。したがつて、このような
場合には、オプシヨン制御に必要な制御装置を前述の例
えは数十台分だけ設けておき、これを必要に応じて織機
制御部に追加配置すれば、制御仕様が追加変更されるよ
うに構成するのが合理的である。

しかも、このような操作は現場で行われるのであるから
、操作が簡単であることが望まれる。本発明は、上述の
ような点を考慮してなされたもので、制御仕様の変更の
ための操作が簡単で、しかもそれが現場レベルでも確実
に行えるストアトプログラム方式を採用したシーケンス
コントローラを提供することを目的とする。

以下図面にもとずいて本発明の実施例を説明する。

第１図は実施例システムのプロツク図を示す。

１は基本制御装置で、メモリ２，３，４中のプログラム
をＣＰＵ５で解読・実行することより、被制御装置６（
制御対象機器）を管理し制御する。

基本制御装置１申のメモリ２は、被制御装置６に制御す
るに最低限必要なプログラムが格納されており、このプ
ログラムを実行することによつて被制御装置６の基本動
作を確保する。被制御装置６と基本制御装置１との信号
の授受はインターフエイス回路（１／Ｆと呼ぶ。）７を
介して行われる。ＣＰＵ５にはバス８を介して選択制帥
装置９，１０が連結される。

選択制御とは基本制御に付加される仕様に関する制御で
、被制御装置６の制御仕様に応じて、施されたりしなか
つたりする。選択制御装置９（あるいは１０）中には、
付加仕様のための制御回路がＩ／Ｆｌｌ（あるいは１２
）に内蔵されている。この制御回路への信号は、メモリ
３（あるいは４）収納のプログラムをＣＰＵ５で実行す
ることにより、ＣＰＵ５より与えられる。Ｉ／Ｆｌｌ（
あるいは１２）の制御状態は被制御装置６に伝えられる
。又、選択制御回路９（あるいは１０）は出力するだけ
でなく、被制御装置６の稼動状況等をＣＰＵ５に伝える
入力制御も行う。このシステムにおいては、選択制御回
装９あるいは１０が実装されているか否かに応じて制御
規模が増減するが、この増減を管理するプログラムは、
基本制御装置１のいわば中央側メモリ２に格納されてい
る。

このメモリ２中のプログラムにつき、第２図のフローチ
ヤートおよび第３図のプロツク図をもとに説明．する。

ここで、プログラムはいずれもＣＰＵ５で実行されるも
のであつて、第２図の１ないし５で示される部分は基本
制御装置１中には存在しない点には注意を要する。又、
第４図には、本実施例が実施された装置の見取図を示す
。

筐体１３には電源１４、ＣＰＵ基板１５、メモリ基板１
６、被制御装置６の基本動作の制御に必要な各種回路が
実装される制御基板１７、被制御装置６とのインターフ
エース（以下１／Ｆ）基板１８および１９が配置される
。筐体１３の他の部分には、付加的な仕様に応じるため
選択制御用プリント基板（選択制御装置）２０を配置す
るためのスペースが設けられる。この選択制御用プリン
ト基板２０には、制御回路を構成する各種回路部品２１
とともに半導体メモリＬＳＩ２２が実装されている。こ
の選択制御用プリント基板２０には色々な種類があり、
このプリント基板２０を増減あるいは選択することによ
り、被制（財）装置６に対する制御内容が変更される。
第３図には、第１図システムの詳細を示す。この図と第
４図との対応を示せば ＣＰＵ基板１５，メモリ基板１
６、制御基板１７、Ｉ／Ｆ基板１８，１９が基本制御装
置１を構成し、選択制御用プリント基板２０の各々が選
択制御装置９ないし１０を構成する。続いて、制御の進
行を第２図によつて説明する。

ＣＰＵ５の制御が開始されると、まずプログラムルーチ
ンＳＰｌが実行される。このルーチンＳＰｌで制御条件
の登録・記憶等の初期処理がなされた後、ＣＰＵ５の制
御は、選択制御の取捨を管理する管理プログラムに移さ
れる。そこでルーチンＳＰ２においては、第１の追加仕
様である選択制御１を行う必要性について判定が行われ
る。この判定がどのようにしてなされるか、第５図によ
つて詳細に説明する。この判定は、追加仕様に関するプ
ログラムが格納された選択制御用プリント基板２０（第
１，３図でいえば選択制御装置９あるいは１０）が実装
されたとき、その基板２０中の半導体メモリ２２がアク
セスされることにもとづいて行われる。即ち、プログラ
ムルーチンＳＰ２では、まず該当する選択制御用プリン
ト基板２０上のメモリ２２の先頭番地をアクセスして、
その番地の内容を読みとる。今、ＳＰ２に関する選択制
御のためのプログラムはメモリ３（第５図）に格納され
ているとすると、前述の先頭番地は「ＡＯＯ］番地とな
る。そこでこの［ＡＯＯｌ番地がアクセスされると、Ｃ
ＰＵ５のアキユムレータ（図示せず）には、「０１０１
０１０１」のパターンがセツトされる。このようなパタ
ーンが読込まれたことを条件に、該当する選択制御装置
９が実装され、追加仕様の制御が要求されていることが
判る。この事情をハード的に説明すると、ルーチンＳＰ
２では、「ＡＯＯ」番地の内容を読取れというロード命
令がまず実行される。

これに伴つてアドレスバス８１にアドレスデータ「ＡＯ
Ｏ」が出力され、メモリ３の先頭番地「ＡＯＯ］の内容
がデータバス８２を介してＣＰＵ５に伝えられる。今仮
に、選択制御装置９が実装されていないとすると、アド
レスデータが送出されてもメモリ３はアクセスされない
のであるからデータバス８２には全ビツト「１」（回路
仕様によつては、逆に全ビツト「０」の場合もある）が
伝えられる。一方、装置９が実装されていると、「０１
０１０１０１」が伝えられる。そこで、ルーチンＳＰ２
で、つづいて１１アキユムレータの内容は全ビツト「１
」でないかＶ１という内容の命令を実行すると、選択制
ノ御装置９が配置されている場合はその判定結果は「Ｙ
ＥＳ」となり、逆の場合は［ＮＯ」となり、選択制御装
置９の実装の有無すなわち選択制御の要否が判定できる
ことになる。

この判別は、。アキユムレータの内容が「０１０１０１
０１」か１ｉという偶然には発生しにくい−パターンに
ついて判定検出することによつて、判定精度の向上を図
ることも可能である。又、前述のように先頭番地に限ら
ず、該プログラム中の適当な番地（通常そこには「１」
パターンは記憶されていない）をアクセスすることによ
つて、選択制御の要否を判定するようにし、１番地では
あるがメモリ容量の減縮をはかることも可能である。い
ずれにせよ、選択制御装置自体を操作して、該装置の実
装の有無を判定するようにして、判別の信頼度を高く維
持することが重要である。

さて、このようにしてルーチンＳＰ２での判定結果が「
ＹＥＳ」となると、制御は第２図１で示すルーチンＳＲ
ｌに移る。このプログラムルーチンＳＲｌには、第１の
追加仕様に関するプログラムが記憶されており、このプ
ログラムが順次ＣＰＵ５で実行されることにより、被制
御装置６に追加仕様の制御が施される。このルーチンＳ
Ｐｌの実行が終了すると、ＣＰＵ５の制御は再びメイン
メモリ２中のルーチンＳＰ３に移される６ルーチンＳＰ
３においては、ルーチンＳＰ２におけるのと同様、今度
は「ＢＯＯ」番地の内容が全ビツト「１」でないかどう
かを判定し、第２の選択制御を必要とするかどうかを判
定する。その判定結果が「ＮＯ」であれば第２の選択制
御に関するプログラムルーチンＳＲ２は実行されず、次
の選択制御の必要の有無を判定するプログラムを実行す
ることになる。このようにして、ルーチンＳＰ２からＳ
Ｐｎまでの選択制御の要否を判定するプログラムの実行
および選択されたルーチンＳＲｌないしＳＲｎのプログ
ラムが実行されると、制御は、被制御装置６の基本的な
動作を制御するためのプログラムが収納されたルーチン
ＳＰｍに移る。

このルーチンＳＰｍのプログラムの実行が終了すると、
制御は再びルーチンＳＰ２に移される。ＣＰＵ５は、こ
のようにしてメモリ２あるいは選択され実装されたメモ
リ３ないし４中のプログラムを順次実行することによつ
て、被制御装置６を、監視し制御する。次に第３図にも
とづいて、本実施例システムのハード的側面について略
説する。

中央側メモリ２、基本制御インターフエース７および選
択制御メモリ３・制御用１／Ｅｌｌを含む選択制御装置
９はいずれも、アドレスバス８１・データバス８２・コ
ントロール信号ライン８３からなるバスライン８によつ
て、ＣＰＵ５に連結されている。

今、アドレスバス８１は１２ビツト構成であり、データ
バスは８ビツト構成であるとする。

従つて、１ＣＲ０Ｍで構成されるＩＣメモリ２４は、８
ビツトで１ワードを形成し、２５６ワードで１プロツク
となつている。この２５６ワード申に第１の選択制御用
プログラム即ち前述のルーチンＳＲｌが格納されている
。コントロール信号ライン８３からは、ＣＰＵ５と各周
辺機器：メモリ２，３，１／Ｆ７，ｌｌ，ｌ２；との同
期をとるためのタイミング信号が出力される。なお、こ
のクイミング信号はアドレスバスあるいはデータバスを
使用して情報取扱う場合、ゲート信号の役目をはたすも
ので、その作用は周知であるので詳説はさける。又、メ
モリ３中にはＩＣメモリ２４を制御するためのデコーダ
２５、アドレス制御器２６およびＩＣメモリ２４の出力
をバツフアしてデータバス８２に伝えるバツフア回路２
７が収納される。アドレス制御器２６にはアドレス情報
（１２ビツト）の下位８ビツトが入力され、これによつ
てＣメモリ２４中の２５６ワードを各別にアクセスする
。アドレス情報の上位４ビツトはデコーダ２５に入力さ
れ、そのビツトパターンによつてアドレス制御器２６お
よびバツフア回路２７の動・不動を制制する。このよう
なＩＣメモリ２４のアドレス制御を、通常使用される言
葉で表現するならば、「Ｃメモリ２４の２５６ワードは
１ページを形 Ｊ成し、各ページの選択はデコーダ２５
で行なわれる。］ということになる。従つて、今１Ｃメ
モリ２４に２５６０番地から２８１５番地に割当てられ
ていたとすると、デコーダ２５に２進データで［１０１
０」（１６進表示の″Ａ”）のパターン ηが入力され
たとき、アドレス制御器２６はオンされ、下位８ビツト
で指定された番地の内容（命令）がバツフア回路２７を
介してデータバス８２に伝えられ、ＣＰＵ５に取込まれ
、実行される。ノ次に制御１／Ｆｌｌの動作について説
明する。

今ＣＰＵ５でプログラムが進行し、制御７↑１１を制御
する命令（入出力命令）が実行されたとする。この入出
力命令に伴つて、アドレスバス８１にはこのＩ／Ｆｌｌ
を特定する（すなわち選択制制装置９）アドレスデータ
が出力される。このアドレスデータは、Ｉ／Ｏ制御回路
２８で解読され、１／Ｏゲート２９を駆動する。前述の
命令が出力命令の場合は、データバス８２を介して与え
られる情報が出力要素（通常フリツプフロツプ）３０に
伝えられ、Ｄ／Ａコンバータ３１やリレー３２が駆動さ
れる。又、入力命令である場合は、被制伍装置６の状態
信号が、フオトカプラ３４を介して入力要素３５に伝え
られ、ＣＰＵ５に状態信号が取込まれる。（ここでＩ／
Ｆを特定するアドレスデータとメモリ番地を示すアドレ
スデータとの相違はコントロール信号８３にて与えられ
る。

）続いて、第２図に示すフローチヤートがハード的には
どのように実行されるのかを略説する。

ルーチンＳＰｌで、第１の選択制御が必要であることが
判ると、ＣＰＵ５は第１の選択制御のプログラム即ちル
ーチンＳＲｌの先頭番地（例えば１６進表示で「ＡＯｌ
」）に制向ｊを移すＪｕｍｐ命令を実行する。このＪｕ
ｍｐ命令が実行されると、アドレスバスには「ＡＯｌ］
（１６進表示。以下同じ）のデータが伝えられるので、
上位の「Ａ」によつてデコーダ２５は出力を出しアドレ
ス制御器２６が能動化される。これによつて、ＩＣメモ
リ２４の「０１］番地の内容がＣＰＵ５に伝えられ、そ
の内容すなわち命令に応じた？Ｈｌｌｌｌｌが実行され
る。ついで「０２］番地の命令が実行される。このよう
にして一連の命令即ちルーチンＳＲｌが実行される。こ
のルーチンＳＲｌで、Ｄ／Ａ変換器３３に出力を与える
命令が実行されると、前述のように、アドレスバス８１
上の情報で出力要素３０が指定され、データバス８２上
の情報が出力要素３０にセツトされる。Ｄ／Ａ変換器３
３は、上記データに応じたアナログ信号を発生し、被制
御装置６を制御する。以上主に、選択制御装置９につい
て説明を行つてきたが、これは選択制御装置１０の場合
についでも同様であるが、説明が重複するので削除する
。

又、上述の実施例システムでは選択制御のプログラムル
ーチンＳＲｌないしＳＲｎは、全プログラム中１個所で
しか使用されない例を示した。しかも、ルーチンＳＲｌ
を一連のプログラム中で何回も使用したほうが、プログ
ラム全体が圧縮され合理的な場合もある。このような場
合には、そのルーチンＳＲｌがサブルーチンとして取扱
われるようにする必要がある。以上の実施例システムの
理解を助けるため、第６図に本発明が織機システムに実
施された例を簡単に説明する。

第６図において、ＣＰＵ等第１図、第３図に示したシス
テムと同様な機能をはたす部分については共通の参照符
号を付す。

被制御装置は、織機本体６１と、各種設定器（図示せず
）を含む入出力制御部（１／Ｆ）６２からなる。

織機本体６１では供給ローラ６３から供給される縦糸６
４に横糸６５を打込んで布を織り、巻取ローラ６６に巻
取る。織布動作を監視するため、横糸検出器６７、縦糸
断検出器６８等が設けられる。織機６１の横糸打込み動
作を示すタイミング信号ＴはＩ／Ｆ６２を介してＣＰＵ
５に伝えられ、その回数が積算される。その積算値が所
定値に達すると織機６１は停止させられる。又、縦糸断
が検出されたり、横糸ぬけが多発したような場合も、織
機は停止させられる。このような織機システム６０の基
本動作の管理・制御は中央側メモリ２に内蔵されたプロ
グラム（第２図によれはルーチンＳＰｍ）をＣＰＵ５で
実行することによつてなされる。今、縦糸の張力も制御
して特別仕様の犠布が必要になつたとする。

この場合、追加仕様の制御回路が実装された選択制御装
置９を筐体に配置する。この基板９を配置した後、制御
を開始すると、織機１／Ｆ６２からは縦糸の張力に関す
る情報が１／Ｆｌｌに伝えられる。ＣＰＵ５では、メモ
リ３中のタテ糸張力制御プログラムを実行することによ
つて、たとえばＤ／Ａ変換器を駆動しタテ糸張力が所望
の範囲に維持されるようにモータ６９の回転速度を制御
する。又、多色織をする必要が生じたとする。

この織機の管理者は、多色織に関する選択制御装置１０
を配置する。前述のように、多色織制御に関するプログ
ラムが格納されるメモリ４の先頭番地が読込まれ、制御
の必要性が検出されると、ＣＰＵ５で、メモリ４中の多
色織制御プログラムが実行され、設定条件に応じて各種
ソレノイドが制御され、所望の多色織がなされる。この
ように織機の管理者は必要に応じて、あらかじめ用意さ
れている制御基板あるいは装置（この内に特殊制御のた
めのプログラムが内蔵されていることは言うまでもない
。

）を選択配置することによつて、制御仕様の変更を簡単
に行なえるのである。選択制御基板があらかじめ用意さ
れている点に言及するならば、これは工場における全て
の織磯について追加制御用基板が用意されるのではない
。すなわち、織機工場には通常数百台もの織機が設置さ
れており、これら織機の全てが追加仕様の制御を行なう
ということはまずありえない。してみれば数十台分位に
ついてのみ追加制御用の基板をストツクしておき、必要
に応じて、選択的に配置するとしても十分役立つのであ
る。又、一般に制御仕様の変更はしばしば行なわれるも
のではなく、さらに、仕様変更に伴う機器の調整あるい
はメインテナンス作業は必ず行なわれるものであり、基
板あるいは装置の再配置のための数分間というものは問
題とするにたりない。

追加仕様のための制御装置は、その制御規模により数枚
以上のプリント基板で構成されることもあるが、そのよ
うな場合各仕様毎に特別の目印なりをつけて、その識別
が容易となるよう工夫しておくほうがよい。又実装を確
実にするための別の手段としては、数枚の基板を機構的
に一体化しておき、このプロツクにＣＰＵとの連結用の
コネクタを別設し、このコネクタを第４図に示すような
形で筐体に差込まれるようにするのもよい。以上のよう
に本発明によれば、中央処理装置で解読・実行されるプ
ログラムを中央側だけに集中して設けるのではなく、所
定の選択制御プログラムが格納されたメモリを必要に応
じて、追加あるいは削除すれば、制御仕様が変更される
ようにしたので、プログラムの変更がきわめて容易とな
り、融通性に富んたシステムが構成できる。又、本発明
は、前記選択制御プログラムを収納したメモリは制御回
路と一体化して構成するので、それが実装される装置は
機械的な強度も十分得ることができ、したがつて少々乱
暴な取扱いもＤ」能となり、現場レベルで仕様の変更が
要求されるようなシステムには特に好適である。さらに
本発明において重要なことは、制御装置と一体に構成さ
れプログラムが収納されるメモリ自体を、そのプログラ
ムを解読実行する中央処理装置でアクセスし、これに対
し該メモリが応答しアクセスされたか否かを検出して、
追加仕様の制御の必要性を判別するようにしている点に
ある。

すなわち、本発明によれば、前記メモリがアクセスされ
たときは、それに関連した制御回路も実装されているこ
とはほぼ確実であるのであるから、システム全体の信頼
性も高くなる。又、いわば制御装置を各種バスラインに
コネクタ接続だけでよいのであるから、その操作は極め
て簡単であり、操作ミスもおこりにくく現場レベルで制
御仕様の変更が要求されるようなシステム構成の場合特
に好適である。

【図面の簡単な説明】

第１図は実施例のプロツク図、第２図はフローチヤート
、第３図は実施例の詳細なプロツク図、第４図は実施例
装置の見取図、第５図はメモリの詳細を示す図、第６図
は織機システムのプロツク図である。 １・・・・・・基本制御装置、２・・・・・・甲央側メ
モリ、３，４・・・・・・メモリ、５・・・・・・ＣＰ
Ｕｌ６・・・・・・被制御装置、９，１０・・・・・・
選択制御装置。

Claims (1)

1. 【特許請求の範囲】 １ メモリ装置に格納されたプログラムを中央処理装置
   で実行して被制御装置を制御をするシーケンスコントロ
   ーラにおいて、被制御装置に所定の選択制御を施すため
   の選択制御プログラムが格納されたメモリおよび前記選
   択制御に際し被制御装置との信号の授受を行うための制
   御回路；を一体に構成した選択制御装置の前記中央処理
   装置への追加連結を可能とし、前記中央処理装置は前記
   メモリアをアクセスする信号を出力し、該アクセス信号
   に該メモリが応答したことを検出して前記選択制御の要
   否を判別する構成を有し、これによつて前記選択制御装
   置の中央処理装置への連結の加減によつて制御仕様が変
   更されるとともに、前記アクセス信号に対する該当メモ
   リの応答有をもつて該メモリの実装される選択制御装置
   の連結有が識別されるようになつていることを特徴とす
   るシーケンスコントローラ。 ２ 前記アクセス信号の出力および前記選択制御の要否
   の判別は、前記中央処理装置とともに中央側に設けられ
   る中央側メモリに格納された管理プログラムが前記中央
   処理装置で実行されることによつて行われる特許請求の
   範囲第１項記載のシーケンスコントローラ。 ３ 前記中央処理装置は前記メモリをアクセスして該メ
   モリの特定番地の内容を取込み、その内容が所定のパタ
   ーン以外のパターンであることを確認し、前記選択制御
   装置が連結されていることを検出する特許請求の範囲第
   １項又は第２項記載のシーケンスコントローラ。 ４ 前記中央処理装置は前記メモリをアクセスして該メ
   モリの特定番地の内容を取り込み、その内容が所定のパ
   ターンであることを確認し、前記選択制御装置が連結さ
   れていることを検出する特許請求の範囲第１項又は第２
   項記載のシーケンスコントローラ。 ５ 前記選択制御装置は１枚のプリント基板で構成され
   ている特許請求の範囲第１項、第２項、第３項又は第４
   項記載のシーケンスコントローラ。