JPS6060071B2 - Reverberation adding device - Google Patents
Reverberation adding deviceInfo
- Publication number
- JPS6060071B2 JPS6060071B2 JP52152557A JP15255777A JPS6060071B2 JP S6060071 B2 JPS6060071 B2 JP S6060071B2 JP 52152557 A JP52152557 A JP 52152557A JP 15255777 A JP15255777 A JP 15255777A JP S6060071 B2 JPS6060071 B2 JP S6060071B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- voltage
- controlled
- output
- delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Reverberation, Karaoke And Other Acoustics (AREA)
Description
【発明の詳細な説明】
本発明は残響付加装置に関し、特にステレオ及びモノ
ラル音声信号に残響音を付加することの可・能な残響付
加装置に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a reverberation adding device, and more particularly to a reverberation adding device capable of adding reverberation to stereo and monaural audio signals.
ステレオセット等の音響再生機器において、ある種の
プログラムソース再生時に所定の残響を付加して聴感上
好ましい再生音を得ているが、か)る残響の付加として
は、得られた残響成分を可変抵抗器等を用いてもとの信
号と好みのレベルでミキシングする方法が一般的である
。In sound reproduction equipment such as stereo sets, when playing certain program sources, a predetermined reverberation is added to obtain a reproduction sound that is pleasing to the ear. A common method is to mix the signal with the original signal at a desired level using a resistor or the like.
しかしながらこの様な方法では、もとの信号内容にか)
わらず一定レベルの残響音が付加されることになるため
に、例えば入力信号がボーカル等の場合には、当該入力
信号自体にすでに残響音が付加されている関係上、更に
残響を付加することになり聴惑上むしろ不自然な感じを
与えることになり好ましいものではない。また、AM放
送をはじめモノラルあるいはセパレーシヨンの小さなプ
ログラムソースの場合は、残響成分付加により好感のも
てる再生音を得ることができるが、先述した如く残響成
分のミキシングはユーザが手動によりレベルを調整して
聴感上より良い再生条件を作り出す必要があり、ユーザ
側の当該調整のわずられしさを伴う欠点がある。However, with this method, the original signal content is
For example, if the input signal is a vocal, etc., reverberation has already been added to the input signal itself, so it is necessary to add more reverberation. This is not desirable since it gives an unnatural feeling to the hearing. Furthermore, in the case of monaural or small-separation program sources, such as AM broadcasting, it is possible to obtain a pleasant playback sound by adding reverberation components, but as mentioned earlier, the level of mixing of reverberation components is adjusted manually by the user. Therefore, it is necessary to create playback conditions that are better for audibility, and there is a drawback that the adjustment is troublesome on the user's side.
本発明は上述の欠点に鑑みなされたものであり、従つて
入力信号の内容に応じて付加する残響音の遅延量及びそ
のレベルを自動的に制御することのてきる残響付加装置
を提供することを目的としている。以下、本発明を添付
図面を用いて詳細に説明する。The present invention has been made in view of the above-mentioned drawbacks, and it is therefore an object of the present invention to provide a reverberation adding device that can automatically control the amount of delay and the level of reverberant sound added according to the contents of an input signal. It is an object. Hereinafter, the present invention will be explained in detail using the accompanying drawings.
図は本発明の実施例を示すブロック図であり、図におい
てプログラムソースであるステレオ信号の左右チャンネ
ル信号(以下L,R信号と略す)がそれぞれ入力端子1
及び2に印加されて、共に.加算回路3及び減算回路4
へ入力される。The figure is a block diagram showing an embodiment of the present invention. In the figure, left and right channel signals (hereinafter abbreviated as L and R signals) of a stereo signal, which is a program source, are input to input terminals 1 and 11, respectively.
and 2, both . Addition circuit 3 and subtraction circuit 4
is input to.
従つて加算回路3の出力は(L+R)信号となり、減算
回路4の出力は(L−R)信号となる。当該両信号はそ
れぞれ整流回路5,6及び所定時定数を有する積分回路
7,8に印加されて、(L+R)及!び(L−R)信号
に応じた直流レベルに変換される。従つて加算若しくは
減算回路、整流回路、積分回路により信号変換手段が構
成されることになる。これ等直流信号は共に直流減算回
路9に入力されて両者の差に相当する電圧が当該減算回
路9及び次段の平滑回路10を介して出力されることに
なる。従つて減算回路9と平滑回路10により差信号発
生手段が構成される。平滑回路10の出力である差信号
電圧は一人力のゲート回路16及び30へ入力されると
共に、反転回路14により反転されて同じく一人力ゲー
ト回路15及び31へ入力される。一方、(L−R)信
号に応じた直流レベルを有する電圧すなわち積分回路8
の出力は電圧比較回路11に入力されて基準電圧発生回
路12からの所定基準電圧ど比較される。Therefore, the output of the addition circuit 3 becomes the (L+R) signal, and the output of the subtraction circuit 4 becomes the (L-R) signal. The two signals are applied to rectifier circuits 5 and 6 and integration circuits 7 and 8 having predetermined time constants, respectively, so that (L+R) and ! (L-R) signal is converted to a DC level according to the signal. Therefore, the signal conversion means is constituted by an addition or subtraction circuit, a rectification circuit, and an integration circuit. These DC signals are both input to the DC subtraction circuit 9, and a voltage corresponding to the difference between the two is outputted via the subtraction circuit 9 and the next stage smoothing circuit 10. Therefore, the subtraction circuit 9 and the smoothing circuit 10 constitute a difference signal generation means. The differential signal voltage that is the output of the smoothing circuit 10 is input to the single-powered gate circuits 16 and 30, and is also inverted by the inverting circuit 14 and input to the single-powered gate circuits 15 and 31. On the other hand, a voltage having a DC level according to the (LR) signal, that is, an integrating circuit 8
The output is input to a voltage comparison circuit 11 and compared with a predetermined reference voltage from a reference voltage generation circuit 12.
この比較回路11の比較出力信号は直接ゲート16及び
31の開閉動作を制御する信号として用いられ、また比
較回路ノ11の出力は反転回路13により反転されてゲ
ート15及び30の開閉動作を制御する。ゲート回路1
5,16の出力は共に電圧制御発振回路17の電圧制御
入力端子に接続されて当該ゲート回路から出力される直
流電圧レベルに応じてその発振周波数が制御される。発
振回路17の出力信号はアナログシフトレジスタで構成
される例えばBBD等の遅延回路18,19のシフトク
ロック信号となり、L及びR入力信号はそれぞれ遅延回
路18,19によりそのシフトクロック信号周波数に応
じて遅延される。一方ゲート回路30,31の出力は共
に電圧制御減衰回路20,21の電圧制御入力端子に接
続されて、当該ゲート回路から出力される直流電圧レベ
ルに応じてその減衰量が制御される。The comparison output signal of the comparison circuit 11 is directly used as a signal to control the opening and closing operations of the gates 16 and 31, and the output of the comparison circuit 11 is inverted by the inverting circuit 13 to control the opening and closing operations of the gates 15 and 30. . Gate circuit 1
The outputs of 5 and 16 are both connected to a voltage control input terminal of a voltage controlled oscillation circuit 17, and the oscillation frequency thereof is controlled in accordance with the DC voltage level output from the gate circuit. The output signal of the oscillation circuit 17 becomes a shift clock signal for delay circuits 18 and 19, such as BBD, which are composed of analog shift registers, and the L and R input signals are respectively processed by the delay circuits 18 and 19 according to the shift clock signal frequency. Delayed. On the other hand, the outputs of the gate circuits 30 and 31 are both connected to the voltage control input terminals of the voltage control attenuation circuits 20 and 21, and the amount of attenuation thereof is controlled according to the DC voltage level output from the gate circuits.
そして本実施例においては、L及びR入力信号を先ず遅
延回路18及び19でそれぞれ遅延させ、そして遅延回
路の各各に直列接続された次段の減衰回路20及び21
で減衰させる。この減衰出力をそれぞれL及びR入力信
号と合成すべく合成手段である加算回路22及び23に
入力する。また減衰回路20及び21の出力はそれぞれ
遅延回路18及び19の入力に帰還され、従つて、加算
回路22及び23の出力端子24及び25からそれぞれ
適当な残響が付加されたL及びR信号が得られることに
なる。上述した回路の動作原理及び効果を以下に述べる
。In this embodiment, the L and R input signals are first delayed by delay circuits 18 and 19, respectively, and then the next stage attenuation circuits 20 and 21 are connected in series to each of the delay circuits.
to attenuate it. The attenuated outputs are input to adder circuits 22 and 23, which are combining means, to be combined with the L and R input signals, respectively. Furthermore, the outputs of the attenuation circuits 20 and 21 are fed back to the inputs of the delay circuits 18 and 19, respectively, so that L and R signals to which appropriate reverberation has been added are obtained from the output terminals 24 and 25 of the adder circuits 22 and 23, respectively. It will be done. The operating principle and effects of the above-mentioned circuit will be described below.
入力信号をステレオ信号とするとL,R信号は下記の如
く表すことができる。When the input signal is a stereo signal, the L and R signals can be expressed as follows.
L=l+112C
R=r+112C
(1)式において1及びrはステレオ再生時においてそ
れぞれ左及び右に定位する音像成分であり、Cは虚像と
して左右中央に定位する音像成分てある。L=l+112C R=r+112C In equation (1), 1 and r are sound image components localized to the left and right, respectively, during stereo reproduction, and C is a sound image component localized to the left and right center as a virtual image.
従つて加算及び減算回路3及び4の出力SA及びS,は
次式で示される。よつてSA及びSsは整流回路5,6
及び積分回路7,8により共に直流電圧SAD及びS$
Dとなつて次式で示される。Therefore, the outputs SA and S of the addition and subtraction circuits 3 and 4 are expressed by the following equations. Therefore, SA and Ss are rectifier circuits 5 and 6.
and integrating circuits 7 and 8 both generate DC voltages SAD and S$
D and is expressed by the following formula.
こ)で一は直流レベル変換後の平均値を示すものとする
(以下同じ)。In this), 1 indicates the average value after DC level conversion (the same applies below).
一方、l及びrは全く別個のランダム信号であるからl
+r:1−rがなりたつと考えられる。On the other hand, since l and r are completely separate random signals, l
It is considered that +r:1-r.
よつてSAO及びS,Oの差電圧すなわち平滑回路10
の出力は次式で表わすことができる。上記(4)式から
分かるように平滑回路10の出力すなわちゲート回路1
5及び16の入力には中央定位成分Cに対応した電圧レ
ベルが得られる。Therefore, the difference voltage between SAO and S, O, that is, the smoothing circuit 10
The output of can be expressed as: As can be seen from the above equation (4), the output of the smoothing circuit 10, that is, the gate circuit 1
A voltage level corresponding to the center localization component C is obtained at inputs 5 and 16.
換言すれば入力信号中のC成分が大きい場合はCのレベ
ルも上昇するからゲート回路16,31の入力は増加し
、他方ゲート回路15,30の入力は減少することにな
る。こ)で入力端子1及び2に印加されるプログラムソ
ースがモノラル信号の場合には、L=R=3C/2と表
わすことができるから、前記したステレオ信号の場合と
同様にしてSAD,SSD及びSAO−S,Oは次式と
な?上記(3)及び(5)式のSSDより入力信号のモ
ノ2ルステレオの別を直流レベルにて判断することが可
能であることは明白であるから、今電圧比較器11の基
準電圧発生器12の基準電圧を■Rとして.1−r>V
R〉0なる値に選定し、S,D>VRの時に比較回路1
1の出力が゛゜H゛(高)レベル、S,D<VRの時に
゜゜L゛(低)レベルとなるように設計し、ゲート回路
15,16が制御入力“゜H゛レベルの場合に開すなな
わち導通状態になるように−すれば、電圧制御発振回路
17の制御電圧に関して次の2つの場合が存在すること
になる。In other words, when the C component in the input signal is large, the level of C also rises, so the inputs to the gate circuits 16 and 31 increase, while the inputs to the gate circuits 15 and 30 decrease. In this case, if the program source applied to input terminals 1 and 2 is a monaural signal, it can be expressed as L=R=3C/2, so SAD, SSD and SAO-S,O is the following formula? Since it is clear that it is possible to determine whether the input signal is mono, dual, or stereo based on the SSD of equations (3) and (5) above, the reference voltage generator of the voltage comparator 11 Assuming the reference voltage of 12 as ■R. 1-r>V
Select a value such that R>0, and when S, D>VR, the comparator circuit 1
The output of gate circuit 1 is designed to be at the ゛゜H゛ (high) level, and to be at the ゜゜L゛ (low) level when S, D < VR, and the gate circuits 15 and 16 are opened when the control input is at the ``゜H'' level. That is, if it is brought into a conductive state, the following two cases will exist regarding the control voltage of the voltage controlled oscillation circuit 17.
先ずSSDく■Rの場合すなわち入力信号がモノラルの
場合には、比較回路路11の出力は“゜L゛レベルとな
り、よつて反転回路13を介してゲート回路15が導通
し、C成分に反比例した電圧が電圧制御発振回路17の
制御電圧となる。First, in the case of SSD R, that is, when the input signal is monaural, the output of the comparator circuit 11 becomes the "゜L" level, so the gate circuit 15 becomes conductive via the inverting circuit 13, and the signal becomes inversely proportional to the C component. The resulting voltage becomes the control voltage of the voltage controlled oscillation circuit 17.
次にS$D>VRすなわちステレオの場合には比較回路
11の出力が゜“H゛レベルとなり、ゲート回路16が
導通してステレオ中のC成分に比例した直流電圧が電圧
制御発振回路17の制御電圧となる。Next, in the case of S$D>VR, that is, stereo, the output of the comparator circuit 11 becomes ``H'' level, the gate circuit 16 becomes conductive, and a DC voltage proportional to the C component in the stereo is applied to the voltage controlled oscillation circuit 17. This becomes the control voltage.
こ)て電圧制御発振回路17の電圧一周波数変)換係数
をKOlゲート回路15,16からの制御電圧をVc、
発振周波数をFOとし、遅延回路18,19のシフトレ
ジスタ段をNとすれば、遅延回路の遅延時間Tdは次式
で示される。Here, the voltage-to-frequency conversion coefficient of the voltage controlled oscillation circuit 17 is set to KO1, and the control voltage from the gate circuits 15 and 16 is set to Vc,
If the oscillation frequency is FO and the shift register stages of the delay circuits 18 and 19 are N, the delay time Td of the delay circuit is expressed by the following equation.
即ち制御電圧■Cに対し遅延時間τdは反比例すること
がわかる。That is, it can be seen that the delay time τd is inversely proportional to the control voltage ■C.
以上の関係から入力信号がモノラルソースの場合を考え
ると、C成分が上昇即ちL,R信号が同゛一で当該同一
信号レベルが上昇することによりVcが減少し、従つて
遅延回路18,19の遅延時間τdは増大することにな
る。Considering the case where the input signal is a monaural source from the above relationship, when the C component increases, that is, the L and R signals are the same and the same signal level increases, Vc decreases, and therefore the delay circuits 18 and 19 The delay time τd will increase.
すなわちモノラルソースの場合は入力が大になる程信号
の遅延時間が増大する。他方入力信号がステレオソース
の場合を考えると、ステレオ信号中のC成分が増大する
と制御電圧Vcも増大し、よつて遅延回路18,19の
遅延時間τdが減少する。In other words, in the case of a monaural source, the signal delay time increases as the input becomes larger. On the other hand, considering the case where the input signal is a stereo source, as the C component in the stereo signal increases, the control voltage Vc also increases, and therefore the delay time τd of the delay circuits 18 and 19 decreases.
即ちC成分レベルが大の場合には信号の遅延時間は少と
なる様動作する。即ちプログラムソース中にすでに多く
の残響が付加されている場合には、C成分レベルが大で
あることから本回路による遅延時間は短くなり好都合と
なる。次に、ゲート回路30,31が先述した場合と同
様に制御信号゜゜H゛の場合に導通するようにすれは電
圧制御減衰回路20,21の制御電圧に関しても次の2
つの場合が存在する。That is, when the C component level is high, the signal delay time is shortened. That is, if a large amount of reverberation has already been added to the program source, the C component level is high, so the delay time by this circuit is shortened, which is advantageous. Next, in order to make the gate circuits 30 and 31 conductive in the case of the control signal ゜゜H゛ as in the case described above, the control voltage of the voltage control attenuation circuits 20 and 21 is also determined by the following two steps.
There are two cases.
SSD〈■Rの場合、すなわち入力信号がモノラルの場
合には、比較回路11の出力ぱ゜L゛となり、よつて反
転回路13を介してゲート回路30が導通し、C成分に
比例した電圧が電圧制御減衰回路20,21の制御電圧
となる。In the case of SSD〈■R, that is, when the input signal is monaural, the output voltage of the comparator circuit 11 becomes ゛L゛, so the gate circuit 30 becomes conductive via the inverting circuit 13, and a voltage proportional to the C component is generated. This becomes the control voltage for the voltage control attenuation circuits 20 and 21.
次にSSD>VRすなわちステレオの場合には比較回路
11の出力が゜“H゛レベルとなり、ゲート回路31か
導通してステレオ中のC成分に反比例した直流電圧が電
圧制御減衰回路20,21の制御電圧となる。Next, in the case of SSD>VR, that is, stereo, the output of the comparison circuit 11 becomes ``H'' level, the gate circuit 31 becomes conductive, and a DC voltage inversely proportional to the C component in the stereo is applied to the voltage control attenuation circuits 20 and 21. This becomes the control voltage.
こ)で電圧制御減衰回路20,21の利得は制御電圧V
cに比例しており最大利得を1とすると、減衰回路入力
及び出力電圧をそれぞれυi及びVOとすれば次式が成
立する。In this case, the gain of the voltage control attenuation circuits 20 and 21 is equal to the control voltage V.
If the maximum gain is 1 and the input and output voltages of the attenuation circuit are υi and VO, respectively, the following equation holds true.
こ)にKは電圧一利得変換係数である。In this), K is a voltage-gain conversion coefficient.
よつて上式(6)より減衰回路の出力電圧■0は制御電
圧Vcに比例することがわかる。Therefore, from the above equation (6), it can be seen that the output voltage (2)0 of the attenuation circuit is proportional to the control voltage Vc.
以上の関係から入力信号がモノラルソースの場合を考え
ると、C成分が上昇即ちL,R信号が同一で当該同一信
号レベルが上昇することにより■Cが増加しよつて減衰
回路20,21の出力電圧VOも増大することになる。Considering the case where the input signal is a monaural source from the above relationship, the C component increases, that is, the L and R signals are the same and the same signal level increases, so that ■C increases and the output of the attenuation circuits 20 and 21 Voltage VO will also increase.
すなわちモノラルソースの場合は入力が大になる程遅延
回路18,19の遅延出力信号のレベルは大となる。他
方入力信号がステレオソースの場合には、ステレオ信号
中のC成分か増大すると制御電圧■Cが減少し、よつて
減衰回路20,21の出力電圧VOも減少する。That is, in the case of a monaural source, the higher the input, the higher the level of the delayed output signal of the delay circuits 18 and 19 becomes. On the other hand, when the input signal is a stereo source, when the C component in the stereo signal increases, the control voltage ①C decreases, and therefore the output voltage VO of the attenuation circuits 20 and 21 also decreases.
即ちC成分レベルが大の場合には遅延回路18,19の
遅延出力信号のレベルは小となるように動作する。以上
詳述した如く、本発明によれば、モノラルソースのよう
な拡がりの少ないプログラムソースに対しては入力レベ
ルに比例して残響成分レベルが大でかつ遅延時間が長い
残響信号が付加されよつて残響効果が自然なものが得ら
れる。That is, when the C component level is high, the delay output signals of the delay circuits 18 and 19 operate to have low levels. As detailed above, according to the present invention, a reverberation signal with a high reverberation component level and a long delay time in proportion to the input level is added to a program source with little spread, such as a monaural source. A natural reverberation effect can be obtained.
一方ステレオソースの場合にはあらかじめ含まれる残響
に対応するC成分の大小に応じて遅延信号のレベルを小
大とし、また遅延時間を短長にそれぞれ制御して自動的
にかつ効果的に自然な残響音が付加される。このように
本発明の装置ではプログラムソースの状態に合致した残
響付加が可能となり、特にモノラルソースの場合にはそ
の入力レベルに応じて自動的に残響音のレベル及び遅延
時間が制御されるので聴感上好ましいものとなる。また
マイクミキシング等の付加入力の場合にもその音量に応
じて残響付加による効果を変化させることができ好都合
である。更には残響効果に用いるのみならず他の音響効
果例えば位相変調等への応用へも発展させることができ
る。尚、上述の実施例においては遅延回路18,19の
次段に減衰回路20,21を接続した例を示したが、逆
に減衰回路20,21により先ずレベル制御した後、次
段に遅延回路18,19を接続して遅延時間を制御する
構成としても同様な効果が得られることは勿論である。On the other hand, in the case of a stereo source, the level of the delayed signal is increased or decreased depending on the magnitude of the C component corresponding to the reverberation included in advance, and the delay time is controlled to be short or long to automatically and effectively create a natural sound. Reverberation sound is added. In this way, the device of the present invention makes it possible to add reverberation that matches the state of the program source, and especially in the case of a monaural source, the level and delay time of the reverberant sound are automatically controlled according to the input level, which improves the auditory sense. This makes it more desirable. Further, in the case of additional input such as microphone mixing, the effect of adding reverberation can be changed depending on the volume, which is advantageous. Furthermore, it can be used not only for reverberation effects but also for other acoustic effects such as phase modulation. In the above embodiment, the attenuation circuits 20 and 21 are connected to the next stage of the delay circuits 18 and 19, but conversely, the attenuation circuits 20 and 21 first control the level, and then the delay circuits are connected to the next stage. Of course, the same effect can be obtained by connecting 18 and 19 to control the delay time.
また、L及びRチャンネルそれぞれに対して遅延回路、
減衰回路を用いたが、L,Rチャンネルを合成(例えば
加算又は減算)して当該合成信号に対して1個の遅延回
路及び減衰回路の直列接続回路を用いることもできる。In addition, a delay circuit is provided for each of the L and R channels.
Although an attenuation circuit is used, it is also possible to combine (for example, add or subtract) the L and R channels and use a series connection circuit of one delay circuit and an attenuation circuit for the combined signal.
更には遅延回路18,19に対しそれぞれ異なる遅延時
間をもたせてもよく、また減衰回路20,21に対して
周波数特性ももたせてもよくまたそれぞれ異なる周波数
特性としてもよい。更にはまた加算回路22,23の代
りに、減衰回路20,21の出力を本来のL及びRチャ
ンネル用スピーカとは別に設けたスピーカへそれぞれ直
接導入しても同様な残響効果が得られることは勿論であ
る。Further, the delay circuits 18 and 19 may have different delay times, and the attenuation circuits 20 and 21 may have different frequency characteristics. Furthermore, the same reverberation effect can be obtained by directly introducing the outputs of the attenuation circuits 20 and 21 into speakers provided separately from the original L and R channel speakers instead of the adder circuits 22 and 23. Of course.
l図面の簡単な説明 図は本発明の実施例を示すブロック図である。l Brief description of the drawing The figure is a block diagram showing an embodiment of the present invention.
Claims (1)
有する直流信号を発生する第1の信号変換手段3,5,
7と、前記第1及び第2チャンネル信号の差に応じたレ
ベルを有する直流信号を発生する第2の信号変換手段4
,6,8と、前記第1及び第2の信号変換手段からの直
流信号の差に応じた信号を発生する差信号発生手段9,
10と、前記第2の信号変換手段からの直流信号と所定
基準電圧とを比較する比較手段11と、前記比較手段の
出力により制御され前記差信号発生手段の出力を入力と
する第1のゲート16と、前記比較手段の反転出力によ
り制御され前記差信号発生手段の反転出力を入力とする
第2のゲート15と、前記比較手段の反転出力により制
御され前記差信号発生手段の出力を入力とする第3のゲ
ート30と、前記比較手段の出力により制御され前記差
信号発生手段の反転出力を入力とする第4のゲート31
と、前記第1及び第2のゲート出力により発振周波数が
制御される電圧制御発振回路17と、前記電圧制御発振
回路の出力信号により遅延時間が制御される遅延手段1
8,19と、前記第3及び第4のゲート出力により減衰
量が制御され前記遅延手段と直列接続された電圧制御減
衰手段20,21と、前記遅延手段及び電圧制御減衰手
段の直列接続回路に前記第1及び第2チャンネル信号を
印加して得られた出力信号と前記第1及び第2チャンネ
ル信号とを合成する合成手段22,23とを含むことを
特徴とする残響付加装置。 2 前記直列接続回路は前記遅延手段の出力が前記電圧
制御減衰手段の入力に接続された構成であることを特徴
とする特許請求の範囲第1項の残響付加装置。 3 前記遅延手段は前記第1及び第2チャンネル信号を
それぞれ遅延する第1及び第2の遅延回路を有し、前記
電圧制御減衰手段は前記第1及び第2の遅延回路の出力
電圧をそれぞれ減衰する第1及び第2の電圧制御減衰回
路を有し、前記合成手段は前記第1及び第2の電圧制御
減衰回路の出力と前記第1及び第2チャンネル信号とを
それぞれ加算する第1及び第2の加算回路を有すること
を特徴とする特許請求の範囲第2項の残響付加装置。 4 前記遅延手段は前記電圧制御発振回路の出力信号を
シフト信号とするアナログシフトレジスタより成ること
を特徴とする特許請求の範囲第1項、第2項又は第3項
の残響付加装置。[Claims] 1. A first signal converting means 3, 5, which generates a DC signal having a level corresponding to the sum of the first and second channel signals.
7, and second signal converting means 4 for generating a DC signal having a level corresponding to the difference between the first and second channel signals.
, 6, 8, and difference signal generating means 9, which generates a signal according to the difference between the DC signals from the first and second signal converting means.
10, comparing means 11 for comparing the DC signal from the second signal converting means and a predetermined reference voltage, and a first gate controlled by the output of the comparing means and receiving the output of the difference signal generating means as input. 16, a second gate 15 which is controlled by the inverted output of the comparing means and receives the inverted output of the difference signal generating means; and a second gate 15 which is controlled by the inverted output of the comparing means and receives the output of the difference signal generating means. a third gate 30 that is controlled by the output of the comparison means and receives the inverted output of the difference signal generation means as an input;
, a voltage controlled oscillation circuit 17 whose oscillation frequency is controlled by the first and second gate outputs, and a delay means 1 whose delay time is controlled by the output signal of the voltage controlled oscillation circuit.
8, 19, voltage-controlled attenuation means 20, 21 whose attenuation amount is controlled by the third and fourth gate outputs and which are connected in series with the delay means, and a series-connected circuit of the delay means and the voltage-controlled attenuation means. A reverberation adding device characterized in that it includes synthesis means 22 and 23 for synthesizing an output signal obtained by applying the first and second channel signals and the first and second channel signals. 2. The reverberation adding device according to claim 1, wherein the series connection circuit is configured such that the output of the delay means is connected to the input of the voltage controlled attenuation means. 3. The delay means includes first and second delay circuits that delay the first and second channel signals, respectively, and the voltage control attenuation means attenuates the output voltages of the first and second delay circuits, respectively. the combining means includes first and second voltage-controlled attenuation circuits that add the outputs of the first and second voltage-controlled attenuation circuits and the first and second channel signals, respectively; 3. The reverberation adding device according to claim 2, characterized in that it has two adder circuits. 4. The reverberation adding device according to claim 1, 2, or 3, wherein the delay means comprises an analog shift register that uses the output signal of the voltage controlled oscillation circuit as a shift signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52152557A JPS6060071B2 (en) | 1977-12-19 | 1977-12-19 | Reverberation adding device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52152557A JPS6060071B2 (en) | 1977-12-19 | 1977-12-19 | Reverberation adding device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5484701A JPS5484701A (en) | 1979-07-05 |
| JPS6060071B2 true JPS6060071B2 (en) | 1985-12-27 |
Family
ID=15543065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52152557A Expired JPS6060071B2 (en) | 1977-12-19 | 1977-12-19 | Reverberation adding device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6060071B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6073694A (en) * | 1983-09-30 | 1985-04-25 | ヤマハ株式会社 | Reverberation adder |
-
1977
- 1977-12-19 JP JP52152557A patent/JPS6060071B2/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5484701A (en) | 1979-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3193032B2 (en) | In-vehicle automatic volume control device | |
| US5241604A (en) | Sound effect apparatus | |
| JPH07222296A (en) | Signal synthesizing circuit, signal processing circuit provided therewith, stereo audio reproducing device providedtherewith, and audio visual repropucing device provided therewith | |
| JP2956545B2 (en) | Sound field control device | |
| GB2202111A (en) | Reverb generator | |
| JPS6060071B2 (en) | Reverberation adding device | |
| US10728667B2 (en) | Active channel crossover system | |
| JPH07226992A (en) | Low range component compensation method | |
| JPS601799B2 (en) | Reverberation adding device | |
| JPS601800B2 (en) | Reverberation adding device | |
| JP3368835B2 (en) | Sound signal processing circuit | |
| JPS596560B2 (en) | stereo system | |
| JPH08331697A (en) | Sound information converter | |
| JPS5919520Y2 (en) | Reverberation adding device | |
| JP2720418B2 (en) | Audio signal processing circuit | |
| JPS5818400Y2 (en) | sound reproduction device | |
| JP3018964U (en) | Voice information converter | |
| JPH10336797A (en) | Pseudo stereo circuit | |
| JP3534572B2 (en) | Sound field control device | |
| JPH057840Y2 (en) | ||
| JPH03266599A (en) | Acoustic circuit | |
| JPS6143305Y2 (en) | ||
| JP2574352Y2 (en) | DSP signal processing circuit | |
| JP2015233312A (en) | Audio signal processing device | |
| JPH0727760Y2 (en) | Surround circuit |