JPS6230497B2 - - Google Patents
Info
- Publication number
- JPS6230497B2 JPS6230497B2 JP542778A JP542778A JPS6230497B2 JP S6230497 B2 JPS6230497 B2 JP S6230497B2 JP 542778 A JP542778 A JP 542778A JP 542778 A JP542778 A JP 542778A JP S6230497 B2 JPS6230497 B2 JP S6230497B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- island
- lead
- plating
- plated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000007747 plating Methods 0.000 claims description 15
- 239000004065 semiconductor Substances 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 11
- 239000000725 suspension Substances 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 7
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- 239000007788 liquid Substances 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明は樹脂封止型半導体装置の組立に用いる
リードフレームの製造方法に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method for manufacturing a lead frame used for assembling a resin-sealed semiconductor device.
第１図ａ，ｂは従来のリードフレームの１例の
平面図（ａ図）及びａ図のＡ―A′断面図（ｂ
図）、第２図は第１図のリードフレームに半導体
素子をマウントし、結線したものの断面図であ
る。 Figures 1a and b are a plan view (figure a) of an example of a conventional lead frame and a sectional view taken along line A-A' in figure a (figure b).
FIG. 2 is a cross-sectional view of a semiconductor element mounted on the lead frame of FIG. 1 and connected with each other.
この従来のリードフレームは、アイランド１、
アイランドの吊りリード２及びリード３が同じ平
面上にあつた。この従来のリードフレームを用い
て第２図に示すように半導体素子４をマウントし
金線５をボンデイングすると、半導体素子４とリ
ード３を結ぶ金線５がアイランド１と接触して不
良となる場合が非常に多いという欠点があつた。 This conventional lead frame consists of Island 1,
The island suspension leads 2 and 3 were on the same plane. When the semiconductor element 4 is mounted using this conventional lead frame and the gold wire 5 is bonded as shown in FIG. 2, the gold wire 5 connecting the semiconductor element 4 and the lead 3 contacts the island 1 and becomes defective. The disadvantage was that there were a large number of
第３図ａ，ｂは従来のリードフレームの他の例
の平面図（ａ図）及びａ図のＢ―B′断面図（ｂ
図）、第４図は第３図のリードフレームに半導体
素子をマウントし、結線したものの断面図であ
る。 Figures 3a and 3b are a plan view (figure a) of another example of a conventional lead frame and a sectional view taken along line B-B' in figure a (Figure 3).
FIG. 4 is a cross-sectional view of a semiconductor element mounted on the lead frame of FIG. 3 and connected with each other.
この第３図および第４図で用いた従来のリード
フレームは上記の欠点をなくす目的でアイランド
１１を下げるために、アイランドを中心としてメ
ツキ範囲の内側５mm以下の位置でアイランド吊り
リードを曲げたものである。この従来のリードフ
レームは、第４図に示すように金線１５とアイラ
ンド１１が接触することがなくなつたので不良半
導体とならないという利点はあつたがアイランド
及びリードのメツキ工程で、次に述べるような問
題点があつた。 In the conventional lead frame used in Figs. 3 and 4, in order to lower the island 11 in order to eliminate the above-mentioned drawbacks, the island suspension lead is bent at a position of 5 mm or less inside the plating range around the island. It is. This conventional lead frame has the advantage that the gold wire 15 and the island 11 do not come into contact with each other as shown in FIG. I had a problem like this.
第５図は第３図のリードフレームをメツキする
方法を説明する断面図である。 FIG. 5 is a sectional view illustrating a method of plating the lead frame of FIG. 3.
下マスク１６にこの従来のリードフレームを載
せた後、上マスク１７が自動的に降りてきて、下
方よりメツキ液が噴射して金又は銀のメツキが施
される。この時、この従来のリードフレームは上
マスク１７が硬いため、上マスク１７に少しでも
位置ずれがあるとアイランドの吊りリードが変形
し、しかも変形した吊りリードの裏面がメツキさ
れるという欠点があつた。 After this conventional lead frame is placed on the lower mask 16, the upper mask 17 is automatically lowered and plating liquid is sprayed from below to apply gold or silver plating. At this time, since the upper mask 17 of this conventional lead frame is hard, if there is even a slight positional shift in the upper mask 17, the hanging lead of the island will be deformed, and the back side of the deformed hanging lead will be plated. Ta.
本発明の目的は上記欠点を除去し、改善された
実用性の高い半導体装置用リードフレームの製造
方法を提供することにある。 An object of the present invention is to eliminate the above-mentioned drawbacks and provide an improved and highly practical method for manufacturing a lead frame for a semiconductor device.
本発明によれば、該リードフレームのアイラン
ドを吊つている吊りリードを、アイランドを中心
とするメツキすべき範囲より所定幅離れた位置
で、前記アイランド部がリードフレーム面と平行
でかつリードフレーム面より下方にあるように曲
げ、その後アイランド部のリードフレーム面とは
反対側の表面に上マスクを当て、アイランド部の
リードフレーム面の側の表面のメツキすべき範囲
の外側の所定幅の部分に下マスクを当てるととも
にメツキすべき範囲を露出し、それ以外の部分を
下マスクでおおい、この状態でメツキすべき範囲
にメツキを施す半導体装置用リードフレームの製
造方法を得る。 According to the present invention, the suspension lead that suspends the island of the lead frame is placed at a position a predetermined width apart from the area to be plated centered on the island, so that the island part is parallel to the lead frame surface and the lead frame surface is Then, apply the upper mask to the surface of the island section opposite to the lead frame surface, and apply the mask to a predetermined width area outside the area to be plated on the surface of the island section on the side of the lead frame surface. To obtain a method for manufacturing a lead frame for a semiconductor device, which applies a lower mask and exposes the range to be plated, covers the other parts with the lower mask, and in this state, applies plating to the range to be plated.
本発明の半導体素子用リードフレームの製造方
法によれば、アイランドのメツキ工程において、
アイランドの吊りリードの変形を防止し従つて吊
りリードの裏面がメツキされることを防止すると
いう利点をもたらす。 According to the method for manufacturing a lead frame for a semiconductor element of the present invention, in the island plating step,
This has the advantage of preventing deformation of the island suspension lead and thus preventing the back surface of the suspension lead from being plated.
本発明を図面を参照してより詳細に説明する。 The present invention will be explained in more detail with reference to the drawings.
第６図ａ，ｂは本発明のリードフレームの一実
施例の平面図（ａ図）及びａ図のＣ―C′断面図
（ｂ図）である。 Figures 6a and 6b are a plan view (figure a) and a sectional view taken along the line CC' of figure a (figure b) of an embodiment of the lead frame of the present invention.
本実施例のリードフレームはアイランド２１を
下げるために、アイランド２１を中心としてメツ
キ範囲より遠方へ５mm以上の位置でアイランド２
１を吊つている一対のリード２２に曲げ加工を行
なつたものである。 In the lead frame of this embodiment, in order to lower the island 21, the island 21 is placed at a position of 5 mm or more further away from the plating range with the island 21 as the center.
A pair of leads 22 suspending the wire 1 are bent.
第７図はこのリードフレームにメツキを行う方
法を説明する断面図である。 FIG. 7 is a sectional view illustrating a method of plating this lead frame.
メツキ工程において、アイランド２１の吊りリ
ード２２を曲げた部分を逃げるため切欠きを行な
つた下マスク２６にのリードフレームを載せ、そ
の上に上マスク２７を自動的に降ろし、下からメ
ツキ液を噴射してメツキする。 In the plating process, the lead frame is placed on the lower mask 26 in which a notch has been made to escape the bent portion of the hanging lead 22 of the island 21, and the upper mask 27 is automatically lowered onto it, and the plating liquid is applied from below. Spray and smear.
本発明のリードフレームの製造方法によれば、
アイランドの吊りリードの曲げ部分がアイランド
を中心としてメツキ範囲より５mm以上の位置にあ
り、下マスク２６に逃げ用切欠きを設けることが
出来、この逃げ用切欠きをアイランドのメツキ範
囲よりも外側の平坦な位置に当接できるので、上
マスク２７は平らでよく、吊にリードの曲げ部が
変形されることはない。又下マスク２６の切欠き
は大きい形状にすることが出来るので、上マスク
２７が少しの位置ズレを起こしても同じく、変形
されることはない。従つてアイランドの吊りリー
ドの変形はなくなりアイランドの吊りリードの裏
面はメツキされないという利点がある。 According to the lead frame manufacturing method of the present invention,
The bent part of the island's hanging lead is located at a position of 5 mm or more from the plating range centering on the island, and an escape notch can be provided in the lower mask 26. Since the upper mask 27 can be brought into contact with a flat position, the upper mask 27 may be flat, and the bent portions of the leads will not be deformed by hanging. Further, since the cutout of the lower mask 26 can be made into a large shape, even if the upper mask 27 is slightly misaligned, it will not be deformed. Therefore, there is an advantage that deformation of the island suspension lead is eliminated and the back surface of the island suspension lead is not plated.
第１図ａ，ｂは従来のリードフレームの１例の
平面図（ａ図）及びａ図のＡ―A′断面図（ｂ
図）第２図は第１図のリードフレームに半導体素
子をマウントし、結線したものの断面図、第３図
ａ，ｂは従来のリードフレームの他の例の平面図
（ａ図）及びａ図のＢ―B′断面図（ｂ図）、第４図
は第３図のリードフレームに半導体素子をマウン
トし、結線したものの断面図、第５図は第３図の
リードフレームをメツキする方法を説明する断面
図、第６図ａ，ｂは本発明の一実施例で用いるリ
ードフレームの平面図（ａ図）及びａ図のＣ―
C′断面図（ｂ図）、第７図は本発明の一実施例に
よりリードフレームにメツキを行う方法を説明す
る断面図である。
１，１１，２１……アイランド、２，１２，２
２……アイランドの吊りリード、３，１３，２３
……リード、４，１４……半導体素子、５，１５
……金線、１６，２６……下マスク、１７，２７
……上マスク。
Figures 1a and b are a plan view (figure a) of an example of a conventional lead frame and a sectional view taken along line A-A' in figure a (figure b).
Figure) Figure 2 is a cross-sectional view of a semiconductor element mounted on the lead frame shown in Figure 1 and connected, and Figures 3 a and b are plan views (Figure a) and Figure A of other examples of conventional lead frames. Figure 4 is a cross-sectional view of the semiconductor element mounted on the lead frame shown in Figure 3 and connected, and Figure 5 shows the method for plating the lead frame shown in Figure 3. The sectional views to be explained, FIGS. 6a and 6b, are a plan view (a) of a lead frame used in an embodiment of the present invention, and C-- in FIG.
C' sectional view (B figure) and FIG. 7 are sectional views illustrating a method of plating a lead frame according to an embodiment of the present invention. 1, 11, 21...Island, 2, 12, 2
2... Island hanging lead, 3, 13, 23
... Lead, 4, 14 ... Semiconductor element, 5, 15
...Gold wire, 16,26...Lower mask, 17,27
...Top mask.
Claims (1)
造方法において、該リードフレームのアイランド
部を吊つている吊りリードを、アイランドを中心
とするメツキすべき範囲より所定幅離れた位置
で、前記アイランド部がリードフレーム面と平行
でかつリードフレーム面より下方にあるように曲
げ、その後前記アイランド部の前記リードフレー
ム面とは反対側の表面に上マスクを当て、前記ア
イランド部の前記リードフレーム面の側の表面の
前記メツキをすべき範囲の外側の前記所定幅の部
分に下マスクを当てるとともに前記メツキをすべ
き範囲を露出し、それ以外の表面を前記下マスク
でおおい、この状態で前記メツキをすべき範囲に
メツキを施すことを特徴とする半導体装置用リー
ドフレームの製造方法。1. In a method for manufacturing a lead frame for a resin-sealed semiconductor device, a suspension lead suspending an island portion of the lead frame is placed at a position a predetermined width away from an area to be plated centered on the island. Bend it so that it is parallel to the lead frame surface and below the lead frame surface, then apply an upper mask to the surface of the island portion opposite to the lead frame surface, and bend the island portion on the side of the lead frame surface. A lower mask is applied to the predetermined width portion of the surface outside the area to be plated, and the area to be plated is exposed, and the other surface is covered with the lower mask, and in this state, the plating is completed. 1. A method for manufacturing a lead frame for a semiconductor device, characterized in that plating is applied to the desired area.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP542778A JPS5498571A (en) | 1978-01-20 | 1978-01-20 | Lead frame for semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP542778A JPS5498571A (en) | 1978-01-20 | 1978-01-20 | Lead frame for semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5498571A JPS5498571A (en) | 1979-08-03 |
| JPS6230497B2 true JPS6230497B2 (en) | 1987-07-02 |
Family
ID=11610866
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP542778A Granted JPS5498571A (en) | 1978-01-20 | 1978-01-20 | Lead frame for semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5498571A (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60137436U (en) * | 1984-02-23 | 1985-09-11 | 日本電気株式会社 | Semiconductor integrated circuit device |
| JPS62140729U (en) * | 1986-02-27 | 1987-09-05 |
-
1978
- 1978-01-20 JP JP542778A patent/JPS5498571A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5498571A (en) | 1979-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01184885A (en) | Semiconductor device | |
| JPS6230497B2 (en) | ||
| JP3369665B2 (en) | Ceramic lid substrate and ceramic lid for semiconductor package | |
| JPS63239852A (en) | Semiconductor device | |
| JPH0783081B2 (en) | Method for manufacturing lead frame used in semiconductor device | |
| JPH0231844B2 (en) | HANDOTAISOCHORIIDOFUREEMUNOSEIZOHOHO | |
| JPS5941860A (en) | Manufacture of case for semiconductor device | |
| JPH0526761Y2 (en) | ||
| JPH02303057A (en) | Lead frame | |
| JPH04188660A (en) | Lead frame | |
| JP2671800B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2592181B2 (en) | Sardip type package for solid-state image sensor | |
| JPS6228780Y2 (en) | ||
| JPS6347269B2 (en) | ||
| JPS6029226B2 (en) | Lead frame for semiconductor devices | |
| JPH03129869A (en) | Lead frame | |
| JPS6244531Y2 (en) | ||
| JPH0156152B2 (en) | ||
| JPS6074657A (en) | Lead shaper for resin-sealed type semiconductor device | |
| JPS633463B2 (en) | ||
| JPS5854642A (en) | Semiconductor device | |
| JPH03101523U (en) | ||
| JPS6244425B2 (en) | ||
| JPH0245708B2 (en) | ||
| JPS62142847U (en) |