Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH02121346A - Substrate treating device - Google Patents
[go: Go Back, main page]

JPH02121346A - Substrate treating device - Google Patents

Substrate treating device

Info

Publication number
JPH02121346A
JPH02121346A JP63274164A JP27416488A JPH02121346A JP H02121346 A JPH02121346 A JP H02121346A JP 63274164 A JP63274164 A JP 63274164A JP 27416488 A JP27416488 A JP 27416488A JP H02121346 A JPH02121346 A JP H02121346A
Authority
JP
Japan
Prior art keywords
substrate
processing
state
unrotor
rotor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63274164A
Other languages
Japanese (ja)
Other versions
JPH0587175B2 (en
Inventor
Kenji Kamei
謙治 亀井
Hidekazu Inoue
秀和 井上
Masashi Takeoka
武岡 正史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dainippon Screen Manufacturing Co Ltd
Original Assignee
Dainippon Screen Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dainippon Screen Manufacturing Co Ltd filed Critical Dainippon Screen Manufacturing Co Ltd
Priority to JP63274164A priority Critical patent/JPH02121346A/en
Publication of JPH02121346A publication Critical patent/JPH02121346A/en
Publication of JPH0587175B2 publication Critical patent/JPH0587175B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Coating Apparatus (AREA)

Abstract

PURPOSE:To perform easily a modification of the number of times of treatment end the like in case a treatment of the same kind is performed on substrates a plurality of times and to eliminate the need to give a mark pattern to the substrates by a method wherein the number of times of setting treatment of each substrate and the total number of times of output of a treatment completion signal are compared with each other and when the value of the total number of times of output is smaller than that of the number of times of setting treatment, change-over transfer mechanisms are set in a through state and when the total number of times of output is coincided with the number of times of setting treatment, the change-over transfer mechanism on one side is set in a stored state. CONSTITUTION:If a substrate is detected by a substrate detector 43, the number DS of times of setting treatment of the substrate and the total number DP of times of output of a treatment completion signal are read out from an ID memory 47, '1' is added to the value of the total number of times of output and the added value is replaced with the former DP value. Moreover, whether the newly replaced DP value is coincided with the number DS or not is decided. In case the DP value is not coincided with the DS value, that is, in case the DP value is smaller than the DS value, a loader 11 and an unloader 15 are set in a through state. If it is decided that the total number DP is coincided with the number DS, the unloader 15 is set in a stored state. Subsequently, the substrates are discharged from a buffer 14 to the unloader 15 on the basis of a pinciple of first in, first out.

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、例えば半導体ウェハなどの基板(以下、単に
基板という)にコーティング材料を多層に塗布する場合
のように、基板に複数回にわたっ同種の処理を施す基板
処理装置に関する。
[Detailed Description of the Invention] <Industrial Application Field> The present invention is applicable to applications in which a coating material is applied multiple times to a substrate such as a semiconductor wafer (hereinafter simply referred to as a substrate), such as when a coating material is applied in multiple layers. The present invention relates to a substrate processing apparatus that performs the same type of processing.

〈従来の技術〉 −aに、基板上にコーティング材料を塗布するに際し、
塗布処理を反復して、基板上にコーティング材料を多層
に塗布するという工程が採用されることがある。
<Prior art> -a, when applying a coating material on a substrate,
Repeated application processes may be employed to apply multiple layers of coating material onto a substrate.

従来、このような同種の処理を同じ基板に複数回にわた
って施す基板処理装置として、次のようなものがある。
Conventionally, there are the following substrate processing apparatuses that perform the same type of processing on the same substrate multiple times.

例えば、第8図に示す基板処理装置は、カセット(図示
せず)に収納された基板を一枚ずつ順に供給するロータ
1、このロータ1から供給された基板に液状のコーティ
ング材料を所定の条件でスピンコードとする第1の処理
部としてのコータ2、コーティング材料が塗布された基
板を加熱乾燥処理する第2の処理部としてのオーブン3
、加熱処理された基板をカセットに順に収納するアンロ
ータ4が縦列配置され、エアー・トラック、ベルト・ト
ラック、あるいはロボット・アームなどの基板搬送機構
5で上記各ユニット間をループ状に連結したものである
For example, the substrate processing apparatus shown in FIG. 8 includes a rotor 1 that sequentially supplies substrates stored in a cassette (not shown) one by one, and a liquid coating material applied to the substrates supplied from the rotor 1 under predetermined conditions. a coater 2 as a first processing section that spins the substrate into a spin code; and an oven 3 as a second processing section that heats and dries the substrate coated with the coating material.
, unrotors 4 for sequentially storing heat-treated substrates in cassettes are arranged in tandem, and the above units are connected in a loop by a substrate transport mechanism 5 such as an air track, belt track, or robot arm. be.

この装置によれば、第1回目の塗布処理を受けた基板群
を収納したアンロータ4のカセットから基板を搬出して
、再び第2回目の塗布処理を行うというように、ループ
状に連結した前記各ユニット間にて基板を周回すること
によって、基板上にコーティング材料を多層に塗布して
いる。
According to this apparatus, the substrates are connected in a loop, such that the substrates are carried out from the cassette of the unrotor 4 that accommodates the group of substrates that have undergone the first coating process, and then the second coating process is performed again. By rotating the substrate between each unit, multiple layers of coating material are applied onto the substrate.

〈発明が解決しようとする課題〉 しかしながら、上述した従来装置によれば、次のような
問題点がある。
<Problems to be Solved by the Invention> However, the above-described conventional device has the following problems.

自動化するに際し、処理を1回行う装置ならば、処理の
完了した基板を、順次アンロータに収納するように制御
しておけばよいから管理が簡単であるが、しかし、同種
の処理を同じ基板に対して反復して行う上記装置におい
ては、何回目の処理が終了した時点で基板をアンロータ
に収納するのかを管理する必要がある。この点に関し、
特公昭63−18855号公報(発明の名称「半導体装
置の製造方法」)には、次のような方法が開示されてい
る。この方法は、各基板に処理条件(例えば、反復処理
の設定回数など)を記録した例えばバーコードなどのマ
ーク・パターンを付与し、各処理装置に少なくとも1台
のアンロータを直列に付設しておき、各処理装置とそれ
に付設のアンロータとの間でマーク・パターンを識別し
、個々のマーク・パターンに基づいて処理の進行を管理
するものである。
When automating the process, if the device performs one-time processing, it is easy to manage it by simply storing the processed substrates in the unrotor one after another. However, if the same type of processing is performed on the same substrate, On the other hand, in the above-mentioned apparatus that performs processing repeatedly, it is necessary to manage at what point the substrate is stored in the unrotor after the processing has been completed. In this regard,
Japanese Patent Publication No. Sho 63-18855 (title of invention: "Method for manufacturing semiconductor devices") discloses the following method. In this method, each substrate is provided with a mark pattern such as a bar code that records the processing conditions (for example, the set number of repeated processing, etc.), and at least one unrotor is attached in series to each processing device. , mark patterns are identified between each processing device and its attached unrotor, and the progress of processing is managed based on the individual mark patterns.

上記方法は、優れた方法ではあるが、各基板にマーク・
パターンを付与する作業が要求されるという煩わしさが
ある。
Although the above method is an excellent method, it
There is the trouble of requiring work to add a pattern.

本発明は、このような問題点を解決するためにためにな
されたものであって、基板上に同種の処理を複数回にわ
たって施すに際し、処理回数の変更などを容易に行うこ
とができ、基板にマーク・パターンを付与する必要のな
い基板処理装置を提供することを目的としている。
The present invention has been made to solve these problems, and when performing the same type of processing on a substrate multiple times, it is possible to easily change the number of processing times, etc. The object of the present invention is to provide a substrate processing apparatus that does not require marking patterns to be applied to substrates.

〈課題を解決するための手段〉 本発明は、上記目的を達成するために、次のような構成
をとる。
<Means for Solving the Problems> In order to achieve the above object, the present invention has the following configuration.

即ち、本発明は、基板を順に供給するロータと、前記ロ
ータから供給された基板に所要の処理を施す処理部と、
前記処理の施された基板を順に収納するアンロータとが
、基板搬送a構を介してループ状に連結された基板処理
装置であって、前記処理部から搬送されてきた基板を前
記アンロータおよびロータを通過またはバイパスして前
記処理部に送り出す状態(スルー状態)と、前記処理部
から搬送されてきた基板を前記アンロータに収納する状
態(ストア状態)とを切り換え可能に構成された切り換
え搬送機構と、 各基板に必要な処理反復回数(設定処理回数)を設定す
る処理回数設定手段と、 前記処理部によって処理が1回行われるたびに、処理完
了を検知して、処理完了信号を出力する処理完了信号検
出手段と、 各基板の前記設定処理回数と各基板の処理完了信号との
累計出力回数とを比較し、処理完了信号の累計出力回数
が前記設定処理回数よりも小さい場合には、前記切り換
え搬送機構をスルー状態にし、前記両回数が一致した場
合には、前記切り換え搬送機構をストア状態にして、処
理済みの基板を前記アンロータに収納するように前記切
り換え搬送機構を制御する制御手段と、 を備えたことを特徴としている。
That is, the present invention includes a rotor that sequentially supplies substrates, a processing section that performs required processing on the substrates supplied from the rotor,
An unrotor that sequentially stores the processed substrates is a substrate processing apparatus connected in a loop through a substrate transfer mechanism, and the substrates transferred from the processing section are transferred between the unrotor and the rotor. a switching transport mechanism configured to be able to switch between a state where the substrate passes through or bypasses and is sent to the processing section (through state) and a state where the substrate transported from the processing section is stored in the unrotor (store state); a processing number setting means for setting the number of processing repetitions (set processing number) necessary for each substrate; and processing completion for detecting processing completion and outputting a processing completion signal each time the processing is performed by the processing section. The signal detecting means compares the set number of processing times for each board with the cumulative number of outputs of the processing completion signal for each board, and if the cumulative number of outputs of the processing completion signal is smaller than the set number of processings, the switching is performed. a control means for controlling the switching transport mechanism so as to put the transport mechanism in a through state and, when the two numbers of times match, put the switching transport mechanism in a store state and store the processed substrate in the unrotor; It is characterized by having the following.

〈作用〉 本発明の作用は次のとおりである。<Effect> The effects of the present invention are as follows.

まず、処理回数設定手段によって、各基板に必要な処理
反復回数(設定処理回数)が設定される。
First, the number of processing repetitions (set processing number) required for each substrate is set by the processing number setting means.

そして、ロータから順に供給された各基板が処理部によ
って所要の処理が施されるごとに、各基板の処理完了信
号が処理完了信号検出手段によって検出される。制御手
段は、各基板ごとに前記設定処理回数と処理完了信号の
累計出力回数とを比較する。処理完了信号の累計出力回
数が設定処理回数よりも小さい場合、制御手段は、切り
換え搬送機構をスルー状態に設定する。そうすると、処
理部から搬送された基板は、切り換え搬送機構を介して
、再び同じ処理部へと供給されて、同種の処理を再び施
される。処理完了信号の累計出力回数と設定処理回数と
が一敗すると、制御手段は、切り換え搬送機構をストア
状態に設定する。これにより、予め設定された処理反復
回数だけ処理をうけた各基板がアンロータに順に収納さ
れる。
Then, each time the processing section performs the required processing on each substrate sequentially supplied from the rotor, a processing completion signal for each substrate is detected by the processing completion signal detection means. The control means compares the set number of times of processing and the cumulative number of times of outputting the processing completion signal for each board. If the cumulative number of times the processing completion signal is output is smaller than the set number of processing times, the control means sets the switching conveyance mechanism to the through state. Then, the substrate transported from the processing section is again supplied to the same processing section via the switching transport mechanism and subjected to the same type of processing again. When the cumulative number of outputs of the processing completion signal and the set number of processing times are matched, the control means sets the switching conveyance mechanism to the store state. As a result, each substrate that has been processed a preset number of times is sequentially stored in the unrotor.

〈実施例〉 以下、本発明の実施例を図面を参照して説明する。<Example> Embodiments of the present invention will be described below with reference to the drawings.

第1図は、本発明の一実施例に係る基板処理装置の制御
系の構成を示した概略ブロンク図、第2凹は各部機構の
配IIを示している。
FIG. 1 is a schematic diagram showing the configuration of a control system of a substrate processing apparatus according to an embodiment of the present invention, and the second recess shows the arrangement II of each part mechanism.

まず、第2図を参照して本装置における各部機構の概略
を説明する。
First, referring to FIG. 2, the outline of each part mechanism in this device will be explained.

本実施例に係る基板処理装置は、カセット内に収納され
た基板を順に供給するロータ11と、このロータ11か
ら供給された基板にコーティング材料を塗布する第1の
処理部としてのコータ12と、コーティング材料が塗布
された基板を加熱乾燥処理する第2の処理部としてのオ
ーブン13と、バッファ14と、コーティング処理が施
された基板をカセフトに順に収納するアンロータ15と
が、基板搬送機構としての方向転換用コンベア16. 
、16□などを介してループ状に連結された配置になっ
ている。
The substrate processing apparatus according to this embodiment includes a rotor 11 that sequentially supplies substrates housed in a cassette, a coater 12 as a first processing section that applies a coating material to the substrates supplied from the rotor 11, An oven 13 as a second processing section that heats and dries the substrates coated with the coating material, a buffer 14, and an unrotor 15 that sequentially stores the coated substrates in a cassette, serve as a substrate transport mechanism. Direction change conveyor 16.
, 16□, etc., in a loop-like arrangement.

バッファ14は、ロータ11が全ての基板の送り出しを
完了していないうちに、オーブン13から処理済みの基
板が排出されたときに、その基板を一時的に収納するも
のであって、ロータ11やアンロータ15と同様の基板
収納機構を備えている。
The buffer 14 is used to temporarily store processed substrates when they are discharged from the oven 13 before the rotor 11 has finished feeding out all the substrates. It is equipped with a substrate storage mechanism similar to that of the unrotor 15.

また、本実施例において、オーブン13からバッファ1
4へ、バッファ14からアンロータI5へ、アンロータ
15からロータ11へ、ロータ11から方向転換用コン
ベア16.への基板搬送機構としては、後述するアーム
式の基板受は渡し装置が用いられている。ただし、本発
明に使用される基板搬送機構はこれらに限定されるもの
ではなく、例えばベルト式基板搬送機構やエアー噴射に
よって基板を搬送するような機構を採用することもでき
る。
In addition, in this embodiment, from the oven 13 to the buffer 1
4, from the buffer 14 to the unrotor I5, from the unrotor 15 to the rotor 11, from the rotor 11 to the direction change conveyor 16. As a substrate transport mechanism, a transfer device is used for the arm-type substrate holder described later. However, the substrate transport mechanism used in the present invention is not limited to these; for example, a belt-type substrate transport mechanism or a mechanism that transports the substrate by air injection may be employed.

第3図は、ロータII、バッファ14、およびアンロー
タ15に適用される基板受は渡し装置の構成を示した斜
視図である。
FIG. 3 is a perspective view showing the configuration of a substrate transfer device applied to the rotor II, the buffer 14, and the unrotor 15.

基板搬送路A上に設けられた基板受は渡し装置21の両
側に、それぞれアーム式の収納側基板搬送機構22と取
り出し側基板搬送機構23が設けられている。ここで、
ロータ11およびアンロータ15に備えられる収納側基
板搬送機構22および取り出し側基板搬送機構23は、
基板受は渡し装置21と関連して、本発明における切り
換え搬送機構を構成している。
The substrate receiver provided on the substrate transfer path A is provided with an arm-type storage-side substrate transfer mechanism 22 and a take-out-side substrate transfer mechanism 23 on both sides of the transfer device 21, respectively. here,
The storage side substrate transfer mechanism 22 and the takeout side substrate transfer mechanism 23 provided in the rotor 11 and the unrotor 15 are as follows:
The substrate receiver, in conjunction with the transfer device 21, constitutes a switching conveyance mechanism in the present invention.

基板受は渡し装置21は、次のように構成されている。The substrate receiving and transferring device 21 is configured as follows.

すなわち、基台24に立設された一対のガイドロンド2
5に、支持枠26が摺動自在に嵌め付けされており、こ
の支持枠260基端部にネジ棒27を螺合し、このネジ
棒27をモータ28でベルト駆動することによって、支
持枠26を昇降自在に構成している。支持枠26の上面
には複数個のスペーサ29を介して天板30が取り付け
られている。この天板30に、基板Wを収納するカセッ
)Cが着脱自在に取り付けられるようになっている。支
持枠26と天板30との間隙は、後述する基板搬送機構
22.23間で基板Wを受は渡すためのトンネル部31
になっている。このトンネル部31内には、基板搬送機
構22.23間の基板Wの受は渡しを補助するために、
図示しない昇降可能な基板載置部材などが設けられてい
る。
That is, a pair of guide irons 2 erected on the base 24
5, a support frame 26 is slidably fitted. A threaded rod 27 is screwed into the base end of the support frame 260, and the threaded rod 27 is driven by a motor 28 with a belt. It is configured so that it can be raised and lowered freely. A top plate 30 is attached to the upper surface of the support frame 26 via a plurality of spacers 29. A cassette C for storing substrates W is detachably attached to this top plate 30. The gap between the support frame 26 and the top plate 30 is a tunnel portion 31 for receiving and passing the substrate W between the substrate transport mechanisms 22 and 23, which will be described later.
It has become. Inside this tunnel part 31, a receiving and receiving device for the substrate W between the substrate transport mechanisms 22 and 23 is provided to assist in transferring the substrate W.
A substrate mounting member (not shown) that can be raised and lowered is provided.

収納側基板搬送機構22および取り出し側基板搬送機構
23それぞれは、基台24に固定された搬送用モータ3
2.  (32□)に第1アーム33.  (33□)
の一端側が一体回転自在に取り付けられるとともに、そ
の第1アーム33.  (33! )の他端側に、規制
ベルトを介して第1アーム33.  (33□)と反対
方向に回転するように第2アーム34.  (34! 
)が取り付けられている。第27−ム34.  (34
□)の先端には、基板Wの裏面を吸着保持するための空
気吸引による吸引口35.  (35□)が形成されて
いる。
The storage side substrate transport mechanism 22 and the takeout side substrate transport mechanism 23 each have a transport motor 3 fixed to a base 24.
2. (32□) is the first arm 33. (33□)
One end side of the first arm 33. The first arm 33. (33!) is attached to the other end side via a regulating belt. The second arm 34. rotates in the opposite direction to (33□). (34!
) is attached. 27th-m34. (34
At the tip of □), there is a suction port 35 for suctioning and holding the back side of the substrate W. (35□) is formed.

トンネル部31を介して収納側基板搬送機構22から取
り出し側基板搬送機構23への基板Wの受は渡し動作(
以下、このような基板Wの受は渡し動作状態をスルー状
態という)は、次のように行われる。
The receiving of the substrate W from the storage-side substrate transport mechanism 22 to the take-out-side substrate transport mechanism 23 via the tunnel portion 31 is a transfer operation (
Hereinafter, such a state in which the substrate W is received and transferred is referred to as a "through state") is performed as follows.

まず、収納側基板搬送機構22の吸引口35.に基板W
を吸着保持した状態で、搬送用電動モータ32、を駆動
回転して、第2アーム34.を第1アーム33.に対し
て屈伸させ、第2アーム34.の先端を水平移動して、
前記基板Wをトンネル部31へ挿入する。この基板Wは
トンネル部31内の基板配置部材に受は渡される。次に
取り出し側基板搬送機l123の搬送用伝送モータ32
□が駆動されて、その第2アーム34□がトンネル部3
1内に挿入される。
First, the suction port 35 of the storage-side substrate transport mechanism 22. board W
While the second arm 34. the first arm 33. the second arm 34. Move the tip horizontally,
The substrate W is inserted into the tunnel section 31. This substrate W is transferred to a substrate arrangement member within the tunnel portion 31. Next, the transfer transmission motor 32 of the take-out side substrate transfer machine l123
□ is driven, and its second arm 34□ moves into the tunnel part 3
It is inserted within 1.

そして、基板載置部に乗っている基板Wを、吸引口35
□で吸着保持した後、搬送用電動モータ32□を逆回転
させることによって、基板Wがトンネル部31から取り
出される。
Then, the substrate W placed on the substrate platform is placed at the suction port 35.
After being suctioned and held by □, the substrate W is taken out from the tunnel portion 31 by rotating the transport electric motor 32 □ in the reverse direction.

次に、カセットCに対して基板Wを収納あるいは取り出
す場合の動作を説明する。
Next, the operation when storing or removing the substrate W from the cassette C will be explained.

この場合には、モータ2Bを回転駆動して支持枠26を
、第3図に示した位置よりも下方に移動させる。カセッ
)Cに基板Wを収納する場合(以下、このような動作状
態をストア状態という〕には、収納側基板搬送機構23
が上述のスルー状態の場合と同様に動作して、力ンセト
Cの所定溝に基板Wを収納する。カセ・ントCから基板
Wを取り出ず場合には、上述したスルー状態の場合と同
様に取り出し側基板搬送機構22が駆動される。
In this case, the motor 2B is rotated to move the support frame 26 downward from the position shown in FIG. When storing the substrates W in the cassette (cassette) C (hereinafter, such an operating state is referred to as a store state), the storage side substrate transport mechanism 23
operates in the same manner as in the through state described above, and stores the substrate W in a predetermined groove of the force set C. When the substrate W is not taken out from the cassette C, the take-out side substrate transport mechanism 22 is driven in the same way as in the through state described above.

次に、第1図を参照して、本実施例の制御系の構成を説
明する。
Next, the configuration of the control system of this embodiment will be explained with reference to FIG.

図中、SWIは、基板Wにコーティング材料を何回反復
塗布するかを設定する処理回数設定手段としてのループ
回数設定スイッチ、SW2は、基板の投入開始を指令す
るスタートスインチ、SW3は、基板の投入終了を指令
する投入終了スイッチである。
In the figure, SWI is a loop number setting switch that is a processing number setting means for setting how many times the coating material is repeatedly applied to the substrate W, SW2 is a start switch that commands the start of loading the substrate, and SW3 is a substrate This is a closing switch that commands the termination of loading.

発光ダイオード41およびホトトランジスタ42は、基
板Wを検出する基板検出器43を構成している。
The light emitting diode 41 and the phototransistor 42 constitute a substrate detector 43 that detects the substrate W.

この基板検出器43は、例えばバンファ14に取り付け
られて、コーク12によるコーティング処理およびオー
ブン13による加熱処理を完了した基板Wを検出する。
The substrate detector 43 is attached to, for example, the bumper 14 and detects the substrate W that has been coated with the coke 12 and heated with the oven 13.

基板検出器43の検出信号は、パラレル入出力インター
フェイス44を介して、CPU45に取り込まれる。上
記基板検出器43は、本発明における処理完了信号検出
手段に対応している。
A detection signal from the substrate detector 43 is taken into the CPU 45 via the parallel input/output interface 44. The substrate detector 43 corresponds to processing completion signal detection means in the present invention.

さらに、CPtJ45は、本発明における制御手段に対
応し、パラレル入出力インターフェイス44ヲ介して、
ロータ11、コータ12、オーブン13、ハンファ14
、アンロータ15、および上述した各搬送機構を制御す
る。なお、符号46は、制御プログラムを格納されるR
OM、47は、第4図に示すように、前記ループ回数設
定スイッチSWIから入力された設定処理回数DS、お
よびCPU45がら与えられた処理完了信号の累計出力
回数DPを後述するように各基板(この例では、10ツ
トを構成している、Nα1−Nα25の基板)に対応付
けて記憶する識別(ID)メモリである。
Furthermore, the CPtJ45 corresponds to the control means in the present invention, and via the parallel input/output interface 44,
Rotor 11, coater 12, oven 13, Hanwha 14
, the unrotor 15, and each of the above-mentioned transport mechanisms. Incidentally, the reference numeral 46 indicates R in which the control program is stored.
As shown in FIG. 4, the OM 47 outputs the set processing number DS input from the loop number setting switch SWI and the cumulative output number DP of the processing completion signal given from the CPU 45 to each board (as described later). In this example, it is an identification (ID) memory that is stored in association with the boards (Nα1 to Nα25) constituting 10 chips.

次に、第5図および第6図に示した動作フローチャート
を参照して、実施例の動作を説明する。
Next, the operation of the embodiment will be described with reference to the operation flowcharts shown in FIGS. 5 and 6.

まず、第5回を参照して、ロータ11の処理に関する動
作を説明する。
First, referring to the fifth episode, the operation related to processing of the rotor 11 will be explained.

スタートスインチSW2がON状態にされると(ステッ
プS1)、ロータ11が駆動されて、カセットから第1
番目の基板が取り出される(ステ。
When the start switch SW2 is turned on (step S1), the rotor 11 is driven and the first
The second board is taken out (step.

プS2)。そして、ループ回数設定スイッチSW1によ
る設定値(この例では、「3J)を読み取り、第4図に
示したように、第1番目の基板に対応してIDメモリ4
7に設定されたメモリエリアに、設定処理回数DSとし
て3(すなわち、3回のコーティング処理を行うこと)
と、処理完了信号の累計出力回数DPとしてO(未処理
)がセットされる(ステップS3)。
S2). Then, the value set by the loop number setting switch SW1 (in this example, "3J") is read, and as shown in FIG.
In the memory area set to 7, set the number of processing times DS to 3 (that is, perform the coating process three times).
Then, O (unprocessed) is set as the cumulative number of outputs DP of the processing completion signal (step S3).

次に、投入スイッチSW3の状態から、ロータ11から
全基板の投入が完了したかどうかを判断しくステップS
4)、投入が完了していない場合は、アンロータ15か
らの基板の受は入れを禁止して(ステップS5)、ステ
ップS2に戻り、次の(第2番目)基板をロータ【lか
ら取り出し、その基板のメモリエリアに、DS=3.D
P=Oをセットする。以後、10ツトを構成している各
店仮について同様の処理を繰り返して行う。
Next, in step S, it is determined from the state of the input switch SW3 whether or not loading of all the boards from the rotor 11 has been completed.
4) If loading has not been completed, the board is prohibited from being received from the unrotor 15 (step S5), and the process returns to step S2, where the next (second) board is taken out from the rotor [l]. In the memory area of that board, DS=3. D
Set P=O. Thereafter, the same process is repeated for each store making up the 10 stores.

10ノドの基板の投入が完了すると、オペレータによっ
て投入終了スイッチSW3が押される。
When the loading of 10 substrates is completed, the loading end switch SW3 is pressed by the operator.

なお、1カセツトごとに10ツトとして処理を行う場合
には、ロータ11に投入終了スイッチSW3を付設して
おいて、lカセットの基板の投入が完了すると自動的に
投入終了スイッチSW3がON状態になるようにしてお
いてもよい。そのために、例えばカセットC内の基板が
順次下方の基板から投入されるようにロータ11を動作
させ、支持枠26が最下位位置に到達したことを検出す
る位置センサーを付設して、その位置センサーを投入終
了スイッチSW3として用いればよい。なお、複数のカ
セットを10ツトとして処理を行う場合には、減算カウ
ンタを付設し、予め設定入力したカセット数から基板を
投入したカセット数を順次減算し、全てのカンセトの基
板が投入された時点で、投入終了スイッチSW3が動作
するようにしておいてもよい。
If each cassette is processed as 10 pieces, a loading end switch SW3 is attached to the rotor 11, and when loading of the substrates of the 1 cassette is completed, the loading end switch SW3 is automatically turned ON. You can leave it as is. For this purpose, for example, the rotor 11 is operated so that the substrates in the cassette C are sequentially loaded from the bottom substrate, and a position sensor is attached to detect when the support frame 26 has reached the lowest position. may be used as the closing/ending switch SW3. In addition, when processing multiple cassettes as 10 sets, a subtraction counter is attached and the number of cassettes in which substrates are loaded is sequentially subtracted from the number of cassettes set and inputted in advance. Then, the closing switch SW3 may be operated.

投入終了スイッチSW3がON状態になったと判断され
ると(ステップS4)、ステ・ノブS6に進んで、ロー
タ11をスルー状態にセントして待機する。
When it is determined that the closing switch SW3 is in the ON state (step S4), the process proceeds to the steering knob S6, where the rotor 11 is placed in the through state and stands by.

上述のスルー状態は、全基板の処理が完了するまで続け
られ(ステップS7)、全基板の処理が完了すると、ロ
ータ11は基板の取り出し可能な初期状態に復帰(原点
復帰)する(ステップ58)。
The above-mentioned through state continues until the processing of all the substrates is completed (step S7), and when the processing of all the substrates is completed, the rotor 11 returns to the initial state in which the substrates can be taken out (return to the origin) (step 58). .

次に、第6図を参照して、バッファ14に関する処理の
動作を説明する。
Next, the processing operation regarding the buffer 14 will be explained with reference to FIG.

基板の投入が開始されると、CP U45は、基板検出
器43からの出力信号に基づいて、基板が検出されたか
どうか、すなわち、その基板のコーティング処理および
加熱処理が終了したかどうかを監視している(ステップ
511)。基板が検出されると、10メモリ47から、
その基板の設定処理回数DSと処理完了信号の累計出力
回数DPとを読み出しくステップ312)、その累計出
力回数の値にJ2を加えて、その加算値を元のDP値と
置き換える(ステップ513)。そして、新しく置き換
えたDP値が、設定処理回数DSに一致しているかどう
かを判断する(ステップ514)。
When inputting the substrate is started, the CPU 45 monitors whether the substrate has been detected based on the output signal from the substrate detector 43, that is, whether the coating process and heating process of the substrate have been completed. (step 511). When the board is detected, from 10 memory 47,
Read the set processing number DS of the board and the cumulative output number DP of the processing completion signal (Step 312), add J2 to the value of the cumulative output number, and replace the added value with the original DP value (Step 513) . Then, it is determined whether the newly replaced DP value matches the set number of processing times DS (step 514).

なお、ステップSI2における設定処理回数DSと処理
完了信号の累計出力回数DPとの読み出しは、各基板に
対応したDS(!:DPを読み出さねばならないが、そ
のために、IDメモリ47における読み出しの対象とす
るメモリエリアを、1回読み出すたびに、一つずつ次の
メモリエリアを読み出すようにシフトすればよい。これ
は、ループ状に連結された基板処理装置において、基板
はファースト・イン・ファースト・アウトで搬送されて
いるからである。なお、ステ・ンフ゛S13におけるD
P値の置き換え、およびステップS14におけるDP値
のDSとの一致の判断も、メモリエリアを順次−つずつ
シフトして行う。
Note that in order to read out the set number of processing times DS and the cumulative number of output times DP of processing completion signals in step SI2, it is necessary to read out the DS (!: DP) corresponding to each board. Each time a memory area is read out, the next memory area is read out one by one.This is because in substrate processing equipment connected in a loop, the substrates This is because D in step S13 is being conveyed.
The replacement of the P value and the determination of whether the DP value matches the DS in step S14 are also performed by sequentially shifting the memory area by -.

DP値がDS値に一致してない場合、すなわち、DP値
がDS値よりも小さい場合は、まだその基板が必要な回
数だけ処理を受けていないことになるから、ステップS
15に進んで、ロータ11およびアンロータ15をスル
−状態にセントする。
If the DP value does not match the DS value, that is, if the DP value is smaller than the DS value, it means that the substrate has not been processed the required number of times, so step S
Proceeding to step 15, the rotor 11 and unrotor 15 are placed in the through state.

先番こ処理された基板がバッファ14に一時的に格納さ
れている場合には、先入れ先出しの原則に基づき収納お
よび排出する。一方、バッファ14に基板が収納されて
いない場合には、バッファ14に到達した基板をそのま
ま排出する(ステ、プ516)。
When the first processed substrates are temporarily stored in the buffer 14, they are stored and discharged on a first-in, first-out basis. On the other hand, if no substrate is stored in the buffer 14, the substrate that has reached the buffer 14 is directly discharged (step 516).

バッファ14から排出された基ヰ反は、スルー状態にあ
るバッファ14およびロータ11を素通りして、再び、
コータ12およびオーブン13による処理を受ける(ス
テップ517)、。
The base paper discharged from the buffer 14 passes through the buffer 14 and the rotor 11 which are in the through state, and is again discharged.
It is processed by coater 12 and oven 13 (step 517).

そして、前記ステップSllからステップSI3の手順
が繰り返されることにより、各基板が処理されるごとに
、処理完了信号の累計出力回数DPがrl」ずつ加算さ
れていく。ステップSI4において、処理完了信号の累
計出力回数DPが、設定処理回数DSに一致していると
判断されると、ステップS18に進み、アンロータ15
をストア状態にセントする。続いて、バッファ14から
先入れ先出しの原則に基づいて基板をアンロータ15に
排出する。
Then, by repeating the procedure from step Sll to step SI3, the cumulative number of times DP of outputting the processing completion signal is increased by "rl" each time each board is processed. In step SI4, if it is determined that the cumulative number of outputs DP of the processing completion signal matches the set number of processing times DS, the process proceeds to step S18, and the unrotor 15
to the store state. Subsequently, the substrates are discharged from the buffer 14 to the unrotor 15 on a first-in, first-out basis.

そして、IDメモリ47の全基板のDP値がDS値に等
しくなったかどうかによって、全基板の処理が完了した
かどうかを判断しくステップ520)、全処理が完了し
ていない場合には、前記ステップSllに戻り、全処理
が完了している場合には動作を終了する。
Then, depending on whether the DP values of all the boards in the ID memory 47 have become equal to the DS values, it is determined whether the processing of all the boards has been completed (step 520). If all the processing has not been completed, the step 520) The process returns to Sll, and if all processes have been completed, the operation ends.

なお、上述の実施例では、切り換え搬送機構を、基板受
は渡し装置21に付設された収納側基板搬送機構22お
よび取り出し側基板搬送機構23によって構成したが、
これは例えば、第7図に示すように、アンロータ15お
よびロータ11を迂回するバイパス搬送路50を設け、
スルー状態のときには、オーブン13から搬送されてき
た基板を、バイパス搬送路50を介してコータ12に搬
送し、ストア状態のときには、バイパス搬送路50を切
り離して、基板をアンロータ15に収納するようにして
もよい。
In the above-described embodiment, the switching conveyance mechanism was constituted by the storage side substrate conveyance mechanism 22 and the takeout side substrate conveyance mechanism 23 attached to the transfer device 21.
For example, as shown in FIG. 7, a bypass conveyance path 50 that bypasses the unrotor 15 and the rotor 11 is provided,
In the through state, the substrate conveyed from the oven 13 is conveyed to the coater 12 via the bypass conveyance path 50, and in the store condition, the bypass conveyance path 50 is separated and the substrate is stored in the unrotor 15. It's okay.

また、実施例では、処理部をコータ12とオーブン13
によって構成したが、これは、基板の洗浄処理装置など
、その他の処理装置で構成してもよいことは勿論である
In addition, in the embodiment, the processing section includes the coater 12 and the oven 13.
However, it goes without saying that this may be constructed using other processing equipment such as a substrate cleaning processing equipment.

さらに、実施例の装置に含まれるバッファ14は、各機
構部の動作時間の調整や、不測の故障が発生した場合の
安全対策として設けられたものであるから、本発明にお
いて、必ずしも必要とされるものではない。
Furthermore, the buffer 14 included in the device of the embodiment is provided to adjust the operating time of each mechanical section and as a safety measure in the event of an unexpected failure, so it is not necessarily required in the present invention. It's not something you can do.

〈発明の効果〉 以上の説明から明らかなように、本発明に係る基板処理
装置によれば、口〜ダ、処理部、アンロータを基板搬送
機構を介してループ状に連結し、基板の処理完了信号の
累計出力回数が設定処理回数に満たない場合には、アン
ロータおよびロータを通過またはバイパスさせて基板を
再処理し、処理完了信号の累計出力回数が設定処理回数
に一致した場合には、基板をアンロータに収納するよう
に構成したから、基板上に同種の処理を複数回にわたっ
て施すのを自動的に行うことができる。また、設定処理
回数を適宜に変更することによって、基板の処理反復回
数を容易に変更することもできる。
<Effects of the Invention> As is clear from the above description, according to the substrate processing apparatus according to the present invention, the inlet, the processing section, and the unrotor are connected in a loop via the substrate transport mechanism, and the processing of the substrate is completed. If the cumulative number of outputs of the signal is less than the set processing number, the board is reprocessed by passing or bypassing the unrotor and rotor, and if the cumulative number of processing complete signal outputs matches the set number of processing, the board is processed again. Since it is configured to be stored in the unrotor, it is possible to automatically perform the same type of processing on the substrate multiple times. Further, by appropriately changing the set number of processing times, the number of repetitions of substrate processing can be easily changed.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図ないし第6図は本発明の一実施例の説明図であり
、第1図はその制御系の概略ブロック図、第2図は各部
の配置例を示したブロック図、第3図はロータ、アンロ
ータ、バッフ1に共通に使用される基板受は渡し装置と
これに付設される基板搬送機構の斜視図、第4図は制御
系に含まれるIDメモリの説明図、第5回はロータに関
する動作フローチャート、第6図はバッファに関する動
作フローチャートである。また、第7回は切り換え搬送
機構の別実施例の説明図である。 第8図は従来の基板処理装置の概略ブロック図である。 II・・・ロータ      I2・・・コータ13・
・・オーブン     I4・・・バッファ15・・・
アンロータ 16、 、16□・・・方向転換用コンベア21・・・
基板受は渡し装置 22・・・収納側基板搬送機構 23・・・取り出し側基板搬送機構 43・・・基板検出器 45・・・CPtJ 50・・バイパス搬送路 SWI・・・ループ回数設定スインチ 47・・・IDメモリ 出層人 大日本スクリーン製造株式会社代理人 弁理士
  杉  谷   勉 第 図 第 図 フ 第 図 第 図 第 図
1 to 6 are explanatory diagrams of one embodiment of the present invention, in which FIG. 1 is a schematic block diagram of its control system, FIG. 2 is a block diagram showing an example of the arrangement of each part, and FIG. The board receiver commonly used for the rotor, unrotor, and buffer 1 is a perspective view of the transfer device and the board transport mechanism attached to it, Figure 4 is an explanatory diagram of the ID memory included in the control system, and Part 5 is the rotor. FIG. 6 is an operation flowchart regarding the buffer. Moreover, the seventh example is an explanatory diagram of another embodiment of the switching conveyance mechanism. FIG. 8 is a schematic block diagram of a conventional substrate processing apparatus. II...Rotor I2...Coater 13.
...Oven I4...Buffer 15...
Unrotor 16, , 16□...Direction change conveyor 21...
The substrate receiving device is a transfer device 22...Storage side substrate transfer mechanism 23...Takeout side substrate transfer mechanism 43...Substrate detector 45...CPtJ 50...Bypass transfer path SWI...Loop number setting switch 47 ... ID memory manager Dainippon Screen Manufacturing Co., Ltd. agent Patent attorney Tsutomu Sugitani

Claims (1)

【特許請求の範囲】[Claims] (1)基板を順に供給するロータと、前記ロータから供
給された基板に所要の処理を施す処理部と、前記処理の
施された基板を順に収納するアンロータとが、基板搬送
機構を介してループ状に連結された基板処理装置であっ
て、  前記処理部から搬送されてきた基板を前記アンロータ
およびロータを通過またはバイパスして前記処理部に送
り出す状態(スルー状態)と、前記処理部から搬送され
てきた基板を前記アンロータに収納する状態(ストア状
態)とを切り換え可能に構成された切り換え搬送機構と
、 各基板に必要な処理反復回数(設定処理回数)を設定す
る処理回数設定手段と、 前記処理部によって処理が1回行われるたびに、処理完
了を検知して、処理完了信号を出力する処理完了信号検
出手段と、 各基板の前記設定処理回数と各基板の処理完了信号の累
計出力回数とを比較し、処理完了信号の累計出力回数が
前記設定処理回数よりも小さい場合には、前記切り換え
搬送機構をスルー状態にし、前記両回数が一致した場合
には、前記切り換え搬送機構をストア状態にして、処理
済みの基板を前記アンロータに収納するように前記切り
換え搬送機構を制御する制御手段と、 を備えたことを特徴とする基板処理装置。
(1) A rotor that sequentially supplies substrates, a processing section that performs required processing on the substrates supplied from the rotor, and an unrotor that sequentially stores the processed substrates are connected in a loop via a substrate transport mechanism. The substrate processing apparatus is connected in a manner such that a substrate transported from the processing section is sent to the processing section by passing through or bypassing the unrotor and the rotor (through state), and a state where the substrate is sent out to the processing section after passing through or bypassing the unrotor and the rotor, and a state where the substrate is sent out to the processing section after passing through or bypassing the unrotor and the rotor; a switching conveyance mechanism configured to be able to switch between a state (store state) in which a received substrate is stored in the unrotor; a processing number setting means for setting the number of processing repetitions (set processing number) necessary for each substrate; processing completion signal detection means for detecting completion of processing and outputting a processing completion signal each time processing is performed by the processing unit; and the set number of processing times for each board and the cumulative number of outputs of the processing completion signal for each board. If the cumulative number of outputs of the processing completion signal is smaller than the set processing number, the switching transport mechanism is set to the through state, and if the two numbers match, the switching transport mechanism is set to the store state. A substrate processing apparatus comprising: control means for controlling the switching transfer mechanism so as to store the processed substrate in the unrotor.
JP63274164A 1988-10-28 1988-10-28 Substrate treating device Granted JPH02121346A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63274164A JPH02121346A (en) 1988-10-28 1988-10-28 Substrate treating device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63274164A JPH02121346A (en) 1988-10-28 1988-10-28 Substrate treating device

Publications (2)

Publication Number Publication Date
JPH02121346A true JPH02121346A (en) 1990-05-09
JPH0587175B2 JPH0587175B2 (en) 1993-12-15

Family

ID=17537927

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63274164A Granted JPH02121346A (en) 1988-10-28 1988-10-28 Substrate treating device

Country Status (1)

Country Link
JP (1) JPH02121346A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001524260A (en) * 1996-09-20 2001-11-27 ブルックス オートメーション インコーポレイテッド Coaxial drive loader arm
WO2010103958A1 (en) * 2009-03-09 2010-09-16 シャープ株式会社 Substrate transporting method

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6123740B2 (en) * 2014-06-17 2017-05-10 トヨタ自動車株式会社 Semiconductor device manufacturing line and semiconductor device manufacturing method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001524260A (en) * 1996-09-20 2001-11-27 ブルックス オートメーション インコーポレイテッド Coaxial drive loader arm
WO2010103958A1 (en) * 2009-03-09 2010-09-16 シャープ株式会社 Substrate transporting method
US8313974B2 (en) 2009-03-09 2012-11-20 Sharp Kabushiki Kaisha Substrate transport method
JP5236067B2 (en) * 2009-03-09 2013-07-17 シャープ株式会社 Substrate transfer method

Also Published As

Publication number Publication date
JPH0587175B2 (en) 1993-12-15

Similar Documents

Publication Publication Date Title
US5310442A (en) Apparatus for applying and removing protective adhesive tape to/from semiconductor wafer surfaces
JP3455458B2 (en) Coating and developing apparatus and substrate recycling system in coating and developing processing
KR100465249B1 (en) Installation for processing wafers
CN101405853B (en) Electronic part mounting device and electronic part mounting method
US4982694A (en) Automatic coating system
JPH02121346A (en) Substrate treating device
JPS5978538A (en) Die bonder
JPH1050794A (en) Apparatus and method for processing substrate
JP2002260995A (en) Substrate processing apparatus and substrate recovery method in substrate processing apparatus
JP2006019622A (en) Substrate processing equipment
JPH11340297A (en) Method and device for transporting substrate
US6141600A (en) Retrying control method and apparatus for processing apparatus
WO1998012739A1 (en) Semiconductor wafer polishing device
JP4172553B2 (en) Substrate processing apparatus and substrate processing method
KR100245650B1 (en) A measuring system in the line for manufacturing semiconductor devicdevices
JP4509926B2 (en) Substrate processing equipment
JP2908926B2 (en) Substrate transfer controller for substrate processing equipment
JPH06216216A (en) Automatic transferring apparatus and automatic transferring method for article by use of same
JP2001326497A5 (en)
JPH065689A (en) Semiconductor substrate processing system
JP3904627B2 (en) Substrate transfer control method
JP2926593B2 (en) Substrate processing apparatus, resist processing apparatus, substrate processing method, and resist processing method
JP2813751B2 (en) Rotary substrate processing equipment
JP2649822B2 (en) Processing equipment
KR100533700B1 (en) Device and method for treating, storing and loading supports for disk-shaped articles