JPH0213948B2 - - Google Patents
Info
- Publication number
- JPH0213948B2 JPH0213948B2 JP58227918A JP22791883A JPH0213948B2 JP H0213948 B2 JPH0213948 B2 JP H0213948B2 JP 58227918 A JP58227918 A JP 58227918A JP 22791883 A JP22791883 A JP 22791883A JP H0213948 B2 JPH0213948 B2 JP H0213948B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- thick film
- layer
- forming
- gold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing of the conductive pattern
- H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
Landscapes
- Electrodes Of Semiconductors (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は導体層の形成方法に係り、特に、密着
型イメージセンサの駆動回路部等の厚膜導体層の
付着強度が、センサ部のアモルフアスシリコン層
の着膜に際して低下するのを防止するための方法
に関する。Detailed Description of the Invention [Industrial Application Field] The present invention relates to a method for forming a conductor layer, and in particular, the adhesion strength of a thick film conductor layer such as a drive circuit portion of a contact type image sensor is The present invention relates to a method for preventing deterioration during deposition of an asilicon layer.
近年、急速に実用化が進められているアモルフ
アス半導体は、大面積化が容易であり、組成の自
由度が大きく、電気的特性や光学的特性が広範囲
にわたつて制御できること等の長所を最大限に利
用して、種々の分野への応用が試みられている。
Amorphous semiconductors, which have been rapidly put into practical use in recent years, have maximized their advantages, such as being easy to grow into large areas, having a large degree of freedom in composition, and being able to control electrical and optical properties over a wide range. Attempts are being made to utilize this technology and apply it to various fields.
その1つとして、密着型イメージセンサの駆動
回路部を厚膜回路で構成すると共に、センサ部を
アモルフアス水素化シリコン等のアモルフアス半
導体で構成したものが考えられている。 One such approach is to construct a contact type image sensor in which the drive circuit section is made up of a thick film circuit, and the sensor section is made up of an amorphous semiconductor such as amorphous hydrogenated silicon.
厚膜回路は製造工数が少なく安価で、周囲条件
に強く、大電力に耐え得えるという長所を有して
おり、アモルフアス半導体との共存が望まれれて
いる反面、薄膜等に比べ、膜質がち密でないこと
から、以下の如き不都合が発生することがある。 Thick film circuits have the advantages of being inexpensive with fewer manufacturing steps, resistant to ambient conditions, and able to withstand large amounts of power, and are desired to coexist with amorphous semiconductors. As a result, the following inconveniences may occur.
厚膜形成工程は、高温域における焼成工程を含
むため、厚膜回路パターンの形成後にアモルフア
ス半導体層の形成がなされるのが通常である。 Since the thick film forming process includes a firing process in a high temperature range, the amorphous semiconductor layer is usually formed after the thick film circuit pattern is formed.
例えば、駆動回路部を金の厚膜パターン(金パ
ターン)によつて形成した後に、センサ部として
のアモルフアス水素化シリコン層をプラズマ
CVD法等によつて堆積する際、シラン、水素等
のガスプラズマが金パターンの膜質に損傷を与え
たり、あるいは、金パターンとセラミツク基板と
の間に前記ガスプラズマが介入したりすることに
より、金パターンの該セラミツク基板への密着強
度が低下する。従つて、この厚膜回路(金パター
ン)上に半導体チツプを塔載させるためのワイヤ
ボンデイング工程において、特に、膜の剥離がひ
んぱんに発生し、歩留り低下の原因となつてい
た。 For example, after forming a drive circuit part using a thick gold film pattern (gold pattern), an amorphous hydrogenated silicon layer as a sensor part is formed using plasma plasma.
When depositing by CVD method etc., gas plasma such as silane or hydrogen may damage the film quality of the gold pattern, or the gas plasma may intervene between the gold pattern and the ceramic substrate. The adhesion strength of the gold pattern to the ceramic substrate decreases. Therefore, in the wire bonding process for mounting a semiconductor chip on this thick film circuit (gold pattern), peeling of the film frequently occurs, which causes a decrease in yield.
本発明は、前記実情に鑑みてなされたもので、
周囲の環境条件によつて剥離することのない良好
な厚膜パターンを形成し、配線基板の歩留り向上
を目的とするものである。
The present invention was made in view of the above circumstances, and
The purpose is to form a good thick film pattern that will not peel off due to surrounding environmental conditions, and to improve the yield of wiring boards.
上記目的を達成するために、本発明は、通常の
厚膜パターンと貴金属からなるメタロオーガニツ
クとを重ね合わせて二重構造の導体パターンを形
成することを特徴とするものである。
In order to achieve the above object, the present invention is characterized in that a normal thick film pattern and a metal organic made of a noble metal are superimposed to form a double-structured conductor pattern.
すなわち、この発明では、厚膜パターン上に貴
金属からなるメタロオーガニツクパターンを重ね
た構成あるいはメタロオーガニツク上に厚膜パタ
ーンを重ねた構成等をとることにより、周囲の環
境変化にも強い導体パターンを提供しようとする
ものである。 That is, in this invention, a conductor pattern that is resistant to changes in the surrounding environment can be created by adopting a structure in which a metallo-organic pattern made of noble metal is superimposed on a thick film pattern, or a structure in which a thick film pattern is superimposed on a metallo-organic pattern. This is what we are trying to provide.
以下、本発明を、本発明の実施例に基づいて詳
細に説明する。
Hereinafter, the present invention will be described in detail based on examples of the present invention.
まず、96%のアルミナ基板1上に、250メツシ
ユの所定のスクリーンを用いて、金ペーストを印
刷し、乾燥した後、870〜930℃の焼成炉で所定時
間、焼成を行ない第1図に示す如く、膜厚4〜
6μmの金の厚膜パターン2を形成する。なお、
このアルミナ基板1上のセンサ形成部には表面を
円滑にするためグレーズ加工部分4があらかじめ
形成されている。 First, gold paste is printed on a 96% alumina substrate 1 using a specified screen of 250 meshes, dried, and then fired in a firing furnace at 870 to 930°C for a specified period of time as shown in Figure 1. Like, film thickness 4~
A thick gold film pattern 2 of 6 μm is formed. In addition,
A glazed portion 4 is previously formed on the sensor forming portion on the alumina substrate 1 in order to make the surface smooth.
次いで、上記スクリーンと同一パターンを有す
るスクリーンを用い、商品名A3725で市販されて
いるエンゲルハード社製のメタロオーガニツク金
を印刷し、乾燥した後、930℃の焼成炉で所定時
間焼成を行ない、第2図に示す如く、膜厚数1000
Åのメタロオーガニツク金パターン3を形成す
る。 Next, using a screen having the same pattern as the above-mentioned screen, metal organic gold manufactured by Engelhard, which is commercially available under the trade name A3725, was printed, dried, and then fired in a firing furnace at 930 ° C for a predetermined time. As shown in Figure 2, the film thickness is 1000.
A metallo-organic gold pattern 3 of .ANG. is formed.
このようにして金の厚膜パターン2上にメタロ
オーガニツク金パターン3の重ねられた2層構造
の導体層を形成し、さらに所定の処理を施すこと
により、厚膜回路よりなる駆動回路部Aを形成す
る。 In this way, a two-layer conductor layer in which the metallo-organic gold pattern 3 is superimposed on the gold thick film pattern 2 is formed, and further predetermined processing is performed to form a drive circuit section A made of a thick film circuit. form.
この後、センサ部の形成がなされるわけであ
る。まず、該アルミナ基板上のグレーズ加工され
た部分4に蒸着法によつて厚膜4000Åのクロム薄
膜を着膜した後、フオトリソグラフイにより、下
部電極として所定形状のクロム電極5のパターニ
ングを行なう。 After this, the sensor section is formed. First, a chromium thin film with a thickness of 4000 Å is deposited on the glazed portion 4 on the alumina substrate by vapor deposition, and then a chromium electrode 5 having a predetermined shape as a lower electrode is patterned by photolithography.
そして更に第3図を示す如く、プラズマCVD
法により、光導電体層としてのアモルフアス水素
化シリコン層6を堆積する。この工程では、マス
クとして基板上に、所定形状の板状体7を載置す
ることにより、不要部にはアモルフアス水素化シ
リコン層5は堆積されない。なお、このアモルフ
アス水素化シリコン層の膜厚は1μmである。 Furthermore, as shown in Figure 3, plasma CVD
An amorphous hydrogenated silicon layer 6 is deposited as a photoconductor layer by a method. In this step, the amorphous hydrogenated silicon layer 5 is not deposited on unnecessary portions by placing a plate-shaped body 7 of a predetermined shape on the substrate as a mask. Note that the thickness of this amorphous hydrogenated silicon layer is 1 μm.
次いで、前記板状体7を除去した後、第4図に
示す如く、所定形状のメタルマスク(図示せず)
を介して、上部電極としての酸化インジウム錫電
極8を約0.1μmの膜厚で着膜する。 Next, after removing the plate-like body 7, a metal mask (not shown) having a predetermined shape is formed as shown in FIG.
An indium tin oxide electrode 8 serving as an upper electrode is deposited to a thickness of about 0.1 μm via the indium tin oxide electrode 8 .
最後に、厚膜回路によつて形成された前記駆動
回路部と、センサ部との接続を、ワイヤボンデイ
ング等によつて完了させることにより、密着型イ
メージセンサが完成される。 Finally, the contact image sensor is completed by completing the connection between the drive circuit section formed by the thick film circuit and the sensor section by wire bonding or the like.
このように、金の厚膜パターン2をメタロオー
ガニツク金パターン3によつて保護した構造をと
ることにより、膜厚を大幅に厚くすることなく、
この厚膜回路は、アモルフアス水素化シリコン層
形成のためのプラズマCVD工程におけるシラン、
水素等のガスプラズマ雰囲気中でも、損傷を受け
ることなく、良好な厚膜の状態を維持することが
できる。従つて、ワイヤボンデイング工程におい
て、膜の剥離を生じたりすることもなく、密着型
イメージセンサとしての製造歩留りも大幅に向上
する。 In this way, by adopting a structure in which the thick gold film pattern 2 is protected by the metallo-organic gold pattern 3, the film thickness can be prevented from increasing significantly.
This thick film circuit uses silane,
Even in a gas plasma atmosphere such as hydrogen, a good thick film can be maintained without being damaged. Therefore, no peeling of the film occurs during the wire bonding process, and the manufacturing yield as a contact type image sensor is greatly improved.
なお、実施例においては、金の厚膜パターン上
にメタロオーガニツク金パターンを形成したが、
逆に、メタロオーガニツク金パターン上に金の厚
膜パターンを形成した構造も有効である。すなわ
ち、メタロオーガニツク層は、厚膜パターン上に
形成される場合のみならず、厚膜パターンの下側
に形成された場合にも基板との密着性が高めら
れ、剥離の生じにくい良好な導体パターンを得る
ことができる。 In addition, in the examples, a metallo-organic gold pattern was formed on a thick gold film pattern.
Conversely, a structure in which a thick gold film pattern is formed on a metallo-organic gold pattern is also effective. In other words, the metallo-organic layer improves its adhesion to the substrate not only when it is formed on a thick film pattern, but also when it is formed under the thick film pattern, making it a good conductor that does not easily peel off. You can get the pattern.
また、厚膜パターンは、必ずしも金に限定され
ることなく、銀、パラジウム等他の金属を用いた
場合にも同様の効果を得ることができる。この場
合、パターンの形成にエツチング工程が入る場合
には、エツチングの作業性の面からは、同系金属
のメタロオーガニツクを使用することが望ましい
が、必ずしも同系である必要はない。すなわち、
銀の厚膜パターンをメタロオーガニツクパラジウ
ムで保護した構造等も有効である。 Further, the thick film pattern is not necessarily limited to gold, and similar effects can be obtained when other metals such as silver and palladium are used. In this case, if an etching step is involved in forming the pattern, it is desirable to use a metal organic of the same type of metal from the viewpoint of etching workability, but it is not necessarily necessary to use the same type of metal. That is,
A structure in which a thick silver film pattern is protected with metal organic palladium is also effective.
更にまた、メタロオーガニツク層はスクリーン
印刷法による形成のみならず、ブラツシング法
(はけ塗り法)、スプレー法等によつて形成しても
良い。 Furthermore, the metallo-organic layer may be formed not only by screen printing, but also by brushing, spraying, or the like.
加えて、この方法は密着型イメージセンサの形
成に限定されることなく、広く半導体素子の製造
に有効であり、後続工程において厚膜配線基板が
ガスプラズマ雰囲気中にさらされる場合において
は、特に有効である。 In addition, this method is not limited to the formation of contact image sensors, but is effective for a wide range of semiconductor device manufacturing, and is particularly effective when thick film wiring boards are exposed to a gas plasma atmosphere in subsequent processes. It is.
以上、説明してきたように、本発明によれば、
通常の厚膜パターンとメタロオーガニツクパター
ンとの2層構造によつて導体パターンを形成して
いるため、後続する製造工程中等における周囲の
環境条件においても損傷を受けることのない密着
性の良好な導体層を得ることができると共に、ひ
いては装置全体としての歩留りを向上させ得る。
As explained above, according to the present invention,
Since the conductor pattern is formed with a two-layer structure of a normal thick film pattern and a metallo-organic pattern, it has good adhesion that will not be damaged even in the surrounding environmental conditions during the subsequent manufacturing process. Not only can a conductor layer be obtained, but also the yield of the entire device can be improved.
第1図乃至第4図は、本発明実施例の導体層の
形成方法に基づいた密着型イメージセンサの製造
工程を示す概略図である。
1……アルミナ基板、2……金の厚膜パター
ン、3……メタロオーガニツク金パターン、4…
…グレーズ加工された部分、5……クロム電極、
6……アモルフアス水素化シリコン層、7……板
状体、8……酸化インジウム錫電極、A……駆動
回路部。
1 to 4 are schematic diagrams showing the manufacturing process of a contact type image sensor based on the method of forming a conductor layer according to an embodiment of the present invention. 1... Alumina substrate, 2... Gold thick film pattern, 3... Metalloorganic gold pattern, 4...
...glazed part, 5...chromium electrode,
6... Amorphous hydrogenated silicon layer, 7... Plate body, 8... Indium tin oxide electrode, A... Drive circuit section.
Claims (1)
るメタロオーガニツク層形成工程とを具備し、 該厚膜導体層と該メタロオーガニツク層とが積
層された2層構造の導体層を形成するようにした
ことを特徴とする導体層の形成方法。 2 前記メタロオーガニツク層は、該厚膜導体層
の形成後に形成されるようにしたことを特徴とす
る特許請求の範囲第1項記載の導体層の形成方
法。 3 前記メタロオーガニツク層は、該厚膜導体層
の形成に先立つて形成されるようにしたことを特
徴とする特許請求の範囲第1項記載の導体層の形
成方法。[Claims] 1. A method for forming a conductor layer on a substrate, comprising: a thick film conductor layer forming step for forming a thick film conductor layer; and a metallo-organic layer forming step for forming a metallo-organic layer made of a noble metal. A method for forming a conductor layer, comprising: forming a conductor layer having a two-layer structure in which the thick film conductor layer and the metallo-organic layer are laminated. 2. The method of forming a conductor layer according to claim 1, wherein the metalloorganic layer is formed after the thick film conductor layer is formed. 3. The method of forming a conductor layer according to claim 1, wherein the metalloorganic layer is formed prior to the formation of the thick film conductor layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58227918A JPS60120518A (en) | 1983-12-02 | 1983-12-02 | Formation of conductor layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58227918A JPS60120518A (en) | 1983-12-02 | 1983-12-02 | Formation of conductor layer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60120518A JPS60120518A (en) | 1985-06-28 |
| JPH0213948B2 true JPH0213948B2 (en) | 1990-04-05 |
Family
ID=16868335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58227918A Granted JPS60120518A (en) | 1983-12-02 | 1983-12-02 | Formation of conductor layer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60120518A (en) |
-
1983
- 1983-12-02 JP JP58227918A patent/JPS60120518A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60120518A (en) | 1985-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100204082B1 (en) | Thin film multi-layer oxygen diffusion barrier consisting of aluminum on refractory metal | |
| TW230261B (en) | Semiconductor and process of manufacturing thereof | |
| JPH03214717A (en) | Electrode for electric ceramic oxide apparatus | |
| EP0256568B1 (en) | Process for obtaining thin-film circuits and passive circuit made by said process | |
| US5032694A (en) | Conductive film circuit and method of manufacturing the same | |
| JPH0454980B2 (en) | ||
| GB2081517A (en) | Method for making electrically conductive penetrations into thin films | |
| KR100393945B1 (en) | Method for manufactuing a metal thin film resistor device and method for manufacturing a metal thin film temperature sensor using the same | |
| JPH0213948B2 (en) | ||
| JPH0640585B2 (en) | Thin film transistor | |
| JP2012503303A (en) | Electronic component and manufacturing method | |
| JPH1056247A (en) | Glass wiring board and its manufacturing method | |
| JPH028465B2 (en) | ||
| JPS6189655A (en) | Semiconductor device and manufacture thereof | |
| JPH08293581A (en) | Ferroelectric thin film capacitor | |
| JP2000031403A (en) | Ferroelectric storage device and semiconductor storage device | |
| JP2792041B2 (en) | Image sensor | |
| JPS5810855B2 (en) | Tasou High Senkou Zou no Seihou | |
| JPH03148635A (en) | Tft panel and its manufacture | |
| JP2533088B2 (en) | Method of manufacturing thermal head | |
| KR100270363B1 (en) | Method of manufacturing thin film transistor | |
| JPH0624237B2 (en) | Method for manufacturing amorphous silicon image sensor | |
| JPH0574952B2 (en) | ||
| JPH01297620A (en) | Formation of transparent electrode | |
| JPS6254957A (en) | image sensor |