Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0312461B2 - - Google Patents
[go: Go Back, main page]

JPH0312461B2 - - Google Patents

Info

Publication number
JPH0312461B2
JPH0312461B2 JP57023063A JP2306382A JPH0312461B2 JP H0312461 B2 JPH0312461 B2 JP H0312461B2 JP 57023063 A JP57023063 A JP 57023063A JP 2306382 A JP2306382 A JP 2306382A JP H0312461 B2 JPH0312461 B2 JP H0312461B2
Authority
JP
Japan
Prior art keywords
diffusion layer
layer
diffusion
substrate
bonding pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57023063A
Other languages
English (en)
Other versions
JPS58140134A (ja
Inventor
Chiharu Ueda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP57023063A priority Critical patent/JPS58140134A/ja
Publication of JPS58140134A publication Critical patent/JPS58140134A/ja
Publication of JPH0312461B2 publication Critical patent/JPH0312461B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/922—Bond pads being integral with underlying chip-level interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/981—Auxiliary members, e.g. spacers
    • H10W72/983—Reinforcing structures, e.g. collars

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 本発明は、MISFET構造の半導体装置の端子
における静電破壊保護のための構造に関する。
一般に、MISFET構造のICにおいては、IC外
部からの端子への静電気に対し、絶縁層や接合が
破壊されやすい。
従来、静電破壊に対する保護のために、端子よ
り内部には様々な保護回路を設けているが、端子
部分では第１図に示す如く単に基板１と絶縁層２
とボンデイングパツド３とからなつており何ら保
護のための対策が講じられていないため、ボンデ
イングパツドの下の絶縁層が破壊されるという欠
点を有していた。
本発明は上記欠点を除去するためになされたも
ので、静電気による端子の破壊に対しこれを強く
する構造を提供することを目的とする。以下、本
発明の実施例を図面を用いて詳細に説明する。
また、第２図は本発明の一実施例を示すもので
ある。第２図においては、基板１の表面に前記基
板１とは逆の導電型で不純物濃度が比較的にうす
い拡散層５と、前記拡散層５の表面に前記拡散層
５と同じく前記基板１とは逆の導電型で不純物濃
度が前記拡散層５に比べ比較的に濃い拡散層６を
形成し、前記拡散層６との上に絶縁層２をはさん
でボンデイングパツド３を形成するとともに、前
記拡散層６と電気的に接続する。ここで前記拡散
層５と前記拡散層６とは同じ導電型の拡散層であ
るので電気的に等しく考えられる。従つて前記ボ
ンデイングパツド３に静電気が加えられた場合、
前記ボンデイングパツド３と前記拡散層６とは同
電位になり前記絶縁層２は破壊されず、前記静電
気による電圧は前記基板１と前記拡散層５との間
に加わる。
この際、拡散層５と基板１との接合部分におい
て、拡散層５側で拡散層５の濃度が比較的うすい
ので空乏層が大きく広がつており、また基板１側
でも空乏層が当然広がつているから、拡散層５で
大きく広がつて形成された空乏層と基板１側に形
成された空乏層とによつて、静電気による電圧を
吸収することができて、拡散層５と基板１との接
合部分の熱破壊を防止することができる。
以上のごとく本発明によれば、ボンデイングパ
ツドの下に前記ボンデイングパツドと電気的に接
続された基板と逆の導電型の濃度の異なる第１と
第２の拡散層５と６を形成することにより、絶縁
膜２の破壊を防止すると共に、拡散層５に形成さ
れる大きく広がる空乏層と基板１に形成される空
乏層によつて、静電気による電圧を吸収して拡散
層５と基板１との間の接合をも保護するので、静
電気による端子の破壊に対し破壊強度を著しく向
上させる効果がある。
【図面の簡単な説明】
第１図は半導体装置の端子付近の従来の断面
図、第２図は半導体装置の端子付近の本発明の第
２の実施例の断面図である。 １……基板、２……絶縁層、３……ボンデイン
グパツド、５，６……拡散層。

Claims (1)

    【特許請求の範囲】
  1. １ 半導体基板と、前記半導体基板の表面部分に
    形成される前記半導体基板と逆導電型であつて不
    純物濃度が比較的うすい第１の拡散層と、前記第
    １の拡散層の表面部分に形成される前記第１の拡
    散層と同じ導電型であつて前記第１の拡散層の不
    純物濃度よりも濃い第２の拡散層と、前記第１と
    第２の拡散層の上に形成される絶縁層と、前記絶
    縁層を介して前記第１と第２の拡散層の上に形成
    され前記絶縁膜を貫いて前記第２の拡散層と電気
    的に接続されるボンデイングパツドとからなり半
    導体装置。
JP57023063A 1982-02-16 1982-02-16 半導体装置 Granted JPS58140134A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57023063A JPS58140134A (ja) 1982-02-16 1982-02-16 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57023063A JPS58140134A (ja) 1982-02-16 1982-02-16 半導体装置

Publications (2)

Publication Number Publication Date
JPS58140134A JPS58140134A (ja) 1983-08-19
JPH0312461B2 true JPH0312461B2 (ja) 1991-02-20

Family

ID=12099956

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57023063A Granted JPS58140134A (ja) 1982-02-16 1982-02-16 半導体装置

Country Status (1)

Country Link
JP (1) JPS58140134A (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4838101A (ja) * 1971-09-10 1973-06-05
JPS5842271A (ja) * 1981-09-07 1983-03-11 Nec Corp 半導体集積回路装置

Also Published As

Publication number Publication date
JPS58140134A (ja) 1983-08-19

Similar Documents

Publication Publication Date Title
EP0161983B1 (en) Input protection arrangement for vlsi integrated circuit devices
JPS59224164A (ja) 半導体集積回路装置
JPH0312461B2 (ja)
JPS648469B2 (ja)
JPS6359257B2 (ja)
JPS59231847A (ja) 半導体集積回路装置
JPH0821630B2 (ja) 半導体装置
JPH07147384A (ja) 半導体装置
JPS6290964A (ja) 集積回路保護構造
KR940012583A (ko) 반도체 집적회로 장치 및 그 제조방법
JPS61263276A (ja) 半導体装置
JP2940523B2 (ja) 半導体装置及びその実装方法
JP2949769B2 (ja) 半導体入力保護装置
JP2793400B2 (ja) 半導体装置
JPS58202573A (ja) 半導体集積回路装置
JP2821128B2 (ja) 半導体入力保護装置
JPS599955A (ja) 相補型絶縁ゲ−ト電界効果半導体集積回路装置
JP2900452B2 (ja) 半導体集積回路
JPH01185974A (ja) Ｍｉｓ−ｆｅｔ
JPH0468575A (ja) 半導体集積回路の静電破壊保護素子
JPH0553307B2 (ja)
JPS59154056A (ja) 半導体装置
JP2680869B2 (ja) 半導体装置
JPH036864A (ja) 半導体装置の保護装置
JPH0572109B2 (ja)