JPH0553307B2 - - Google Patents

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は集積回路の外部導出ピンに接続されか
つサージ吸収用MOSトランジスタを有した入力
または出力保護回路を具備した半導体集積回路に
関する。

（従来の技術） 上記入力保護回路の回路図を示したのが第２図
である。これは入力パツド１、抵抗Ｒ１，Ｒ２、
フイールドトランジスタTr１、MOSトランジス
タTr２から構成される。入力パツド１に侵入し
たサージは抵抗Ｒ１，Ｒ２により鈍化し、フイー
ルドトランジスタTr１、MOSトランジスタTr２
によつて吸収される。

第３図ａは上記トランジスタTr２のパターン
平面図、同図ｂは同図ａのＢ−Ｂ線に沿う断面図
であり、２はソース、３はドレイン、４はゲート
電極、５はドレイン電極（メタル）、６はフイー
ルド絶縁膜、７は層間絶縁膜である。この図のよ
うに従来は、ドレイン側のフイールドエツジ（フ
イールド絶縁膜６のエツジ部）とメタル５のエツ
ジが、図示矢印で示されるようにほとんど一致、
あるいはフイールドエツジによりメタル５の方が
内側（拡散層３側）になつていた。

（発明が解決しようとする問題点） 上記したように従来は、メタル５がフイールド
エツジとほとんど一致していたか、あるいはフイ
ールドエツジより内側に位置していた。この時メ
タル５がサージ等により高電位になると、フイー
ルドエツジ付近の空乏層が狭くなり、その部分に
特に電界が強くかかるため、フイールドエツジ部
が痛んでしまい、その部分でリークし、チツプそ
のものがこわれてしまう。このことはフイールド
絶縁膜６下にフイールドインプラ層P⁺がうつて
ある時には、特にフイールドエツジ付近の空乏層
が狭くなるため、フイールドエツジ付近の痛みが
顕著である。

本発明はフイールドエツジ部の空乏層を広く
し、その部分を保護すことを目的とする。

［発明の構成］ （問題点を解決するための手段と作用） 本発明は、集積回路の外部導出ピンに接続され
かつサージ吸収用MOSトランジスタを有した入
力または出力保護回路を具備し、該保護回路のサ
ージ吸収用MOSトランジスタのドレイン側のフ
イールド絶縁膜上において前記トランジスタのド
レイン電極を、前記ドレイン側のフイールド絶縁
膜のエツジ部よりも前記フイールド絶縁膜と該膜
及びその上の前記ドレイン電極間の層間絶縁膜と
を加えた厚さの半分以上、前記フイールド絶縁膜
を覆う側にとび出させたつまりドレイン電極とび
出し部を設けたことを特徴とする。そしてこのド
レイン電極とび出し部に、外部導出ピンから入力
パツドを介してサージが入力された場合に、前記
ドレイン電極とび出し部にサージによる高電圧が
かかつたのを利用して、前記ドレイン電極とび出
し部の下方にあるフイールドエツジ部の空乏層を
広くして電界を弱め、その部分を保護するもので
ある。

（実施例） 以下図面を参照して本発明の一実施例を説明す
る。第１図ａは同実施例の要部のパターン平面
図、同図ｂは同断面図であるが、これは第３図
ａ，ｂに対応させた場合の例であるから、対応個
所には同一符号を付して説明を省略し、特徴とす
る個所の説明を行なう。本実施例の特徴は、入力
保護回路のサージ吸収用トランジスタのドレイン
３側のフイールド絶縁膜６上において前記トラン
ジスタのドレイン電極５を、前記ドレイン側のフ
イールド絶縁膜６のエツジ部よりもフイールド絶
縁膜６の厚さと層間絶縁膜７の厚さとを加えた厚
さｄの半分（ｄ／２）以上、フイールド絶縁膜６
を覆う側にとび出させたつまりドレイン電極とび
出し部５ａを設けたことである。

上記のような構成とすれば、ドレイン電極５
に、入力パツド１を介してサージが入力された場
合、ドレイン３の周囲には空乏層が広がつている
が、この空乏層のうち特にフイールド絶縁膜６の
エツジ部での空乏層は、ドレイン電極とび出し部
５ａにかかるサージ（高電位）により、ドレイン
３から遠ざかる方向に広げられ、従つてフイール
ドエツジ部付近の電界が弱まり、その部分が保護
されるものである。

実験によれば、ドレイン電極とび出し部５ａの
とび出し両がｄ／２以下の場合は効果がうすく、
ｄ／２以上の場合に使用に耐える効果が得られ
た。

なお本発明は実施例のみに限られることなく種
種の応用が可能である。例えば実施例では本発明
を入力保護回路に適用した場合を説明したが、集
積回路から出力を集積回路外部へ外部導出ピンを
介して出力する部分でも、第２図と同じような構
成をとつて出力保護回路とすることもあるので、
本発明はこの場合にも適用できる。

［発明の効果］ 以上説明した如く本発明によれば、フイールド
エツジ部付近の空乏層が、ドレイン電極にサージ
を受けた時に広がつてフイールドエツジ部の電界
が弱まるため、フイールドエツジ部を保護し得る
半導体集積回路が提供できるものである。

【図面の簡単な説明】

第１図ａは本発明の一実施例を説明するための
パターン平面図、同図ｂは同断面図、第２図は入
力保護回路図、第３図ａは従来回路のパターン平
面図、同図ｂは同断面図である。 ２……ソース、３……ドレイン、４……ゲート
電極、５……ドレイン電極、５ａ……ドレイン電
極とび出し部、６……フイールド絶縁膜、７……
層間絶縁膜。

Claims (1)

【特許請求の範囲】
1. １ 集積回路の外部導出ピンに接続されかつサー
   ジ吸収用MOSトランジスタを有した入力または
   出力保護回路を具備し、該保護回路のサージ吸収
   用MOSトランジスタのドレイン側のフイールド
   絶縁膜上において前記トランジスタのドレイン電
   極を、前記ドレイン側のフイールド絶縁膜のエツ
   ジ部よりも前記フイールド絶縁膜と該膜及びその
   上の前記ドレイン電極間の層間絶縁膜とを加えた
   厚さの半分以上、前記フイールド絶縁膜を覆う側
   にとび出させたことを特徴とする半導体集積回
   路。