JPH0463569B2 - - Google Patents
Info
- Publication number
- JPH0463569B2 JPH0463569B2 JP58143246A JP14324683A JPH0463569B2 JP H0463569 B2 JPH0463569 B2 JP H0463569B2 JP 58143246 A JP58143246 A JP 58143246A JP 14324683 A JP14324683 A JP 14324683A JP H0463569 B2 JPH0463569 B2 JP H0463569B2
- Authority
- JP
- Japan
- Prior art keywords
- tuner
- electrode
- transmission line
- electrodes
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J5/00—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner
- H03J5/02—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with variable tuning element having a number of predetermined settings and adjustable to a desired one of these settings
- H03J5/0245—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form
- H03J5/0272—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form the digital values being used to preset a counter or a frequency divider in a phase locked loop, e.g. frequency synthesizer
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明はテレビ、ラジオ、ステレオチユーナお
よびパーソナル無線の送信機や受信機、その他の
通信機全般に用いることができるチユーナ装置に
関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a tuner device that can be used in transmitters and receivers of televisions, radios, stereo tuners, personal radios, and other communication devices in general.
従来例の構成とその問題点
近年、テレビやラジオの放送電波や通信機の通
信電波が増加しており、希望する信号を受信する
チユーナ装置の性能においては高い同調精度、安
定性および信頼性の要求が高まつている。一方、
それら受信機、送信機や通信機の製造コストの低
減も大きな課題であり、特に合理化が困難な高周
波部の周波数選択回路について抜本的な技術開発
が必要とされている。Conventional configurations and their problems In recent years, the number of broadcast waves from televisions and radios and communication waves from communication devices has increased, and the performance of tuner devices that receive desired signals requires high tuning accuracy, stability, and reliability. Demand is increasing. on the other hand,
Reducing the manufacturing costs of these receivers, transmitters, and communication devices is also a major issue, and drastic technological development is required especially for frequency selection circuits in the high frequency section, which is difficult to rationalize.
以下図面を参照にしながら従来のチユーナ装置
について説明する。第1図は従来のチユーナ装置
の回路図であり1,2,3は同調コイル、4,
5,6はトリマキヤパシタ、7,8,9は電圧可
変キヤパシタンスダイオードであつてそれぞれに
よつて同調器10,11,12を構成していた。
信号入力端子13に入力される信号は増巾器14
で増巾されて混合器15に供給される。一方局部
発振信号は発振器16で発振されて同じく混合器
15に供給され、上記の増巾信号と混合されて出
力端子17に中間周波信号を出力し、そして電圧
可変キヤパシタンスダイオード7,8,9には交
流信号阻止用の抵抗18,19,20を介して直
流電源21の電圧をポテンシオメータ22で可変
分圧される電圧が供給されていた。 A conventional tuner device will be described below with reference to the drawings. Figure 1 is a circuit diagram of a conventional tuner device, where 1, 2, and 3 are tuning coils, 4,
5 and 6 are trimmer capacitors, and 7, 8, and 9 are voltage variable capacitance diodes, which constitute tuners 10, 11, and 12, respectively.
The signal input to the signal input terminal 13 is sent to the amplifier 14.
is amplified and supplied to the mixer 15. On the other hand, the local oscillation signal is oscillated by the oscillator 16 and also supplied to the mixer 15, where it is mixed with the amplified signal described above to output an intermediate frequency signal to the output terminal 17, and the voltage variable capacitance diodes 7, 8, 9 was supplied with a voltage obtained by variably dividing the voltage of a DC power supply 21 by a potentiometer 22 via resistors 18, 19, and 20 for blocking AC signals.
更に、第2図は第1図における従来例の同調器
10,11,12の従来部品構成図であり、23
は同調コイル、24はトリマキヤパシタ、25は
電圧可変キヤパシタンスダイオードでありそれぞ
れは回路導体26および27で接続されていた。 Furthermore, FIG. 2 is a conventional component configuration diagram of the conventional tuners 10, 11, 12 in FIG.
24 is a tuning coil, 24 is a trimmer capacitor, and 25 is a voltage variable capacitance diode, which are connected by circuit conductors 26 and 27, respectively.
しかしながら、上記のような構成においては
インダクタ部品およびキヤパシタ部品は他の
高周波部品と比較してサイズが大きく、特に高
さ寸法が機器の小型化と薄型化を阻害してい
る。 However, in the above configuration, the inductor parts and capacitor parts are larger in size than other high-frequency parts, and the height dimension in particular hinders miniaturization and thinning of the device.
インダクタ部品は機械的振動によつてそのイ
ンダクタンスがずれ易く、またフエライトコア
の温度依存性が大きいのでインダクタンスが不
安定であり同調周波数の変動が大きい。 The inductance of an inductor component tends to shift due to mechanical vibration, and since the ferrite core has a large temperature dependence, the inductance is unstable and the tuning frequency fluctuates greatly.
インダクタ部品とキヤパシタ部品はそれぞれ
別個部品として存在し、導体の引き回し回路で
接続されているためリードインダクタンスやス
トレーキヤパシタが多く発生して回路動作が不
安定である。 The inductor component and capacitor component exist as separate components and are connected by a conductor routing circuit, resulting in a large amount of lead inductance and stray capacitance, making the circuit operation unstable.
同調器は独立した最小単位機能の個別部品の
集合回路であるため部品点数の削減や製造の合
理化に限界がある。 Since a tuner is a collective circuit of individual parts with independent minimum unit functions, there are limits to reducing the number of parts and rationalizing manufacturing.
更に
電圧可変キヤパシタンスダイオードに対する
制御電圧が不安定であり、したがつて同調精度
が著しく劣化する。Furthermore, the control voltage for the voltage variable capacitance diode is unstable, thus significantly degrading the tuning accuracy.
制御系の構成技術として産業界の大勢傾向で
あるデイジタル化とLSI化に対応することがで
きず、発進装置およびそれを用いる機器の高度
な多機能制御を実現することができない。 It is not possible to respond to the industrial trend of digitization and LSI as control system configuration technology, and it is not possible to realize advanced multi-functional control of the starting device and the equipment that uses it.
更に同調精度の劣化や同調周波数の変動によ
つてトラツキングエラーが発生し、受信機の場
合は感度を著しく低下させる。また近接妨害信
号のフイルタリング性能を劣化させて相互変調
妨害排除特性、イメージ妨害排除特性およびス
プリアス妨害排除特性を著しく悪化させる。 Furthermore, tracking errors occur due to deterioration in tuning accuracy and fluctuations in tuning frequency, which significantly reduces the sensitivity of the receiver. Furthermore, the filtering performance of the proximity interference signal is deteriorated, and the intermodulation interference rejection characteristics, image interference rejection characteristics, and spurious interference rejection characteristics are significantly deteriorated.
等の問題点を有していた。It had the following problems.
発明の目的
本発明の目的はインダクタ部品とキヤパシタ部
品を一体化構成した同調回路ブロツクを実現する
と共に一体化構成した複数の同調回路ブロツクを
含むチユーナ装置の同調周波数をデイジタル信号
によつて制御可能にすることにあり、それによつ
て同調回路ブロツクの形態を超薄型で小型化し、
更に機械的振動に対しても安定で、同調周波数の
同調精度を向上させ、同調周波数の温度依存性が
小さく、接続リードの悪影響をなくして高周波的
に安定で、また部品点数を削減して製造工程の合
理化を可能にすることである。OBJECT OF THE INVENTION The object of the present invention is to realize a tuned circuit block in which an inductor part and a capacitor part are integrated, and to make it possible to control the tuning frequency of a tuner device including a plurality of integrated tuned circuit blocks by a digital signal. The goal is to make the form of the tuned circuit block ultra-thin and compact.
Furthermore, it is stable against mechanical vibrations, improves the tuning accuracy of the tuning frequency, has little temperature dependence of the tuning frequency, eliminates the negative effects of connection leads, is stable at high frequencies, and is manufactured with a reduced number of parts. This is to enable process rationalization.
発明の構成
本発明のチユーナ装置は誘電体を介して対向設
置されるかもしくは誘電体の表面で並設される電
極それぞれのアース端子を互いに逆方向側となる
ように設定して上記それぞれの電極のうち任意の
片方電極の所要端子間に電圧可変リアクタンス素
子を接続してなる複数の同調部を設置し、そのう
ち少なくとも1個以上の第1の同調部の電圧可変
リアクタンス素子にD−Aコンバータよりなる第
1の制御部のアナログ出力電圧を供給し、また少
なくとも他の1個以上の第2の同調部の電圧可変
リアクタンス素子に可変分周器を含むPLL回路
よりなる第2の制御部の同調制御出力電圧を供給
し、上記D−Aコンバータおよび上記可変分周器
それぞれに対する同調制御入力端子を共通化する
ように構成したものであり、これにより対向する
電極において一方の電極が分布インダクタとして
作用し、またこの電極と他方の電極が対向するこ
とによつて先端オープンの分布定数回路を形成
し、それによつて発生する負リアクタンスによる
分布キヤパシタンスを実現し、上記の分布インダ
クタと並列に作用させることを基本とする同調回
路を複数個設置したチユーナ装置を構成し、この
同調回路それぞれに接続する電圧可変リアクタン
ス素子の制御電圧としてD−Aコンバータの出力
電圧ならびにPLL回路の同調制御出力電圧を用
いることによつて同調制御信号であるデイジタル
コードを設定して同調周波数を可変制御するよう
に作用させるものである。更に同調制御デイジタ
ルコードを任意に処理して同調制御デイジタルコ
ードに対するそれぞれの同調器の同調周波数を任
意に微調設定するように作用させるものである。Structure of the Invention The tuner device of the present invention is arranged such that the ground terminals of the electrodes that are disposed opposite to each other via a dielectric or arranged in parallel on the surface of the dielectric are set in opposite directions to each other. A plurality of tuning parts each having a voltage variable reactance element connected between required terminals of any one of the electrodes are installed, and a D-A converter is connected to the voltage variable reactance element of at least one or more of the first tuning parts. A second control section comprising a PLL circuit that supplies an analog output voltage of a first control section, and includes a variable frequency divider to at least one other voltage variable reactance element of a second tuning section. It is configured to supply a control output voltage and share a tuning control input terminal for each of the D-A converter and the variable frequency divider, so that one of the opposing electrodes acts as a distributed inductor. Moreover, by facing this electrode and the other electrode, a distributed constant circuit with an open tip is formed, thereby realizing distributed capacitance due to the generated negative reactance, and acting in parallel with the above-mentioned distributed inductor. A tuner device is configured with a plurality of tuned circuits based on the above, and the output voltage of the D-A converter and the tuning control output voltage of the PLL circuit are used as the control voltages of the voltage variable reactance elements connected to each of the tuned circuits. In this system, a digital code which is a tuning control signal is set and the tuning frequency is variably controlled. Further, the tuning control digital code is arbitrarily processed so that the tuning frequency of each tuner with respect to the tuning control digital code can be arbitrarily finely set.
実施例の説明
以下本発明の実施例について図面を参照しなが
ら説明する。DESCRIPTION OF EMBODIMENTS Hereinafter, embodiments of the present invention will be described with reference to the drawings.
第3図は本発明の実施例におけるチユーナ装置
の主要部を構成する第1の同調器の回路構成図を
示すものである。28は分布インダクタとして作
用する伝送路電極であり、29は伝送路電極28
に対し誘電体(図示せず)を介して対向設置され
分布キヤパシタを発生させる伝送路電極である。
それぞれの伝送路電極28と29のアースは互い
に逆方向側に設定されることによつてインダクタ
とキヤパシタの並列回路30を形成する。伝送路
電極29のオープン端子31には電圧可変キヤパ
シタンスダイオード32が接続されて同調器33
を構成する。電圧可変キヤパシタンスダイオード
32には交流信号阻止用の抵抗34を介してD−
Aコンバータ35のアナログ出力電圧が供給され
る。D−Aコンバータ35の入力端子36には同
調制御用のデイジタル信号コードが入力される。 FIG. 3 shows a circuit diagram of a first tuner constituting the main part of the tuner device in the embodiment of the present invention. 28 is a transmission line electrode that acts as a distributed inductor, 29 is a transmission line electrode 28
This is a transmission line electrode that is placed opposite to the transmission line electrode via a dielectric (not shown) and generates a distributed capacitor.
The respective transmission line electrodes 28 and 29 are grounded in opposite directions to form a parallel circuit 30 of an inductor and a capacitor. A voltage variable capacitance diode 32 is connected to the open terminal 31 of the transmission line electrode 29, and a tuner 33 is connected to the open terminal 31 of the transmission line electrode 29.
Configure. D- is connected to the voltage variable capacitance diode 32 via a resistor 34 for blocking AC signals.
The analog output voltage of the A converter 35 is supplied. A digital signal code for tuning control is input to an input terminal 36 of the DA converter 35.
第4図は本発明の実施例におけるチユーナ装置
の主要部を構成する第2の同調器を含む発振回路
部の回路構成図を示すものである。37は分布イ
ンダクタとして作用する伝送路電極であり、38
は伝送路電極37に対し誘電体(図示せず)を介
して対向設置され分布キヤパシタを発生させる伝
送路電極である。それぞれの伝送路電極37と3
8のアースは互いに逆方向側に設定されることに
よつてインダクタとキヤパシタの並列回路39を
形成する。伝送路電極38のオープン端子40に
は電圧可変キヤパシタンスダイオード41が接続
されて同調器42を構成する。電圧可変キヤパシ
タンスダイオード41には交流信号阻止用の抵抗
43を介してPLL回路44のローパスフイルタ
45の出力電圧が供給される。一方、同調器42
におけるインダクタとキヤパシタの並列回路39
の伝送路電極39のオープン端子40は帰還増巾
器46に接続されて発振回路を形成し、帰還増巾
器46の発振信号出力一部はPLL回路44の固
定分周器47に供給されて分周され、その分周出
力は更に可変分周器48に供給されてデイジタル
同調制御信号の入力端子49に入力されるデイジ
タルコードに従つて可変分周される。その分周出
力は水晶発振器50の発振出力と位相比較器51
で位相比較され、その位相比較検出信号はローパ
スフイルタ45に供給される。 FIG. 4 shows a circuit configuration diagram of an oscillation circuit section including a second tuner, which constitutes a main part of a tuner device in an embodiment of the present invention. 37 is a transmission line electrode that acts as a distributed inductor; 38
is a transmission line electrode that is placed opposite to the transmission line electrode 37 via a dielectric (not shown) and generates a distributed capacitor. Respective transmission line electrodes 37 and 3
By setting the ground terminals 8 in opposite directions, a parallel circuit 39 of an inductor and a capacitor is formed. A voltage variable capacitance diode 41 is connected to the open terminal 40 of the transmission line electrode 38 to constitute a tuner 42 . The voltage variable capacitance diode 41 is supplied with the output voltage of a low-pass filter 45 of a PLL circuit 44 via a resistor 43 for blocking AC signals. On the other hand, the tuner 42
Parallel circuit of inductor and capacitor in 39
The open terminal 40 of the transmission line electrode 39 is connected to a feedback amplifier 46 to form an oscillation circuit, and a part of the oscillation signal output from the feedback amplifier 46 is supplied to a fixed frequency divider 47 of a PLL circuit 44. The frequency is divided, and the frequency-divided output is further supplied to a variable frequency divider 48, where the frequency is variably divided according to a digital code inputted to an input terminal 49 for a digital tuning control signal. The divided output is the oscillation output of the crystal oscillator 50 and the phase comparator 51
, and the phase comparison detection signal is supplied to the low-pass filter 45.
第5図は本発明の実施例におけるチユーナ装置
の構成回路ブロツク図を示すものである。52,
53は前記第3図において説明した同調器33と
同じ同調器であり、更に抵抗54,55およびD
−Aコンバータ56,57の構成もそれぞれ前記
第3図で説明した接続構成と同じである。一方5
8は前記第4図において説明した同調器42と同
じものであり、更にPLL回路59および帰還増
巾器60の構成もそれぞれ前記第4図で説明した
接続構と同じである。入力端子61に入力される
信号は増巾器62で増巾されて混合器63に供給
され、一方局部発振信号は同調器58、PLL回
路59および帰還増巾器60よりなる発振部で発
振されて同じく混合器63に供給され、上記の増
巾信号と混合されて出力端子64に中間周波信号
を出力する。そしてそれぞれの同調器52,5
3,58の同調周波数はそれぞれのD−Aコンバ
ータ56,57およびPLL回路59の同調制御
の共通入力端子65に入力される同調制御デイジ
タル信号コードの設定によつて可変制御される。 FIG. 5 shows a block diagram of the configuration circuit of a tuner device according to an embodiment of the present invention. 52,
53 is the same tuner as the tuner 33 explained in FIG. 3, and further includes resistors 54, 55 and D
The configurations of the -A converters 56 and 57 are also the same as the connection configurations explained in FIG. 3 above. On the other hand 5
Reference numeral 8 is the same as the tuner 42 explained in FIG. 4 above, and the configurations of the PLL circuit 59 and the feedback amplifier 60 are also the same as the connection structure explained in FIG. 4 above. The signal input to the input terminal 61 is amplified by an amplifier 62 and supplied to a mixer 63, while the local oscillation signal is oscillated by an oscillation section consisting of a tuner 58, a PLL circuit 59, and a feedback amplifier 60. The signal is also supplied to the mixer 63, where it is mixed with the amplified signal described above and output as an intermediate frequency signal to the output terminal 64. and each tuner 52,5
The tuning frequencies of 3 and 58 are variably controlled by the setting of the tuning control digital signal code inputted to the common input terminal 65 for tuning control of the respective DA converters 56 and 57 and the PLL circuit 59.
第6図は本発明の他の実施例におけるチユーナ
装置の構成回路ブロツク図を示すものである。同
調器52,53,58の構成とD−Aコンバータ
56,57とPLL回路59と帰還増巾器60と
増巾器62と混合器63と抵抗54,55の接続
構成は前記第5図において説明したものと同じで
ある。一方D−Aコンバータ56,57および
PLL回路59にはラツチもしはRAMもしは
ROMよりなるデイジタル信号処理器65,6
6,67が前置されてその出力が供給される。こ
のデイジタル信号処理器65,66,67は共通
入力端子68に入力される同調制御用のデイジタ
ル信号コードを記憶したり別のコードのデイジタ
ル信号に変換するように作用する。デイジタル信
号処理器65,66,67を設置することによつ
てそれぞれの同調器52,53,58の同調周波
数を所要値に設定調整することが可能となり、ト
ラツキング調整を全同調周波数帯域に渡つて完全
なものにすることができる。 FIG. 6 shows a circuit block diagram of a tuner device according to another embodiment of the present invention. The configuration of the tuners 52, 53, 58 and the connection configuration of the D-A converters 56, 57, the PLL circuit 59, the feedback amplifier 60, the amplifier 62, the mixer 63, and the resistors 54, 55 are shown in FIG. Same as described. On the other hand, the D-A converters 56, 57 and
If the PLL circuit 59 has a latch or a RAM or
Digital signal processor 65, 6 consisting of ROM
6 and 67 are prefixed and their outputs are supplied. The digital signal processors 65, 66, and 67 function to store a digital signal code for tuning control inputted to the common input terminal 68, or to convert it into a digital signal of another code. By installing digital signal processors 65, 66, and 67, it becomes possible to set and adjust the tuning frequency of each tuner 52, 53, and 58 to a required value, and tracking adjustment can be performed over the entire tuning frequency band. can be made complete.
第7図は本発明の他の実施例におけるチユーナ
装置の構成回路ブロツク図を示すものである。同
調器52,53,58の構成は前記第6図におい
て説明したものと同じであり、それらとD−Aコ
ンバータ56,57と増巾器62、混合器63、
PLL回路59、帰還増巾器60,抵抗54,5
5およびデイジタル信号処理器65,66,67
の接続構成も前記第6図において説明したものと
同じである。一方デイジタル信号処理器65,6
6,67にはシリアル形式デイジタル信号コード
をパラレル形式デイジタル信号コードに変換する
コード変換器68,69,70が前置されてその
出力が供給される。このコード変換器68,6
9,70を設置することによつて共通入力端子7
1に入力される同調制御用のデイジタル信号は単
線のラインを経由して伝送が可能となり、配線が
シンプルとなり省線化効果がある。 FIG. 7 shows a circuit block diagram of a tuner device according to another embodiment of the present invention. The configurations of the tuners 52, 53, 58 are the same as those explained in FIG.
PLL circuit 59, feedback amplifier 60, resistors 54, 5
5 and digital signal processors 65, 66, 67
The connection configuration is also the same as that explained in FIG. 6 above. On the other hand, digital signal processors 65, 6
6 and 67 are provided with code converters 68, 69, and 70 for converting serial digital signal codes into parallel digital signal codes, and their outputs are supplied. This code converter 68,6
By installing terminals 9 and 70, the common input terminal 7
The digital signal for tuning control inputted to 1 can be transmitted via a single line, which simplifies the wiring and has the effect of saving wires.
第8図ないし第15図は前記第3図、第4図で
説明した同調器33および同調器42内のインダ
クタとキヤパシタの並列回路30および39の実
施例を示すものである。第8図においてaは表面
図、bは側面図、cは裏面図を示す。(以下第9
図ないし第15図において同様)第8図において
100は誘電体基板であり、101と102は分
布定数回路を形成して分布インダクタと分布キヤ
パシタを実現する電極である。電極101と10
2のアース端子の設定は第8図に示すように対向
する電極相互において任意の逆方向側となるよう
にする(以下第9図ないし第15図において同
様)第8図aに示すA側、Bと第8図cに示すA
側、Bがそれぞれ対応する。(以下第9図ないし
第15図において同様)
第9図においては誘電体基板103を介して1
個所の屈曲部を有する電極104と105がそれ
ぞれ対向設置されている。 FIGS. 8 to 15 show examples of parallel circuits 30 and 39 of inductors and capacitors in the tuner 33 and tuner 42 described in FIGS. 3 and 4, respectively. In FIG. 8, a shows a front view, b shows a side view, and c shows a back view. (hereinafter No. 9
(Similarly in Figures 1 to 15) In Figure 8, 100 is a dielectric substrate, and 101 and 102 are electrodes forming a distributed constant circuit to realize a distributed inductor and a distributed capacitor. Electrodes 101 and 10
As shown in Fig. 8, the ground terminals of No. 2 are set so that they are on the opposite sides of the opposing electrodes (hereinafter the same applies in Figs. 9 to 15), on the A side shown in Fig. 8a, B and A shown in Figure 8c.
Side and B correspond to each other. (The same applies to FIGS. 9 to 15 below) In FIG.
Electrodes 104 and 105 having bent portions are placed opposite each other.
第10図においては誘電体基板106を介して
複数個所の屈曲部を有する電極107と108が
それぞれ対向設置されている。 In FIG. 10, electrodes 107 and 108 each having a plurality of bent portions are placed facing each other with a dielectric substrate 106 in between.
第11図においては誘電体基板109を介して
メアンダ形状の電極110と111がそれぞれ対
向設置されている。 In FIG. 11, meander-shaped electrodes 110 and 111 are placed facing each other with a dielectric substrate 109 in between.
第12図においては誘電体基板112を介して
スパイラル形状の電極113と114がそれぞれ
対向設置されている。 In FIG. 12, spiral-shaped electrodes 113 and 114 are placed facing each other with a dielectric substrate 112 in between.
第13図においては誘電体基板115の表面に
電極116と117がそれぞれ側方対向して設置
されている。 In FIG. 13, electrodes 116 and 117 are installed on the surface of a dielectric substrate 115, facing each other laterally.
第14図においては誘電体基板118の内部に
電極119と120がそれぞれ対向設置されてい
る。 In FIG. 14, electrodes 119 and 120 are provided inside a dielectric substrate 118, facing each other.
第15図においては誘電体基板121の内部に
電極122が設置され、誘電体基板121の表面
に電極123が設置されそれぞれの電極122と
123が対向している。 In FIG. 15, an electrode 122 is installed inside a dielectric substrate 121, an electrode 123 is installed on the surface of the dielectric substrate 121, and the electrodes 122 and 123 are opposed to each other.
以上第8図ないし第15図の実施例において対
向設置させる電極それぞれは同一形状の全面完全
対向としたが、任意の片方電極が他方電極と比較
して等価長さが異なつていても、また相方電極が
部分的に対向するようにしても実現できる。また
第13図ないし第15図における実施例に用いる
電極それぞれの形状は第9図ないし第12図に示
す実施例で示したものを用いても実現することが
できる。 In the embodiments shown in FIGS. 8 to 15, the electrodes installed opposite each other had the same shape and completely faced each other on the entire surface. However, even if any one electrode has a different equivalent length than the other electrode, This can also be achieved by having the partner electrodes partially face each other. Further, the shapes of the electrodes used in the embodiments shown in FIGS. 13 to 15 can also be realized using the shapes shown in the embodiments shown in FIGS. 9 to 12.
以上それぞれの実施例において第8図に示すの
は簡単な電極パターンで構成することができ、第
9図ないし第12図に示すものは小さい同調器の
占有面積で比較的大きく分布インダクタンスと分
布キヤパシタンスを形成することができ従つて比
較的低い同調周波数の同調器を構成することがで
き、第13図に示すものは誘電体の片面のみで電
極を形成するので簡単に構成することができ、第
14図および第15図に示すものは多層基板に対
応でき、電極が内蔵されるため外部の要因によつ
て同調器の性能が影響を受けることが少なく安定
なものを構成することができる等の特徴を有して
いる。 In each of the above embodiments, the one shown in FIG. 8 can be constructed with a simple electrode pattern, and the one shown in FIGS. 9 to 12 has a relatively large distributed inductance and distributed capacitance with a small tuner occupation area. Therefore, a tuner with a relatively low tuning frequency can be constructed, and the one shown in FIG. 13 can be easily constructed because the electrode is formed on only one side of the dielectric. The ones shown in Figures 14 and 15 can be used with multilayer boards, and since the electrodes are built in, the performance of the tuner is less affected by external factors and can be configured stably. It has characteristics.
次に本発明のチユーナ装置に用いる同調器の動
作原理について説明する。 Next, the operating principle of the tuner used in the tuner device of the present invention will be explained.
第16図a〜eは本発明の同調器における動作
を説明するための等価回路である。第16図aに
おいて、電気長lを有し、互いにアース端子を逆
方向側に設定したそれれぞれの伝送路電極27
0,271によつて形成される伝送路に対して、
電圧eを発生する信号源272が伝送路電極27
0に接続されて信号を供給するものとする。そし
て、それによつて伝送路電極270の先端におけ
るオープン端子には進行波電圧eAが励起されるも
のとする。一方、伝送路電極271は上記の伝送
路電極270に接近して対向設置もしくは並設さ
れているので、相互誘導作用によつて電圧が誘起
される。その伝送路電極271の先端におけるオ
ープン端子に誘起される進行波電圧をeBとする。 16a to 16e are equivalent circuits for explaining the operation of the tuner of the present invention. In FIG. 16a, each transmission line electrode 27 has an electrical length l and has its ground terminal set in opposite directions.
For the transmission line formed by 0,271,
The signal source 272 that generates the voltage e is the transmission line electrode 27
0 to supply a signal. As a result, a traveling wave voltage e A is excited at the open terminal at the tip of the transmission line electrode 270. On the other hand, since the transmission line electrode 271 is disposed close to and opposite to the above transmission line electrode 270 or in parallel with it, a voltage is induced by mutual induction. Let e B be the traveling wave voltage induced in the open terminal at the tip of the transmission line electrode 271.
ここで伝送路電極270および271において
はそれぞれのアース端子が逆方向側に設定されて
いるので、誘起される進行波電圧eBは励起する進
行波電圧eAに対して逆位相となる。そして、それ
ぞれの進行波電圧eAおよびeBは伝送路の先端がオ
ープン状態であるので、伝送路電極270および
271より成る伝送路において電圧定在波を形成
することになる。ここで伝送路電極270におけ
る電圧定圧波の分布様態を示す電圧分布係数をK
で表わすものとすると、伝送路電極271におけ
る電圧分布係数は(1−K)で表わすことができ
る。 Here, since the ground terminals of the transmission line electrodes 270 and 271 are set in opposite directions, the induced traveling wave voltage e B has an opposite phase to the excited traveling wave voltage e A. Since the tips of the transmission paths of the traveling wave voltages e A and e B are open, voltage standing waves are formed in the transmission path formed by the transmission path electrodes 270 and 271. Here, the voltage distribution coefficient indicating the distribution mode of the voltage constant pressure wave in the transmission line electrode 270 is K.
The voltage distribution coefficient at the transmission line electrode 271 can be expressed as (1-K).
そこで次に、伝送路電極270および271に
おいて任意の対向する部分において発生する電位
差Vを求めると
V=KeA−(1−K)eB ……(1)
で表わすことができる。ここで、それぞれの伝送
路電極270および271が同じ電気長lである
とすると
eB=−eA ……(2)
となり、それによつて第1式における電位差Vは
V=KeA+(1−K)eA=eA ……(3)
となる。すなわち伝送路電極270と271がそ
れぞれ対向する全ての部分において電位差Vを発
生させることができる。 Next, the potential difference V generated at any opposing portion of the transmission line electrodes 270 and 271 can be expressed as V=Ke A -(1-K)e B (1). Here, if each transmission line electrode 270 and 271 has the same electrical length l, then e B = -e A ...(2), so the potential difference V in the first equation is V = Ke A + (1 -K) e A = e A ...(3). That is, a potential difference V can be generated in all parts where the transmission line electrodes 270 and 271 face each other.
ここで伝送路電極270および271はその電
極幅Wを有するものとし(電極の厚みは薄いもの
とする)、さらに誘電率εsを有する誘電体を介し
て間隔d対向されているものとする。この場合に
おいて伝送路の単位長当りに形成するキヤパシタ
ンスCOは
CO=Q/V=Q/eA ……(4)
Q=εpεsW・V/d=εpεsW・eA/d ……(5)
であり、故に
CO=εpεsW/d ……(6)
となる。 Here, it is assumed that the transmission line electrodes 270 and 271 have an electrode width W (the thickness of the electrodes is thin), and are opposed to each other at a distance d with a dielectric material having a dielectric constant ε s interposed therebetween. In this case, the capacitance C O formed per unit length of the transmission path is C O =Q/V=Q/e A ...(4) Q=ε p ε s W・V/d=ε p ε s W・e A /d ...(5), and therefore C O =ε p ε s W/d ...(6).
従つて、第16図aに示す伝送路は、第16図
bに示すような単位長当りにおいて第6式で求ま
るCOの分布キヤパシタ273を含んだ伝送路と
なる。さらに、この伝送路は第16図cに示すよ
うに、伝送路の分布インダクタ成分および伝送路
の屈曲形状により発生する集中インダクタ成分そ
れぞれによる総合的な分布インダクタ277およ
び278と分布キヤパシタ273よりなる分布定
数回路と等価に表わすことができる。 Therefore, the transmission path shown in FIG. 16a becomes a transmission path including a distributed capacitor 273 of C O determined by the formula 6 per unit length as shown in FIG. 16b. Furthermore, as shown in FIG. 16c, this transmission line is distributed by a distributed inductor component of the transmission line and a lumped inductor component generated by the bent shape of the transmission line, respectively, and a distributed capacitor 273 and integrated distributed inductors 277 and 278. It can be expressed equivalently as a constant circuit.
次に、この分布キヤパシタ273の形成におけ
る伝送路の電気長lとの関係について説明する。
第17図aに示すような平衡モード伝送路におけ
る単位長当りの特性インピーダンスZOは、第16
図bに示す等価回路で表わすことができる。その
特性インピーダンスZOは一般的に
となる。ここ伝送路が無損失の場合は
となる。本発明の同調器における実施例の多くは
この仮定を適用することができ、かつ説明の簡略
化のため以下第8式に示す特性インピーダンスZO
を用いる。第8式におけるキヤパシタンスCOは
第6式において求めた伝送路における単位当りの
キヤパシタンスCOと同じものである。すなわち
伝送路における単位長当りの特性インピーダンス
ZOはキヤパシタンスCOの関数であり、それはま
たキヤパシタCOに関与する誘電体の誘電率εs、伝
送路電極の巾Wおよびそれぞれの伝送路電極の設
置間隔dの関数でもある。 Next, the relationship between the formation of the distributed capacitor 273 and the electrical length l of the transmission path will be explained.
The characteristic impedance Z O per unit length in a balanced mode transmission line as shown in Figure 17a is
It can be expressed by the equivalent circuit shown in Figure b. Its characteristic impedance Z O is generally becomes. If the transmission path is lossless, then becomes. This assumption can be applied to many of the embodiments of the tuner of the present invention, and to simplify the explanation, the characteristic impedance Z O
Use. The capacitance C O in the eighth equation is the same as the capacitance C O per unit in the transmission line found in the sixth equation. In other words, the characteristic impedance per unit length in the transmission line
Z O is a function of the capacitance C O , which is also a function of the permittivity ε s of the dielectric material involved in the capacitor C O , the width W of the transmission line electrodes and the installation spacing d of the respective transmission line electrodes.
以上のように、伝送路における単位長当りの特
性インピーダンスがZOで、その電気長がlであ
り、かつ先端がオープン状態である伝送路の端子
に発生する等価リアクタンスXは
X=−ZOcotθ ……(9)
で表わすことができる。ここで
θ=2πl/λ ……(10)
であり、特に
θ=O〜π/2
θ=π〜3/4π ……(11)
の場合において等価リアクタンスXは
X≦O ……(12)
となる。すなわち伝送路の端子における等価リア
クタンスはキヤパシテイブリアクタンスとなり得
る。したがつて伝送路の電気長lによつてθが第
11式に該当する場合、すなわち例えば電気長lを
λ/4以下に設定することによりキヤパシタを形
成することができる。そして、その形成できるキ
ヤパシタのキヤパシタンスCは
で表わされるように、θの変化によつて、すなわ
ち伝送路の電気長lの設定によつて任意のキヤパ
シタンスCを実現することができる。 As described above, the characteristic impedance per unit length in the transmission line is Z O , the electrical length is l, and the equivalent reactance X generated at the terminal of the transmission line with the end open is X = -Z O cotθ can be expressed as (9). Here, θ=2πl/λ...(10), and especially in the case of θ=O~π/2 θ=π~3/4π...(11), the equivalent reactance X is X≦O...(12) becomes. In other words, the equivalent reactance at the terminal of the transmission line can be the capacitive reactance. Therefore, depending on the electrical length l of the transmission path, θ becomes the
When formula 11 is satisfied, for example, a capacitor can be formed by setting the electrical length l to λ/4 or less. And the capacitance C of the capacitor that can be formed is As expressed by , any capacitance C can be realized by changing θ, that is, by setting the electrical length l of the transmission path.
以下第9式〜第13式において説明した伝送路の
動作様態について図に表わしたものが第18図で
ある。第17図では、先端がオープン状態の伝送
路において、その電気長lの変化に従つて端子に
発生する等価リアクタンスXが変化する様子を表
わしている。第18図から明らかなように、伝送
路の電気長lがλ/4以下もしくはλ/2〜
4λ/3などにおけるような場合には負の端子リ
アクタンスを形成することが可能であり、すなわ
ち等価的にキヤパシタを形成することができる。
さらに、負の端子リアクタンスを発生させる条件
において、伝送路の電気長lを任意に設定するこ
とによつて、キヤパシタンスCを任意の値に実現
することが可能である。 FIG. 18 is a diagram illustrating the operation mode of the transmission line explained in Equations 9 to 13 below. FIG. 17 shows how the equivalent reactance X generated at the terminal changes in accordance with the change in the electrical length l of the transmission line with its tip in an open state. As is clear from Fig. 18, the electrical length l of the transmission line is λ/4 or less or λ/2 ~
In cases such as at 4λ/3, it is possible to form a negative terminal reactance, ie equivalently to form a capacitor.
Further, by arbitrarily setting the electrical length l of the transmission path under conditions that generate negative terminal reactance, it is possible to realize the capacitance C to an arbitrary value.
このようにして形成されるキヤパシタCは、第
16図dにおいて示す集中定数キヤパシタ279
として等価的に置換することができる。そして、
伝送路に存在する分布インダクタ成分および伝送
路の屈曲形成によつて発生する集中インダクタ成
分それぞれの総合によつて形成されるインダクタ
は、集中定数インダクタ280として等価的に置
換することができる。この第16図dにおいてア
ース端子を共通化して表わすと、明らかに最終的
には第16図eにおいて示すように、集中定数キ
ヤパシタ279および集中定数インダクタ280
より成る並列共振回路と等価になり、同調器を実
現することができる。 The capacitor C thus formed is a lumped constant capacitor 279 shown in FIG. 16d.
can be equivalently replaced as . and,
The inductor formed by the sum of the distributed inductor component existing in the transmission line and the lumped inductor component generated by bending the transmission line can be equivalently replaced as the lumped constant inductor 280. If the ground terminal is shown in common in FIG. 16d, the final result will be a lumped constant capacitor 279 and a lumped constant inductor 280, as shown in FIG. 16e.
It is equivalent to a parallel resonant circuit consisting of the following, and can realize a tuner.
以上において説明した構成と動作により、本発
明の同調器を実現するものであるが、本発明の同
調器における構成とそれに係る動作原理は従来の
同調器におけるものとは全く異なるものである。
そこで、本発明による同調器が従来の同調器もし
くは本発明の同調器における伝送路と同様のもの
を用いても他の構成にしたものそれぞれと比較し
て全く異なるものであることを証明するために、
従来の同調器もしくは他の伝送路構成による同調
器における構成および動作を次に説明して対比す
る。それによつて本発明による同調器との差異を
明確にすると共に、本発明における同調器の新規
性を明らかにする。 Although the configuration and operation described above realize the tuner of the present invention, the configuration of the tuner of the present invention and its operating principle are completely different from those of conventional tuners.
Therefore, in order to prove that the tuner according to the present invention is completely different from conventional tuners or those having other configurations even if they use the same transmission line as the tuner of the present invention. To,
The construction and operation of conventional tuners or tuners with other transmission line configurations will now be described and contrasted. This clarifies the difference from the tuner according to the present invention and also clarifies the novelty of the tuner according to the present invention.
第19図は、伝送路電極として例えば本発明に
おける同調器に用いるものと同様なもので形成し
ていも、アース端子が互いに同方向側に設定され
ている点が異なる場合の動作を示すものである。
第19図aにおいて伝送路電極281および28
2よりなる先端オープンの伝送路が、電圧eを発
生する信号源283によつてドライブされている
ものとする。それによつて伝送路電極281の先
端におけるオープン端子には定在波電圧eAが励起
され、それと対向設置もしくは並設される伝送路
電極282の先端におけるオープン端子には定在
波電圧eBが誘起されるものとする。ここで、それ
ぞれの伝送路電極281および282のアース端
子は互いに同方向側に設定されているので、それ
ぞれの定在波電圧eAとeBは互いに同位相となる。
従がつて、伝送路電極281および282におけ
るそれぞれの電圧分布係数は同じKを有すること
になる。それによつて伝送路電極が対向する任意
の部分における電位差Vは
V=KeA−KeB ……(14)
となる。ここで、それぞれの伝送路電極281お
よび282の電気長が同じ長さであるとすると
eA=eB ……(15)
となり、それによつて第14式における電位差Vは
V=KeA−KeA=O ……(16)
となる。すなわち伝送路のいずれの部分において
も電位差が発生しないことになる。第19図aに
おける信号源283を伝送路端に置換設定したも
のが第19図bであり、電圧e′を発生する不平衡
信号源284を設置したことと等価になる。そし
てこの等価回路においては互いに電位差を有しな
い平行伝送路が存在するのみである。つまりこれ
は第19図cに示すように、等価的に単なる一本
の伝送路電極285が存在する場合と同一である
ことは明らかである。そして、信号源283およ
びアース端子を第6図aに示したようにもとの回
路に等価置換することにより第19図dに示すよ
うになる。つまり伝送路の分布インダクタ成分お
よび伝送路の屈曲形状により発生する集中インダ
クタ成分それぞれより成る等価的な集中定数イン
ダクタ286のみを形成するだけである。以上よ
り明らかなように、インダクタと並列にキヤパシ
タを形成することができないので、目的とする並
列共振回路の同調器は実現することができない。 FIG. 19 shows the operation when the transmission line electrodes are formed of the same material as used in the tuner of the present invention, but the difference is that the ground terminals are set in the same direction. be.
In FIG. 19a, transmission line electrodes 281 and 28
It is assumed that an open-ended transmission line consisting of 2 is driven by a signal source 283 that generates voltage e. As a result, a standing wave voltage e A is excited at the open terminal at the tip of the transmission line electrode 281, and a standing wave voltage e B is excited at the open terminal at the tip of the transmission line electrode 282, which is installed opposite or in parallel. shall be induced. Here, since the ground terminals of the transmission line electrodes 281 and 282 are set in the same direction, the standing wave voltages e A and e B are in phase with each other.
Therefore, the respective voltage distribution coefficients at transmission line electrodes 281 and 282 have the same K. As a result, the potential difference V at any part where the transmission line electrodes face each other becomes V=Ke A −Ke B (14). Here, if the electrical lengths of the respective transmission line electrodes 281 and 282 are the same length, e A = e B ... (15), so the potential difference V in Equation 14 is V = Ke A - Ke A =O...(16) In other words, no potential difference occurs in any part of the transmission path. FIG. 19b shows a configuration in which the signal source 283 in FIG. 19a is replaced at the end of the transmission line, and is equivalent to installing an unbalanced signal source 284 that generates voltage e'. In this equivalent circuit, there are only parallel transmission lines with no potential difference between them. In other words, it is clear that this is equivalent to the case where only one transmission line electrode 285 exists, as shown in FIG. 19c. Then, by equivalently replacing the signal source 283 and the ground terminal with the original circuit shown in FIG. 6a, the circuit shown in FIG. 19d is obtained. In other words, only an equivalent lumped constant inductor 286 is formed, which is composed of a distributed inductor component of the transmission line and a lumped inductor component generated by the curved shape of the transmission line. As is clear from the above, since a capacitor cannot be formed in parallel with an inductor, the intended parallel resonant circuit tuner cannot be realized.
第20図は、片側の伝送路電極として例えば本
発明の同調器におけるものと同じもので形成した
一般的なマイクロストリツプラインであるが、そ
の伝送路電極と対向する電極が充分に広いアース
となつている点が異なる場合の動作を示すもので
ある。第20図aにおいて伝送路電極287が充
分に広いアース電極288と対向し、電圧eを発
生する信号源289によつてドライブされ、伝送
路の先端におけるオープン端子に定在波電圧eAが
励起されるものとし、その電圧分布係数Kとす
る。一方、アース電極288には仮想的に電圧分
布係数Kを有する定在波電圧eBが発生するものと
仮定すると、伝送路電極287とアース電極28
8が対向する任意の部分における電位差Vは
V=KeA−KeB ……(17)
で表わされる。しかし、アース電極288におけ
る定在波電圧eBは一様にアース電位(零電位)で
あり
eB=O ……(18)
となる。従つてアース電極288には電圧分布係
数も存在しない。その結果、電位差Vは
V=KeA ……(19)
となる。これによつて、伝送路電極287とアー
ス電極288の間に分布キヤパシタを形成するこ
とは可能である。しかしながら、伝送路電極28
7はアース電極288と近接して対向しているた
め、相互誘導作用によつて伝送路電極287にお
ける両先端がほとんどシヨート状態になつたもの
と等価になる。そのため伝送路電極287におけ
るインダクタ成分のQ性能を著しく劣化させるこ
とになる。すなわち、このマイクロストリツプラ
インは第7図bに示すように等価損失抵抗290
を含む集中定数インダクタ291および集中定数
キヤパシタ292それぞれより成る並列共振回路
を形成する。ここで等価損失抵抗290は実際に
は相当大きな抵抗値を有するものになるため、共
振回路における損失が非常に大きくなる。従つ
て、同調器としては明らかにQ性能が非常に低下
したものしか実現できず、実際的には実用に適す
るものではない。 Figure 20 shows a general microstrip line formed with the same transmission line electrode as that used in the tuner of the present invention as one side of the transmission line electrode, but the electrode facing the transmission line electrode has a sufficiently wide ground. This shows the operation when the curved points are different. In FIG. 20a, a transmission line electrode 287 faces a sufficiently wide ground electrode 288, is driven by a signal source 289 that generates a voltage e, and a standing wave voltage e A is excited at the open terminal at the end of the transmission line. It is assumed that the voltage distribution coefficient K is the voltage distribution coefficient K. On the other hand, assuming that a standing wave voltage e B having a voltage distribution coefficient K is virtually generated at the ground electrode 288, the transmission line electrode 287 and the ground electrode 28
The potential difference V at any part where 8 faces each other is expressed as: V=Ke A −Ke B (17). However, the standing wave voltage e B at the ground electrode 288 is uniformly at the ground potential (zero potential), and e B =O (18). Therefore, there is no voltage distribution coefficient at ground electrode 288 either. As a result, the potential difference V becomes V=Ke A (19). This makes it possible to form a distributed capacitor between the transmission line electrode 287 and the ground electrode 288. However, the transmission line electrode 28
7 closely faces the ground electrode 288, the two ends of the transmission line electrode 287 are almost in a shot state due to mutual induction. Therefore, the Q performance of the inductor component in the transmission line electrode 287 is significantly degraded. That is, this microstrip line has an equivalent loss resistance of 290 as shown in FIG. 7b.
A parallel resonant circuit is formed by a lumped constant inductor 291 and a lumped constant capacitor 292, respectively. Here, since the equivalent loss resistance 290 actually has a considerably large resistance value, the loss in the resonant circuit becomes very large. Therefore, it is obvious that only a tuner with very low Q performance can be realized, and is not suitable for practical use.
第20図は従来例において最も多く使用されて
いるλ/4共振器の回路構成を示し、その伝送路
における先端条件および伝送路の長さの設定と、
更にアースの設定におけるそれぞれの点で本発明
の同調器と全く異なることを示すものである。第
20図において平衡モード伝送路電極293およ
び294は、その電気長lが共振周波数における
λ/4に等しく設定され、かつ先端がシヨートさ
れている。そして電圧eを発生する平衡信号源2
95によつて、それぞれの伝送路電極が平衡モー
ドでドライブされているものとする。アース端子
は平衡信号源295の中性点に設定され、特に伝
送路電極におけるいずれかの端子にアースを設定
するものではない。この場合における伝送路の端
子に発生する等価的な端子リアククタンスXは、
伝送路の特性インピーダンスをZOとすると
X=ZOtanθ ……(20)
となる。ここで特性インピーダンスZOは第8式に
おいて示したものと同じものであり、またθにつ
いても第10式において示したものと同じものであ
る。この共振器では伝送路の電気長lを
|=λ/4 ……(21)
としているので
θ=π/2 ……(22)
である。従つて第20式における端子リアクタンス
Xは
X=ZOtanπ/2=∞ ……(23)
となり、等価的に並列共振特性を得ることができ
るものである。しかしながら、このλ/4共振器
における構成を本発明の同調器における構成と比
較すると、まず伝送路の端子条件についてみると
本発明の同調器におていはオープン状態であるの
に対して、従来のλ/4共振器においてはシヨー
ト状態であり、従つて端子条件において全く異な
る構成であることが明らかである。更に伝送路の
電気長lの設定についてみると、本発明の同調器
においては同調周波数のλ/4以下に設定するも
のであり実際的にはλ/16程度の非常に短いもの
に設定して構成するものであるが、従来のλ/4
共振器においては厳密に共振周波数のλ/4に設
定するものであり、従つて伝送路の電気長lの設
定において根本的に異なる構成であることも明ら
かである。また、構成における伝送路の電気長l
の異いに起因して、両者において同一の同調周波
数もしくは共振周波数に設計しても、本発明の同
調器においては小型化することができるが、λ/
4共振器においては非常に長い伝送路を設ける必
要があり大型化する不都合があつた。従来のλ/
4共振器を小型化する目的で誘電率の非常に大き
な誘電体を介在させて伝送路の長さを短縮化した
ものもみられるが、それに用いる誘電率の高い誘
電体は一般に誘電体損失tanδが非常に大きく、従
つて共振器としてのQ性能が著しく低下する不都
合があつた。更に、誘電率の高い誘電体における
誘電率の温度依存性は一般に大きく、従つて共振
周波数の安定性を確保することが困難である不都
合もあつた。 FIG. 20 shows the circuit configuration of a λ/4 resonator, which is most commonly used in the conventional example, and the settings of the end conditions and the length of the transmission path,
Furthermore, it is shown that the tuner of the present invention is completely different from the tuner of the present invention in each point regarding the grounding setting. In FIG. 20, the balanced mode transmission line electrodes 293 and 294 have an electrical length l set equal to λ/4 at the resonance frequency, and have shortened ends. and a balanced signal source 2 that generates a voltage e
95, each transmission line electrode is driven in a balanced mode. The ground terminal is set at the neutral point of the balanced signal source 295, and does not specifically ground any terminal in the transmission line electrode. In this case, the equivalent terminal reactance X generated at the terminal of the transmission line is:
If the characteristic impedance of the transmission line is ZO , then X= ZO tanθ...(20). Here, the characteristic impedance Z O is the same as that shown in the 8th equation, and θ is also the same as that shown in the 10th equation. In this resonator, the electrical length l of the transmission path is |=λ/4...(21), so θ=π/2...(22). Therefore, the terminal reactance X in Equation 20 is as follows: However, when comparing the configuration of this λ/4 resonator with the configuration of the tuner of the present invention, first of all, looking at the terminal conditions of the transmission line, the tuner of the present invention is in an open state, whereas the conventional tuner has an open state. It is clear that the λ/4 resonator is in a shot state, and therefore has a completely different configuration in terms of terminal conditions. Furthermore, regarding the setting of the electrical length l of the transmission line, in the tuner of the present invention, it is set to λ/4 or less of the tuning frequency, and in practice it is set to a very short value of about λ/16. However, the conventional λ/4
In the resonator, the resonant frequency is strictly set to λ/4, and it is therefore clear that the configuration is fundamentally different in setting the electrical length l of the transmission path. Also, the electrical length l of the transmission path in the configuration
Due to the difference in λ/
In the case of four resonators, it is necessary to provide a very long transmission path, which has the disadvantage of increasing the size. Conventional λ/
4.In order to downsize the resonator, there are some cases in which the length of the transmission path is shortened by interposing a dielectric material with a very high permittivity, but the dielectric material with a high permittivity used for this purpose generally has a dielectric loss tanδ. It is very large, and therefore has the disadvantage that the Q performance as a resonator is significantly reduced. Furthermore, the temperature dependence of the dielectric constant of a dielectric material having a high dielectric constant is generally large, and therefore there is also the disadvantage that it is difficult to ensure the stability of the resonant frequency.
次に、本発明の同調器における性能の優秀性を
明らかにするために、従来の同調器における性能
と比較した実験結果を示して説明する。第22図
は同調周波数の温度依存性を測定した実験結果を
表すグラフである。そして第23図は共振Qの温
度依存特性を測定した実験結果を表すグラフであ
る。第22図および第23図において、特性Aは
本発明における同調器の温度依存性であり、誘電
体としてアルミナセラミツク材もしくは樹脂系プ
リント回路基板を使用した場合の実験結果であ
る。一方、特性Bは第2図において示すような、
従来において最も多く用いられていた同調器にお
ける温度依存特性である。これらの実験結果か
ら、本発明の同調器においては一般的な誘電体を
用いて構成したものでもその同調器周波数は極め
て安定であり、更に共振Qが高く、かつ安定であ
ることが明らかである。一方、従来の同調器にお
いては、インダクタを構成するフエライト材のコ
アにおける透磁率μとQの根本的な不安定性、お
よびコイル部分の膨張と収縮によるインダクタン
スの変化がそれぞれ原因して、同調周波数と共振
Qの安定性を確保することが困難であつた。それ
によつて、他の温度補償部品もしくは他の自動安
定化補償回路を付加して不安定性を補つていた。 Next, in order to clarify the superiority of the performance of the tuner of the present invention, experimental results will be shown and explained in comparison with the performance of a conventional tuner. FIG. 22 is a graph showing the experimental results of measuring the temperature dependence of the tuning frequency. FIG. 23 is a graph showing the experimental results of measuring the temperature dependence characteristics of resonance Q. In FIGS. 22 and 23, characteristic A is the temperature dependence of the tuner according to the present invention, and is an experimental result when an alumina ceramic material or a resin-based printed circuit board is used as the dielectric material. On the other hand, characteristic B is as shown in FIG.
This is the temperature-dependent characteristic of the tuner most commonly used in the past. From these experimental results, it is clear that in the tuner of the present invention, even if it is constructed using a general dielectric material, the tuner frequency is extremely stable, and furthermore, the resonance Q is high and stable. . On the other hand, in conventional tuners, the tuning frequency and It was difficult to ensure the stability of resonance Q. Thereby, other temperature compensation components or other self-stabilizing compensation circuits were added to compensate for the instability.
以上のように構成された本実施例のチユーナ装置
に用いる同調器について以下その動作を説明す
る。第24図に同調器の動作等価回路を示す。第
24図aにおいて誘電体(図示せず)を介して対
向設置される電極124と125のアースは互い
に逆方向側に設定されると共に電極124のオー
プン端子126には電圧可変キヤパシタンス素子
127が接続されるようにして基本回路を形成す
る。今ここでオープン端子126に交流信号を印
加すると電極124と電極125のアース端子が
互いに逆方向に設定されているためそれぞれの電
極124と125にドライブされる交流電流は互
いに逆位相となり、これによつて電極124と1
25の間には分布キヤパシタンスを発生させるこ
とができる。この様子を示したのが第24図bで
あり分布キヤパシタ128が形成されると共に第
22図aに示す電極125のインダクテイブ成分
が打消されてアース面129と等価になる。電極
124には分布インダクタンスが存在して第24
図cに示すように分布インダクタ130を形成す
ると共に分布キヤパシタ128とにより分布定数
回路を構成する。これを集中定数回路に等価変換
するとインダクタ131とキヤパシタ132およ
び電圧可変キヤパシタンス素子127それぞれの
並列共振回路を構成するようになる。そして電圧
可変キヤパシタンス素子127の制御端子133
に印加する同調制御電圧を変化させることによつ
てこの同調器の同調周波数を可変制御することが
できる。The operation of the tuner used in the tuner device of this embodiment configured as described above will be described below. FIG. 24 shows an operational equivalent circuit of the tuner. In FIG. 24a, the grounding of electrodes 124 and 125, which are placed opposite each other with a dielectric (not shown) interposed therebetween, is set in opposite directions, and a voltage variable capacitance element 127 is connected to an open terminal 126 of electrode 124. A basic circuit is formed as follows. When an AC signal is applied to the open terminal 126 at this point, the ground terminals of the electrodes 124 and 125 are set in opposite directions, so the AC currents driven to the respective electrodes 124 and 125 have opposite phases to each other. Therefore, electrodes 124 and 1
A distributed capacitance can be generated between 25 and 25. This situation is shown in FIG. 24b, where the distributed capacitor 128 is formed and the inductive component of the electrode 125 shown in FIG. 22a is canceled out, making it equivalent to the ground plane 129. There is a distributed inductance in the electrode 124 and the 24th
As shown in FIG. c, a distributed inductor 130 is formed and a distributed capacitor 128 constitutes a distributed constant circuit. If this is equivalently converted into a lumped constant circuit, a parallel resonant circuit of the inductor 131, capacitor 132, and voltage variable capacitance element 127 will be constructed. and a control terminal 133 of the voltage variable capacitance element 127.
The tuning frequency of this tuner can be variably controlled by changing the tuning control voltage applied to the tuner.
第3図および第4図に示すように構成された同
調器を含む本発明の実施例におけるチユーナ装置
の動作について第7図に示すものを代表して以下
に説明する。入力端子71に供給されるシリアル
形式デイジタル信号コードによる同調制御信号は
コード変換器68,69,70によつてパラレル
形式デイジタル信号コードに変換されてデイジタ
ル信号処理器65,66,67に入力される。こ
のデイジタル信号処理器65,66,67として
ラツチを用いた場合はそれに入力されるデイジタ
ル信号コードはそのままで一時記憶され、RAM
もしくはROMを用いた場合はあらかじめ書込ま
れた記憶内容に従つてデイジタル信号コードは任
意に変換される。そのいずれかによつて処理され
たデイジタル信号コードはD−Aコンバータ5
6,57に供給されてそのデイジタル信号コード
に応じたアナログ出力電圧を得ると共にそのアナ
ログ出力電圧は第3図における電圧可変キヤパシ
タンス素子32に供給され、一方そのデイジタル
信号はPLL回路59に含まれる可変分周器(第
4図に示す可変分周器48)にも供給されてその
デイジタル信号コードに応じたアナログ出力電圧
をローパスフイルタ(第4図に示すローパスフイ
ルタ45)から得ると共にそのアナログ出力電圧
は第4図における可変キヤパシタンス素子41に
供給される。このようにして入力端子71に入力
するシリアル形式デイジタル信号コードを変化さ
せることにより、それに対応させてそれぞれの同
調器52,53,58の同調周波数を可変設定す
ることができる。その他第5図の実施例における
チユーナ装置はD−Aコンバータ56,57と
PLL回路59の共通入力端子65にパラレル形
式デイジタル信号コードを直接供給するものであ
り、また第6図の実施例におけるチユーナ装置は
デイジタル信号処理器65,66,67の共通入
力端子68にパラレル形式デイジタル信号を直接
供給するものである。第5図ないし第7図に示す
実施例のチユーナ装置はいずれもデイジタル信号
コードによつてそれぞれの同調器52,53,5
8の同調周波数を可変設定するように動作するも
のである。ここで第5図ないし第7図の実施例の
チユーナ装置における同調器の電極14(第3
図)および電極37(第4図)の所要部分をカツ
ト(図示せず)することによつてインダクタとキ
ヤパシタの並列回路30(第3図)および並列回
路39(第4図)に発生する分布キヤパシタのキ
ヤパシタンスを可変設定することが可能であり同
調周波数帯を任意に設定することができる。 The operation of a tuner device in an embodiment of the present invention including a tuner configured as shown in FIGS. 3 and 4 will be described below, with the tuner device shown in FIG. 7 as a representative example. A tuning control signal in the form of a serial digital signal code supplied to the input terminal 71 is converted into a parallel digital signal code by code converters 68, 69, and 70, and is input to digital signal processors 65, 66, and 67. . When latches are used as the digital signal processors 65, 66, and 67, the digital signal codes input thereto are temporarily stored as they are, and stored in the RAM.
Alternatively, if a ROM is used, the digital signal code is arbitrarily converted according to the stored contents written in advance. The digital signal code processed by either of them is sent to the D-A converter 5.
6, 57 to obtain an analog output voltage corresponding to the digital signal code, and the analog output voltage is also supplied to the voltage variable capacitance element 32 in FIG. It is also supplied to a frequency divider (variable frequency divider 48 shown in FIG. 4), and an analog output voltage corresponding to the digital signal code is obtained from a low-pass filter (low-pass filter 45 shown in FIG. 4). is supplied to variable capacitance element 41 in FIG. By changing the serial digital signal code input to the input terminal 71 in this manner, the tuning frequency of each tuner 52, 53, 58 can be variably set correspondingly. Other tuner devices in the embodiment shown in FIG. 5 include D-A converters 56 and 57.
A parallel format digital signal code is directly supplied to the common input terminal 65 of the PLL circuit 59, and the tuner device in the embodiment of FIG. It directly supplies digital signals. The tuner devices of the embodiments shown in FIGS. 5 to 7 all have respective tuners 52, 53, and
It operates to variably set the tuning frequency of 8. Here, the tuner electrode 14 (the third
Distribution generated in the parallel circuit 30 (Fig. 3) and the parallel circuit 39 (Fig. 4) of the inductor and capacitor by cutting (not shown) the required portions of the electrode 37 (Fig. 4) and the electrode 37 (Fig. 4). It is possible to variably set the capacitance of the capacitor, and the tuning frequency band can be set arbitrarily.
このように同調制御用デイジタル信号として設
定され得る種々のコードにおいて、全てのデイジ
タル信号コードに対してそれぞれの同調器の同調
周波数の設定精度を向上させることができると共
にそれぞれの同調器間における同調周波数の関連
性を高精度に確保することができる。 In this way, in various codes that can be set as digital signals for tuning control, it is possible to improve the setting accuracy of the tuning frequency of each tuner for all digital signal codes, and to improve the tuning frequency between each tuner. The relevance of the information can be ensured with high precision.
上記それぞれの実施例におけるチユーナ装置の同
調器の構成においては電圧可変キヤパシタンス素
子を電極の光端オープン端子に接続したが、電極
の任意の部位端子に接続しても所要目的は達成す
ることができる。なお上記それぞれの実施例にお
ける同調器の電極としては金属導体、印刷導体、
もしくは薄膜導体を使用することができ、また誘
電体基板としてはアルミナセラミツク、プラスチ
ツク、テフロン、ガラス、マイカ等を使用するこ
とができる。In the configuration of the tuner of the tuner device in each of the above embodiments, the voltage variable capacitance element is connected to the open terminal of the optical end of the electrode, but the desired purpose can be achieved even if it is connected to the terminal of any part of the electrode. . In addition, the electrodes of the tuner in each of the above embodiments include metal conductors, printed conductors,
Alternatively, a thin film conductor can be used, and alumina ceramic, plastic, Teflon, glass, mica, etc. can be used as the dielectric substrate.
またデイジタル信号処理器とコード変換器はそ
れぞれの同調器における任意の個数のものに対し
て共通化して(図示せず)設置しても所要の目的
を達成することが可能で、回路構成を合理化する
ことができる。 In addition, the desired purpose can be achieved even if the digital signal processor and code converter are installed in common for any number of units in each tuner (not shown), streamlining the circuit configuration. can do.
発明の効果
以上の説明から明らかなように、本発明は薄い
誘電体層を介して対向するかもしくは誘電体の表
面で並設する電極で同調部を形成し、付加する電
圧可変リアクタンス素子の同調制御電圧をデイジ
タル信号コードによつて可変すると共にデイジタ
ル信号処理器とコード変換器によつてそのデイジ
タル信号コードを任意に変換処理するように構成
しているので
簡単な構成で同調器のインダクタ部品とキヤ
パシタ部品を一体化構成することができる。Effects of the Invention As is clear from the above description, the present invention forms a tuning section with electrodes that face each other via a thin dielectric layer or are arranged in parallel on the surface of a dielectric, and tunes an added voltage variable reactance element. Since the control voltage is varied by a digital signal code and the digital signal code is arbitrarily converted by a digital signal processor and a code converter, it can be used as an inductor component of a tuner with a simple configuration. Capacitor parts can be integrated.
超薄型で小型の同調器実現することができ
る。 An ultra-thin and compact tuner can be realized.
同調器のインダクタとイダクタとキヤパシタ
がリードレスで接続されるのでリードインダク
タやストレーキヤパシタの影響がなく、従つて
チユーナ装置の動作が極めて安定になり同調精
度が向上する。 Since the inductor, inductor, and capacitor of the tuner are connected in a leadless manner, there is no influence of the lead inductor or the stray capacitor, and therefore the operation of the tuner device is extremely stable and the tuning accuracy is improved.
同調器の部品点数を削減することが可能であ
り、製造の合理化やコストダウンが実現でき
る。 It is possible to reduce the number of parts in the tuner, which enables rationalization of manufacturing and cost reduction.
デイジタル信号コードによる同調制御方式と
安定なD−Aコンバータの変換機能と確実な
PLL回路の周波数ロツク機能によつて非常に
安定な同調制御電圧を得ることが可能であり、
チユーナ装置の同調精度を著しく向上させるこ
とができる。 Tuning control method using digital signal code, stable D-A converter conversion function, and reliable
The frequency lock function of the PLL circuit makes it possible to obtain a very stable tuning control voltage.
The tuning accuracy of the tuner device can be significantly improved.
コンピユータ応用の多機能デイジタル制御系
に接続することが可能であり、チユーナ装置の
高度な多機能制御化を実現することができる。 It is possible to connect to a computer-applied multifunctional digital control system, and it is possible to realize advanced multifunctional control of the tuner device.
デイジタル信号処理器によるデイジタル信号
コードの任意変換や同調器の電極カツトによつ
て同調器の設定調整を極めて微調できるので、
チユーナ装置のトラツキングエラーを皆無にす
ることが可能となる。 Tuner settings can be adjusted extremely finely by arbitrarily converting digital signal codes using a digital signal processor and by cutting tuner electrodes.
It becomes possible to completely eliminate tracking errors in the tuner device.
それによつてチユーナ装置の調整不備による
感度低下を皆無にすることができる。またフイ
ルタリング性能の安定な再現が可能となり、近
接妨害信号による相互変調妨害、イメージ妨害
およびスプリアス妨害などの抑圧性能を長期に
渡つて安定に確保することができる。 Thereby, it is possible to completely eliminate a decrease in sensitivity due to improper adjustment of the tuner device. In addition, it is possible to stably reproduce the filtering performance, and it is possible to stably ensure the suppression performance of intermodulation interference, image interference, spurious interference, etc. due to proximity interference signals over a long period of time.
という優れた効果が得られる。This excellent effect can be obtained.
第1図は従来のチユーナ装置の回路図、第2図
は従来のチユーナ装置に用いる同調器の構成斜視
図、第3図および第4図は本発明の実施例におけ
るチユーナ装置に用いる同調器主要部の構成回路
図、第5図ないし第7図は本発明の実施例におけ
るチユーナ装置の構成回路図、第8図ないし第1
5図は本発明のチユーナ装置に用いる同調器の構
成図でありそれぞれにおいてaは表面図、bは側
面図、cは裏面図、第16図a〜e、第17図
a,b、第18図は本発明のチユーナ装置に用い
る同調器の動作原理を示す説明図、第19図a〜
d、第20図a,b、第21図は従来の同調器に
おける動作原理を示す説明図、第22図、第23
図は本発明と従来の同調器の温度変化に対する同
調周波数と共振Qの特性図、第24図は本発明の
実施例におけるチユー装置に用いる同調器の動作
原理説明図である。
28,29,37,38,101,104,1
05,107,108,110,111,11
3,114,116,117,119,120,
122,123,124,125……電極、3
2,41,127……電圧可変キヤパシタンス素
子、33,42,37,52,53,58……同
調器、35,56,57……D−Aコンバータ、
65,66,67……デイジタル信号処理器、6
8,69,70……コード変換器、62……増巾
器、63……混合器、59……PLL回路、60
……帰還増巾器。
Fig. 1 is a circuit diagram of a conventional tuner device, Fig. 2 is a perspective view of the configuration of a tuner used in the conventional tuner device, and Figs. 5 to 7 are the configuration circuit diagrams of the tuner device in the embodiment of the present invention, and FIGS. 8 to 1
Fig. 5 is a block diagram of a tuner used in the tuner device of the present invention, in which a is a front view, b is a side view, c is a back view, Figs. 16 a to e, Figs. 17 a and b, and Fig. 18. The figures are explanatory diagrams showing the operating principle of the tuner used in the tuner device of the present invention, Figures 19a to 19.
d, Fig. 20a, b, and Fig. 21 are explanatory diagrams showing the operating principle of a conventional tuner, Fig. 22, and Fig. 23.
FIG. 24 is a characteristic diagram of the tuning frequency and resonance Q with respect to temperature changes of the present invention and the conventional tuner, and FIG. 24 is a diagram illustrating the operating principle of the tuner used in the CHUE device in the embodiment of the present invention. 28, 29, 37, 38, 101, 104, 1
05, 107, 108, 110, 111, 11
3,114,116,117,119,120,
122, 123, 124, 125... Electrode, 3
2, 41, 127... Voltage variable capacitance element, 33, 42, 37, 52, 53, 58... Tuner, 35, 56, 57... D-A converter,
65, 66, 67...digital signal processor, 6
8, 69, 70... code converter, 62... amplifier, 63... mixer, 59... PLL circuit, 60
...Return magnifier.
Claims (1)
電体の表面で並設される電極それぞれのアースに
接続される端子が互いに対向しない相異対向の位
置関係となるように設定し、かつ上記それぞれの
電極における片方電極の所定の端子に電圧可変リ
アクタンス素子を接続してなる可変同調部含む可
変周波数発振部を設置し、更に、可変分周器、位
相比較器、基準発振器、低域フイルタを含む
PLL回路よりなる制御部を設置し、上記可変周
波数発振部の発振出力を上記可変分周器に入力す
ると共に、上記電圧可変リアクタンス素子に上記
低域フイルタの同調制御出力電圧を供給すること
を特徴とするチユーナ装置。 2 電極として少なくとも一個所以上の所定の屈
曲角もしは屈曲率および所定の屈曲方向を示す屈
曲部を有するものを用いた特許請求の範囲第1項
記載のチユーナ装置。 3 電極としてスパイラル形状を有するものを用
いた特許請求の範囲第1項記載のチユーナ装置。 4 一方の電極における長さを他方の電極におけ
る長さよりも短かく設定し、かつ所定の部分で対
向設置もしくは並設させた特許請求の範囲第1項
ないし第3項のいずれかに記載のチユーナ装置。 5 誘電体の内部においてそれぞれの電極もしく
は任意の片側の電極における部分もしくは全部を
設置した特許請求の範囲第1項ないし第4項のい
ずれかに記載のチユーナ装置。 6 円筒形状もしくは角筒形状の誘電体における
内周部もしくは外周部においてそれぞれの電極を
設置した特許請求の範囲第1項ないし第5項のい
ずれかに記載のチユーナ装置。[Claims] 1. The terminals connected to the ground of the electrodes that are placed opposite to each other with a dielectric interposed therebetween or that are arranged side by side on the surface of the dielectric are in a positional relationship in which they are different from each other and do not face each other. A variable frequency oscillation section including a variable tuning section is installed, and a variable frequency oscillation section including a variable tuning section formed by connecting a voltage variable reactance element to a predetermined terminal of one electrode of each of the above electrodes, and further a variable frequency divider, a phase comparator, and a reference oscillator. , including low-pass filter
A control section comprising a PLL circuit is installed, and the oscillation output of the variable frequency oscillation section is input to the variable frequency divider, and the tuning control output voltage of the low-pass filter is supplied to the voltage variable reactance element. tuner device. 2. The tuner device according to claim 1, wherein the electrode has at least one bending portion exhibiting a predetermined bending angle or bending rate and a predetermined bending direction. 3. The tuner device according to claim 1, wherein the electrode has a spiral shape. 4. The tuner according to any one of claims 1 to 3, wherein the length of one electrode is set shorter than the length of the other electrode, and the tuner is arranged oppositely or in parallel at a predetermined part. Device. 5. The tuner device according to any one of claims 1 to 4, wherein each electrode or a portion or all of one of the electrodes is installed inside the dielectric. 6. The tuner device according to any one of claims 1 to 5, wherein the respective electrodes are installed on the inner circumference or the outer circumference of a cylindrical or prismatic dielectric body.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58143246A JPS6033727A (en) | 1983-08-04 | 1983-08-04 | tuner device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58143246A JPS6033727A (en) | 1983-08-04 | 1983-08-04 | tuner device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6033727A JPS6033727A (en) | 1985-02-21 |
| JPH0463569B2 true JPH0463569B2 (en) | 1992-10-12 |
Family
ID=15334284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58143246A Granted JPS6033727A (en) | 1983-08-04 | 1983-08-04 | tuner device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6033727A (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6033729A (en) * | 1983-08-04 | 1985-02-21 | Matsushita Electric Ind Co Ltd | Tuner |
| EP0812066A4 (en) * | 1995-12-25 | 1999-03-24 | Matsushita Electric Industrial Co Ltd | HIGH FREQUENCY DEVICE |
| WO2022196642A1 (en) * | 2021-03-16 | 2022-09-22 | 株式会社村田製作所 | Transient voltage absorbing circuit |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0716124B2 (en) * | 1983-08-02 | 1995-02-22 | 松下電器産業株式会社 | Tuning device |
| JPS6033725A (en) * | 1983-08-03 | 1985-02-21 | Matsushita Electric Ind Co Ltd | tuning device |
| JPS6033726A (en) * | 1983-08-03 | 1985-02-21 | Matsushita Electric Ind Co Ltd | tuner device |
| JPS6033729A (en) * | 1983-08-04 | 1985-02-21 | Matsushita Electric Ind Co Ltd | Tuner |
-
1983
- 1983-08-04 JP JP58143246A patent/JPS6033727A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6033727A (en) | 1985-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0133799B1 (en) | Tuning system on dielectric substrates | |
| JPH0463569B2 (en) | ||
| JPS6033702A (en) | Filter | |
| JPH0542163B2 (en) | ||
| JPH0542162B2 (en) | ||
| JPH0463568B2 (en) | ||
| JPS6033723A (en) | tuner device | |
| JPS6033728A (en) | Tuner | |
| JPH0582764B2 (en) | ||
| JPS6032408A (en) | tuning device | |
| JPH0347763B2 (en) | ||
| JPH0548004B2 (en) | ||
| JPH0325043B2 (en) | ||
| JPS6033703A (en) | Filter | |
| JPH0325041B2 (en) | ||
| JPH0552682B2 (en) | ||
| JPS6033710A (en) | oscillation device | |
| JPS6033714A (en) | Amplifier | |
| JPS60165820A (en) | tuning device | |
| JPS60186107A (en) | Tuner | |
| JPS60165818A (en) | Tuning device | |
| JPH0354885B2 (en) | ||
| JPH0512882B2 (en) | ||
| JPS6033724A (en) | Tuner | |
| JPH0354883B2 (en) |