Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0646391B2 - Data transfer device - Google Patents
[go: Go Back, main page]

JPH0646391B2 - Data transfer device - Google Patents

Data transfer device

Info

Publication number
JPH0646391B2
JPH0646391B2 JP58133978A JP13397883A JPH0646391B2 JP H0646391 B2 JPH0646391 B2 JP H0646391B2 JP 58133978 A JP58133978 A JP 58133978A JP 13397883 A JP13397883 A JP 13397883A JP H0646391 B2 JPH0646391 B2 JP H0646391B2
Authority
JP
Japan
Prior art keywords
channel
command
data transfer
retry
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58133978A
Other languages
Japanese (ja)
Other versions
JPS6027053A (en
Inventor
幹雄 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP58133978A priority Critical patent/JPH0646391B2/en
Publication of JPS6027053A publication Critical patent/JPS6027053A/en
Publication of JPH0646391B2 publication Critical patent/JPH0646391B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/12Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/122Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Retry When Errors Occur (AREA)

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明はデータ転送装置におけるチャネルプログラムの
実行制御方式に関する。特に入出力装置からのコマンド
リピートまたはコマンドリトライ要求に応答する処理方
式に関する。
Description: TECHNICAL FIELD The present invention relates to a channel program execution control system in a data transfer device. In particular, it relates to a processing method for responding to a command repeat or command retry request from an input / output device.

〔従来技術の説明〕[Description of Prior Art]

従来、この種の処理装置は、入出力装置からのコマンド
リピートまたはコマンドリトライ要求を受付けたとき予
め設定して置いたコマンドリピートまたはコマンドリト
ライ要求により実行されるべきチャネルコマンド語(以
後CCWと略称する)の格納されている主記憶のアドレ
スによって主記憶からチャネルコマンド語をロードし、
このチャネルコマンド語のデータ転送を実行するために
必要で最適な情報に交換および編集した後(以後上記チ
ャネルコマンド語のロード、交換、編集からなる一連の
処理を「CCWフェッチ」と記述することとする。)、
この「CCWフェッチ」実行後の情報をチャネル制御装
置内のデータ転送部および対応するチャネルに与えるこ
とによってデータ転送を開始させていた。
2. Description of the Related Art Conventionally, a processing device of this type has a channel command word (hereinafter abbreviated as CCW) to be executed by a command repeat or command retry request set in advance when receiving a command repeat or command retry request from an input / output device. ) Load the channel command word from main memory by the stored main memory address of
After exchanging and editing the optimum information necessary for executing the data transfer of this channel command word (hereinafter, a series of processing including loading, exchanging and editing of the above channel command word is described as "CCW fetch"). Yes.),
The data transfer is started by giving the information after the execution of the "CCW fetch" to the data transfer unit and the corresponding channel in the channel control device.

この「CCWフェッチ」はチャネル制御装置内のマイク
ロプログラムが行っているが短時間で直ちに完了するこ
とはできず、特にチャネルコマンド語内の主記憶アドレ
スが理論アドレスで記述されており、チャネル制御装置
で絶対アドレスに変換した後にデータ転送を行うチャネ
ルDAT機能を有する装置においては比較的高速なテー
プ、ディスク、ドラムなどの入出力装置とデータ転送動
作を行うときにコマンドオーバーラン(入出力装置の機
械的なスピードによりチャネルから入出力装置に対して
送出する指令コードなどが時間的に間に合わなくなる現
象)、データオーバーラン(同じくチャネルと入出力装
置間のデータ転送が時間的に間に合わなくなる現象)が
しばしば発生する原因となっていた。
This "CCW fetch" is performed by the microprogram in the channel controller but cannot be completed immediately in a short time. Especially, the main memory address in the channel command word is described by the theoretical address. In a device having a channel DAT function that performs data transfer after converting to an absolute address at the time of command overrun (machine of Often, the command code sent from the channel to the I / O device will not be in time due to the constant speed), and data overrun (also the data transfer between the channel and the I / O device will not be in time). It was a cause of occurrence.

また、一般にマイクロプログラムはチャネル制御装置に
ひとつ存在し、配下の複数のチャネルを制御しているた
めひとつのチャネルの制御をしているときには他のチャ
ネルからマイクロプログラムに対する制御要求を待たせ
ることになるが、入出力装置からのコマンドリピートま
たはコマンドリトライ要求で再び前記「CCWフェッ
チ」を行うことになるためにマイクロプログラムの処理
時間が長くなり制御中でない他のチャネルの制御要求を
待たせ、上記他のチャネルのコマンドオーバーラン、デ
ータオーバーランを増加させる原因となっていた。
Further, generally, one microprogram exists in the channel control device and controls a plurality of subordinate channels, so that when one channel is controlled, another channel waits for a control request to the microprogram. However, since the "CCW fetch" is performed again by the command repeat request or the command retry request from the input / output device, the processing time of the microprogram becomes long, and the control request of another channel which is not under control is waited. It was a cause of increasing command overrun and data overrun of the channel.

〔発明の目的〕[Object of the Invention]

本発明は上記従来の欠点を解決するものであり、チャネ
ルコマンド語によって指定されたデータ転送を開始する
とき「CCWフェッチ」済の情報を主記憶装置に有する
チャネル対応の制御テーブルに設けられたリトライ情報
エリアに格納して置き、それによりコマンドオーバーラ
ンやデータオーバーランを防ぐことを目的とする。
The present invention solves the above-mentioned conventional drawbacks, and a retry provided in a channel-corresponding control table having "CCW fetched" information in the main memory when starting data transfer designated by a channel command word. It is stored in the information area and is intended to prevent command overruns and data overruns.

特に、入出力装置からのコマンドリピートまたはコマン
ドリトライの要求を受付けたとき、前記のリトライ情報
エリアに格納された情報でデータ転送を再開することに
よりコマンドリピートまたはコマンドリトライの要求を
した入出力装置に短時間で応答し、制御中のチャネルと
のデータ転送におけるコマンドオーバーラン、データオ
ーバーランを極力防ぐこと目的とし、その上、マイクロ
プログラムのコマンドリピートまたはコマンドリトライ
要求による処理を短時間で終了し、他のチャネルの制御
をすぐ開始することにより他のチャネルでのコマンドオ
ーバーラン、データオーバーランをも減少させることを
目的とするものである。
In particular, when a command repeat or command retry request from the input / output device is accepted, the data stored in the retry information area is restarted to restart the data transfer, and thus the input / output device requesting the command repeat or command retry is restarted. It responds in a short time and aims to prevent command overrun and data overrun in data transfer with the channel being controlled as much as possible, and in addition, finishes processing by command repeat or command retry request of microprogram in a short time, The purpose is to reduce command overruns and data overruns on other channels by immediately starting control of the other channels.

〔発明の特徴〕[Characteristics of the Invention]

入出力装置からの要求によりコマンドリピートまたはコ
マンドリトライの機能を実行可能な複数のチャネルと、
このチャネルを制御するチャネル制御装置と、前記チャ
ネル対応の制御テーブルを有する主記憶装置とを備えた
データ転送装置において、前記制御テーブル内に確保さ
れたリトライ情報エリアと、前記チャネル制御装置が少
なくとも指令コード、制御フラグ、転送バイト数、主記
憶アドレス情報を含むチャネルコマンド語によって指定
されたデータ転送を開始するとき、前記チャネルコマン
ド語に含まれる情報およびこの情報から変換した主記憶
内データエリアの絶対アドレス情報を前記リトライ情報
エリアに格納する手段と、前記チャネル制御装置が前記
入出力装置から前記コマンドリピートまたはコマンドリ
トライの要求を受付けたとき前記リトライ情報エリアに
格納された情報によってデータ転送を再開する手段とを
備えたことを特徴とする。
Multiple channels that can execute command repeat or command retry functions according to requests from input / output devices,
In a data transfer device including a channel control device for controlling this channel and a main storage device having a control table corresponding to the channel, a retry information area secured in the control table and at least a command issued by the channel control device. When data transfer specified by a channel command word including a code, control flag, transfer byte number, and main memory address information is started, the information contained in the channel command word and the absolute data area in the main memory converted from this information Means for storing address information in the retry information area, and resuming data transfer by the information stored in the retry information area when the channel control device receives the command repeat or command retry request from the input / output device Characterized by having means To.

〔実施例の説明〕[Explanation of Examples]

次に本発明について添付図面を参照して詳細に説明す
る。第1図は本発明の実施例データ転送装置を示すブロ
ック構成図である。本実施例は主記憶装置(以下MEM
と略称する)10に接続された主記憶制御装置(以下M
CUと略称する)11の出力側に中央処理装置(以下C
PUと略称する)12とチャネル制御装置(以下CHC
と略称する)13とが接続される。上記チャネル制御装
置13は、その複数のチャネル(以下CHUと略称す
る)14それぞれのI/Oインタフェース15を介して
接続された複数の入出力装置(以下I/Oと略称する)
16から構成されている。上記中央処理装置12とチャ
ネル制御装置13は主記憶制御装置11を介して主記憶
装置10にアクセス可能であり、中央処理装置12とチ
ャネル制御装置13は主記憶制御装置11を介して互い
に通信可能である。チャネル制御装置13は複数のチャ
ネル14を制御可能であり、チャネル14はI/Oイン
タフェース15を介して複数の入出力装置16とデータ
転送動作が可能である。主記憶装置10は各チャネル1
4に対応する制御テーブル(以下PCEと略称する)と
各入出力装置16に対応する制御テーブル(以下LCE
と略称する)を有する。
Next, the present invention will be described in detail with reference to the accompanying drawings. FIG. 1 is a block diagram showing a data transfer device according to an embodiment of the present invention. In this embodiment, a main memory device (hereinafter referred to as MEM
A main memory control device (hereinafter referred to as M
A central processing unit (hereinafter C) is provided on the output side of the CU 11.
PU 12 and channel controller (hereinafter referred to as CHC)
Abbreviated as 13) are connected. The channel control device 13 has a plurality of input / output devices (hereinafter abbreviated as I / O) connected via I / O interfaces 15 of respective channels (hereinafter abbreviated as CHU) 14 respectively.
It is composed of 16. The central processing unit 12 and the channel control unit 13 can access the main storage unit 10 via the main storage control unit 11, and the central processing unit 12 and the channel control unit 13 can communicate with each other via the main storage control unit 11. Is. The channel control device 13 can control a plurality of channels 14, and the channel 14 can perform a data transfer operation with a plurality of input / output devices 16 via an I / O interface 15. Main memory 10 for each channel 1
4 and a control table corresponding to each input / output device 16 (hereinafter LCE).
For short).

第2図はチャネル制御装置13のブロック構成図であ
る。このチャネル制御装置13はメモリアクセス部(以
下MACと略称する)20の出力側にチャネル制御部
(以下CMUと略称する)21とデータ転送部(以下C
DUと略称する)22とがその間を結合されて接続さ
れ、上記チャネル制御部21およびデータ転送部22そ
れぞれの出力はチャネル接続部(以下CPCと略称す
る)23の入力に接続される。上記チャネル接続部23
の出力には複数のチャネル14が接続される。メモリア
クセス部20はチャネル制御部21とデータ転送部22
からの要求によって主記憶制御装置11を介して主記憶
装置10へのアクセスおよび中央処理装置12との通信
の送受を行う。チャネル制御部21はマイクロプログラ
ムによって制御され、中央処理装置12との通信制御、
チャネルプログラムの実行制御、入出力装置16からの
要求解読などを行うとともにデータ転送部22、チャネ
ル14にデータ転送に必要な情報を与え動作を指示す
る。データ転送部22はチャネル制御部21から与えら
れた情報により主記憶制御装置11、メモリアクセス部
20、チャネル接続部23を介して主記憶装置10とチ
ャネル14間のデータ転送を行う。チャネル14はチャ
ネル制御部21から与えられた情報により入出力装置1
6を制御するとともにチャネル接続部23、I/Oイン
タフェース15を介してデータ転送部22と入出力装置
16間のデータ転送を行う。
FIG. 2 is a block diagram of the channel controller 13. The channel control device 13 includes a channel control unit (hereinafter abbreviated as CMU) 21 and a data transfer unit (hereinafter C as a unit) on the output side of a memory access unit (hereinafter abbreviated as MAC) 20.
22 and 22 are connected and connected to each other, and outputs of the channel control unit 21 and the data transfer unit 22 are connected to inputs of a channel connection unit (hereinafter abbreviated as CPC) 23. The channel connection unit 23
A plurality of channels 14 are connected to the output of. The memory access unit 20 includes a channel control unit 21 and a data transfer unit 22.
In response to a request from the main storage device 10, the main storage device 10 is accessed and communication with the central processing unit 12 is performed. The channel control unit 21 is controlled by a microprogram and controls communication with the central processing unit 12.
It controls the execution of the channel program, decodes the request from the input / output device 16, and gives the information necessary for the data transfer to the data transfer unit 22 and the channel 14 to instruct the operation. The data transfer unit 22 transfers data between the main storage device 10 and the channel 14 via the main storage control device 11, the memory access unit 20, and the channel connection unit 23 according to the information given from the channel control unit 21. The channel 14 is the input / output device 1 according to the information given from the channel controller 21.
6 is controlled, and data is transferred between the data transfer unit 22 and the input / output device 16 via the channel connection unit 23 and the I / O interface 15.

第3図(a)および(b)はチャネルプログラムのチャネルコ
マンド語(CCW)とこの(CCW)を主記憶装置10
からロードしデータ転送部22、チャネル14にデータ
転送を実行させるために必要で最適なデータに変換およ
び編集した「CCWフェッチ」後のデータを示したもの
である。
FIGS. 3 (a) and 3 (b) show the channel command word (CCW) of the channel program and this (CCW) as the main storage device 10.
The data after "CCW fetch", which has been loaded from, converted into the optimum data necessary for causing the data transfer unit 22 and the channel 14 to execute the data transfer, and edited, is shown.

すなわち指令コード(CMD)30と制御フラグ(FL
G)31から指令フラグ(CFLG)35;転送バイト
数(BC)32から転送バイト数(BC)36;転送バ
イト数(BC)32と主記憶論理アドレス(EDA)3
3からページ数(PGCT)34;主記憶論理アドレス
(EDA)33から主記憶絶対アドレス(ADA)37
とページテーブルアドレス(PTA)38をそれぞれ変
換および編集して求める。
That is, the command code (CMD) 30 and the control flag (FL
G) 31 to command flag (CFLG) 35; transfer byte number (BC) 32 to transfer byte number (BC) 36; transfer byte number (BC) 32 and main memory logical address (EDA) 3
3 to number of pages (PGCT) 34; main memory logical address (EDA) 33 to main memory absolute address (ADA) 37
And page table address (PTA) 38 are converted and edited respectively.

図中のページ数(PGCT)34、ページテーブルアド
レス(PTA)38はデータ転送中に生じた主記憶のペ
ージ更新のときに主記憶絶対アドレス(ADA)37を
変換し直すために使用する。指令フラグ(CFLG)3
5、転送バイト数(BC)36はデータ転送部22、チ
ャネル14に、また主記憶絶対アドレス(ADA)37
はデータ転送部22に与えられてデータ転送の制御情報
となる。
The number of pages (PGCT) 34 and the page table address (PTA) 38 in the figure are used to reconvert the main memory absolute address (ADA) 37 when the page of the main memory is updated during data transfer. Command flag (CFLG) 3
5, the transfer byte number (BC) 36 is stored in the data transfer unit 22, the channel 14, and the main memory absolute address (ADA) 37.
Is supplied to the data transfer unit 22 and serves as control information for data transfer.

これら第3図(b)に示す情報が後述するリトライ情報エ
リア44に格納される情報である。
The information shown in FIG. 3 (b) is the information stored in the retry information area 44 described later.

チャネルプログラムの実行においていわゆるチェインコ
マンド、チェインデータのとき次に実行される可能性が
最も強い「CCWのフェッチ」を先取りして行うことを
「CCWプリフェッチ」と略称する。
When a so-called chain command or chain data is most likely to be executed next in the execution of a channel program, the "CCW fetch" that is most likely to be executed next is performed in advance is called "CCW prefetch".

「CCWプリフェッチ」、「CCWフェッチ」はチャネ
ル制御部21のマイクロプログラムが行うのであるが、
処理時間が長くなり特に主記憶論理アドレス33から主
記憶絶対アドレス37への変換の処理時間が長くなる。
The "CCW prefetch" and "CCW fetch" are performed by the microprogram of the channel control unit 21,
The processing time becomes long, and particularly the processing time for converting the main memory logical address 33 into the main memory absolute address 37 becomes long.

第4図には主記憶装置10に存在する1台のチャネル制
御装置13配下の制御テーブルの形式を示した。主記憶
装置10内にはソフトウェアでは直接アクセスできず中
央処理装置12、チャネル制御装置13のハードウェア
が独自に定義し使用しているエリアがあり、このエリア
を「アンダーバーエリア」と称する。前記制御テーブル
はこの「アンダーバーエリア」に存在する。図のチャネ
ル制御装置の制御テーブル40はチャネル制御装置13
対応の制御テーブル、チャネルの制御テーブル41はチ
ャネル14対応の制御テーブルであり、入出力装置の制
御テーブル42は入出力装置16対応の制御テーブルで
ある。チャネルの制御テーブル41はチャネル14の状
態管理、チャネル14で実行中のチャネルプログラムの
管理を行うための制御情報エリア43と本発明の構成要
件のひとつであるリトライ情報エリア44とからなる。
FIG. 4 shows the format of the control table under the control of one channel control device 13 existing in the main storage device 10. There is an area in the main storage device 10 that cannot be directly accessed by software and is uniquely defined and used by the hardware of the central processing unit 12 and the channel control device 13. This area is called an "underbar area". The control table exists in this "underbar area". The control table 40 of the illustrated channel controller is the channel controller 13
The corresponding control table and channel control table 41 is a control table corresponding to the channel 14, and the input / output device control table 42 is a control table corresponding to the input / output device 16. The channel control table 41 includes a control information area 43 for managing the state of the channel 14 and a channel program being executed on the channel 14, and a retry information area 44 which is one of the constituent features of the present invention.

第5図はチャネル制御部21内のマイクロプログラムが
チャネル制御部21内の記憶手段(例えばスクラッチパ
ッドメモリ)に格納済の「CCWプリフェッチ」または
「CCWフェッチ」後の情報によりデータ転送部22、
チャネル14にデータ転送を指示するルーチンのフロー
チャートであり、この指示完了後前記情報の内容をすべ
てリトライ情報エリア44に格納することにより入出力
装置16からのコマンドリピートまたはコマンドリトラ
イ要求で必要となる情報を格納して置く。
FIG. 5 shows a data transfer unit 22 according to information after "CCW prefetch" or "CCW fetch" in which a microprogram in the channel control unit 21 has been stored in a storage unit (for example, a scratch pad memory) in the channel control unit 21,
8 is a flowchart of a routine for instructing data transfer to the channel 14, and by storing all the contents of the information in the retry information area 44 after completion of this instruction, information necessary for command repeat or command retry request from the input / output device 16 Store and put.

第6図はチャネル制御部21内のマイクロプログラムが
入出力装置16からの要求コードを解読して、同一チャ
ネルコマンド語の繰返しを要求するコマンドリピート、
同一チャネルコマンド語の再試行を要求するコマンドリ
トライ(コマンドリピート、コマンドリトライともにチ
ェインデータでチェインされているチャネルコマンド語
の実行中に入出力装置から要求された時は、チェインデ
ータの先頭のチャネルコマンド語から再開される。)要
求であるかチェックし、その要求であるときに応答する
処理を行うフローチャートである。コマンドリピート、
コマンドリトライ要求であるときは再び「CCWフェッ
チ」処理は行わずにリトライ情報エリア44の内容でデ
ータ転送部22、チャネル14にデータ転送の指示を行
う。
FIG. 6 shows a command repeat in which the microprogram in the channel controller 21 decodes the request code from the input / output device 16 and requests the repetition of the same channel command word.
Command retry requesting the retry of the same channel command word (Both command repeat and command retry are requested by the input / output device while the channel command word chained by chain data is being executed. It is restarted from the word.) It is a flowchart which performs the process which checks whether it is a request and responds when it is the request. Command repeat,
If it is a command retry request, the "CCW fetch" process is not performed again, and the data transfer unit 22 and the channel 14 are instructed to transfer data by the contents of the retry information area 44.

ここでチェインデータでチェインされているチャネルコ
マンド語を実行中にコマンドリピートまたはコマンドリ
トライの要求を受け付けた時、チェインデータの先頭の
チャネルコマンド語から再開する理由について説明す
る。
Here, the reason for restarting from the first channel command word of the chain data when a command repeat or command retry request is accepted during execution of a channel command word chained by chain data will be described.

チェインデータでチェインされた複数のチャネルコマン
ド語は入出力装置から見てひとつのチャネルコマンド語
と同等である。チェインデータとはチェインデータの先
頭のチャネルコマンド語内のコマンドを使用し、この先
頭のチャネルコマンド語を含むチェインデータでチェイ
ンされている複数のチャネルコマンド語内で指定された
複数の主記憶のエリアと入出力装置間でデータ転送を行
わせる機能である。コマンドリピート、コマンドリトラ
イ共に入出力装置は現在実行中のデータ転送に対応して
いるコマンドを再度チャネルから受け取り再実行するの
であるから当然チェインデータの先頭のチャネルコマン
ド語から再開することになる。
A plurality of channel command words chained by the chain data are equivalent to one channel command word when viewed from the input / output device. Chain data uses the command in the first channel command word of the chain data, and the area of multiple main memory specified in the multiple channel command words chained by the chain data that includes this first channel command word. This is a function to transfer data between the input and output devices. In both the command repeat and the command retry, the input / output device receives the command corresponding to the data transfer currently being executed from the channel again and re-executes it, so that the channel command word at the beginning of the chain data is naturally restarted.

コマンドリピートまたはコマンドリトライを実行するた
め必要最少限のものは実行中のチャネルコマンド語がチ
ェインデータでチェインされてなければそのアドレスで
あり、チェインデータでチェインされていればチェイン
データの先頭のチャネルコマンド語のアドレスである。
入出力装置からコマンドリピートまたはコマンドリトラ
イ要求を受け付けた場合は再開するデータ転送の先頭の
チャネルコマンド語については、リトライ情報エリア4
4の内容でデータ転送部22、チャネル14にデータ転
送の指示を行うが2番目以降のチャネルコマンド語につ
いては、通常の実行と同じように保持しているチャネル
コマンド語のアドレスで、チャネルコマンド語を主記憶
からフェッチし、チャネルコマンド語内論理アドレスを
絶対アドレスに変換し、データ転送を行うことになる。
但し、2番目以降のチャネルコマンド語については実際
に必要となる前にそのチャネルコマンド語をフェッチ
し、チャネルコマンド語内論理アドレスを絶対アドレス
に変換して置くことができるためコマンドオーバーラ
ン、データオーバーランを減少させることができるので
ある。
The minimum required to execute command repeat or command retry is the address of the channel command word being executed if it is not chained with chain data, or the channel command at the beginning of chain data if it is chained with chain data. Is the address of a word.
When a command repeat or command retry request is received from the I / O device, the channel information word at the beginning of the data transfer is restarted.
The data transfer unit 22 and the channel 14 are instructed to transfer data according to the contents of No. 4, but the second and subsequent channel command words are the addresses of the channel command words held in the same manner as in normal execution. Is fetched from the main memory, the logical address in the channel command word is converted into an absolute address, and the data is transferred.
However, for the second and subsequent channel command words, that channel command word can be fetched before it is actually needed, and the logical address in the channel command word can be converted and placed as an absolute address, so command overrun, data over Runs can be reduced.

サーチ系のコマンドはチャネル制御装置から見ればライ
ト系のコマンドと同等である。コマンドリピート、コマ
ンドリトライについてもサーチ系のコマンドはライト系
のコマンドと同等に実行される。
Search-type commands are equivalent to write-type commands when viewed from the channel controller. Regarding command repeat and command retry, search commands are executed in the same manner as write commands.

TICコマンドは入出力装置には見えない。チャネル制
御装置はTICコマンドによって、チャネルプログラム
の無条件分岐を行い、その分岐先のチャネルコマンド語
によりチャネルプログラムを続行する。従って、入出力
装置がTICコマンドに対してコマンドリピート、コマ
ンドリトライを要求することはないので特別な考慮をし
なくて良い。
The TIC command is invisible to the I / O device. The channel controller performs an unconditional branch of the channel program by the TIC command, and continues the channel program by the channel command word of the branch destination. Therefore, since the input / output device does not request the command repeat and the command retry for the TIC command, no special consideration is required.

〔効果の説明〕[Explanation of effects]

本発明は、以上説明したようにリトライ情報エリアにチ
ャネル制御に必要なチャネルコマンドに含まれる情報お
よびこの情報から変換された主記憶内のデータエリアの
絶対アドレス情報が保持されているため、入出力装置か
らのコマンドリピート、コマンドリトライ要求に応答し
て、データ転送ができ、マイクロプログラムの処理時間
を短縮し、チャネル制御装置において、コマンドオーバ
ーラン、データオーバーランを容易に減少させる効果が
ある。
According to the present invention, as described above, the retry information area holds the information included in the channel command necessary for channel control and the absolute address information of the data area in the main memory converted from this information. Data can be transferred in response to a command repeat request or a command retry request from the device, and the processing time of the microprogram can be shortened, and command overrun and data overrun can be easily reduced in the channel control device.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の実施例を示すシステム構成ブロック
図。 第2図はチャネル制御装置のブロック構成図。 第3図(a)はチャネルコマンド語形式図。 第3図(b)はチャネルコマンド語「CCWフェッチ」完
了後のデータ形式図。 第4図は主記憶装置内のチャネル制御装置配下の制御テ
ーブル形式図。 第5図はマイクロプログラムがリトライ情報エリアに情
報を格納するときのフローチャト。 第6図はマイクロプログラムが入出力装置からのコマン
ドリピートまたはコマンドリトライ要求に応答する処理
のフローチャート。 10……主記憶装置(MEM)、11……主記憶制御装
置(MCU)、12……中央処理装置(CPU)、13
……チャネル制御装置(CHC)、14……チャネル
(CHU)、15……I/Oインタフェース、16……
入出力装置(I/O)、20……メモリアクセス部(M
AC)、21……チャネル制御部(CMU)、22……
データ転送部(CDU)、23……チャネル接続部(C
PC)、30……指令コード、31……制御フラグ、3
2……転送バイト数、33……主記憶論理アドレス、3
4……ページ数、35……指令フラグ、36……転送バ
イト数、37……主記憶絶対アドレス、38……ページ
テーブルアドレス、40……チャネル制御装置の制御テ
ーブル(IOCE)、41……チャネルの制御テーブル
(PCE)、42……入出力装置の制御テーブル(LC
E)、43……制御情報エリア、44……リトライ情報
エリア。
FIG. 1 is a system configuration block diagram showing an embodiment of the present invention. FIG. 2 is a block diagram of the channel control device. FIG. 3 (a) is a channel command word format diagram. FIG. 3 (b) is a data format diagram after completion of the channel command word "CCW fetch". FIG. 4 is a control table format diagram under the channel control device in the main memory. FIG. 5 is a flow chart when the microprogram stores information in the retry information area. FIG. 6 is a flowchart of a process in which the microprogram responds to a command repeat or command retry request from the input / output device. 10 ... Main memory unit (MEM), 11 ... Main memory control unit (MCU), 12 ... Central processing unit (CPU), 13
...... Channel control unit (CHC), 14 ...... Channel (CHU), 15 ...... I / O interface, 16 ......
Input / output device (I / O), 20 ... Memory access unit (M
AC), 21 ... Channel control unit (CMU), 22 ...
Data transfer unit (CDU), 23 ... Channel connection unit (C
PC), 30 ... Command code, 31 ... Control flag, 3
2 ... Transfer byte number, 33 ... Main memory logical address, 3
4 ... Page number, 35 ... Command flag, 36 ... Transfer byte number, 37 ... Main memory absolute address, 38 ... Page table address, 40 ... Channel control unit control table (IOCE), 41 ... Channel control table (PCE), 42 ... Input / output device control table (LC
E), 43 ... Control information area, 44 ... Retry information area.

フロントページの続き (56)参考文献 特開 昭58−40644(JP,A) 特開 昭54−51741(JP,A) 特開 昭51−23044(JP,A) 特開 昭48−20446(JP,A) 特開 昭54−133852(JP,A) 特開 昭55−124826(JP,A) 山谷正巳著「図解コンピュータシリーズ 仮想記憶システム入門」,株式会社オーム 社,昭和53年10月10日発行,PP.97− 100Continuation of the front page (56) Reference JP-A-58-40644 (JP, A) JP-A-54-51741 (JP, A) JP-A-51-23044 (JP, A) JP-A-48-20446 (JP , A) JP-A-54-133852 (JP, A) JP-A-55-124826 (JP, A) Masami Yamatani, "Introduction to Virtual Computer System for Illustrated Computer Series", Ohmsha, October 10, 1978. Issued, PP. 97-100

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】入出力装置からのコマンドリピートまたは
コマンドリトライの要求を実行する複数のチャネルと、 このチャネルを制御するチャネル制御装置と、 前記チャネルに対応する制御テーブルを有する主記憶装
置と を備えたデータ転送装置において、 前記制御テーブル内に確保されたリトライ情報エリア
と、 前記チャネル制御装置が少なくとも指令コード、制御フ
ラグ、転送バイト数および主記憶アドレス情報を含むチ
ャネルコマンド語によって指定されたデータ転送を開始
するときに、前記チャネルコマンド語に含まれる情報お
よびこの情報から変換した主記憶内データエリアの絶対
アドレス情報を前記リトライ情報エリアに格納する手段
と、 前記チャネル制御装置が前記入出力装置からの前記コマ
ンドリピートまたはコマンドリトライの要求を受付けた
ときは前記リトライ情報エリアに格納された情報によっ
てデータ転送を再開する手段と を備えたことを特徴とするデータ転送装置。
1. A plurality of channels for executing a command repeat or command retry request from an input / output device, a channel control device for controlling the channels, and a main storage device having a control table corresponding to the channels. In the data transfer device, the retry information area secured in the control table, and the data transfer specified by the channel control device by a channel command word including at least a command code, a control flag, the number of transfer bytes, and main memory address information. Means for storing the information contained in the channel command word and the absolute address information of the data area in the main memory converted from this information in the retry information area when the channel command word is started from the input / output device. Command repeat or command repeat Lai upon receiving the request data transfer apparatus characterized by comprising a resuming unit data transfer by the information stored in the retry information area.
JP58133978A 1983-07-21 1983-07-21 Data transfer device Expired - Lifetime JPH0646391B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58133978A JPH0646391B2 (en) 1983-07-21 1983-07-21 Data transfer device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58133978A JPH0646391B2 (en) 1983-07-21 1983-07-21 Data transfer device

Publications (2)

Publication Number Publication Date
JPS6027053A JPS6027053A (en) 1985-02-12
JPH0646391B2 true JPH0646391B2 (en) 1994-06-15

Family

ID=15117520

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58133978A Expired - Lifetime JPH0646391B2 (en) 1983-07-21 1983-07-21 Data transfer device

Country Status (1)

Country Link
JP (1) JPH0646391B2 (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5123044A (en) * 1974-08-21 1976-02-24 Hitachi Ltd Nyushutsuryokuno seigyosochi

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
山谷正巳著「図解コンピュータシリーズ仮想記憶システム入門」,株式会社オーム社,昭和53年10月10日発行,PP.97−100

Also Published As

Publication number Publication date
JPS6027053A (en) 1985-02-12

Similar Documents

Publication Publication Date Title
JPH0646391B2 (en) Data transfer device
JPH0646392B2 (en) Data transfer device
JPS6142293B2 (en)
JPS6212531B2 (en)
JP2644857B2 (en) Data transfer method
JP3130798B2 (en) Bus transfer device
JP2599184B2 (en) DMAC read transfer controller
JPH05216507A (en) Program changing method for programmable controller
JPS61118858A (en) Channel controlling system
JPH01129334A (en) Data control system for cache memory
JPH0241547A (en) I/O adapter status notification method
JPS6212555B2 (en)
JPH04338852A (en) File transfer program with interruption restart mechanism
JPS6212535B2 (en)
JPS6113617B2 (en)
JPS5958518A (en) Input and output control system
JPH0424733B2 (en)
JPS6242307B2 (en)
JPH0260011B2 (en)
JPH0561668B2 (en)
JPH04199217A (en) Input/output control method
JPS6175942A (en) Disk cache control system
JPH09305536A (en) Bus transfer method and information processor for the same
JPH0685154B2 (en) Intermediate buffer control method
JPS58207135A (en) Access system of internal memory