JPH07110100B2

JPH07110100B2 - Circuit and circuit breaker control device

Info

Publication number: JPH07110100B2
Application number: JP61016267A
Authority: JP
Inventors: 一郎有信
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1986-01-27
Filing date: 1986-01-27
Publication date: 1995-11-22
Anticipated expiration: 2010-11-22
Also published as: JPS62173929A

Description

【発明の詳細な説明】［産業上の利用分野］この発明は回路しゃ断器、特にその事故電流検出に関す
るものである。Description: TECHNICAL FIELD The present invention relates to a circuit breaker, and more particularly to detection of a fault current in the circuit breaker.

［従来の技術］第５図に、例えば特開昭60-32211号に示されたような従
来の回路しゃ断器の制御回路を示す。図において、３相
電源に接続される電源側端子（101），（102），（10
3）はそれぞれ開離接点（201），（202），（203）を介
して各対応する負荷側端子（301），（302），（303）
に接続されている。電源側端子（101），（102），（10
3）と負荷側端子（301），（302），（303）との間の各
電路には各相ごとに電流検出用の変流器（21），（2
2），（23）がそれぞれ設けられている。各変流器（2
1），（22），（23）の２次側には２次出力の絶対値を
得るための全波整流回路（31），（32），（33）がそれ
ぞれ接続されている。各全波整流回路（31），（32），
（33）の出力側に負担回路（41），（42），（43）がそ
れぞれ接続されている。各負担回路（41），（42），
（43）の各第１の出力端子は対応する信号変換回路（9
1），（92），（93）にそれぞれ接続されている。信号
変換回路（91），（92），（93）は各負担回路（41），
（42），（43）に誘起する出力信号の実効値または平均
値を得るためのものである。信号変換回路（91），（9
2），（93）の各出力信号は対応するダイオード（16
1），（162），（163）からなるOR回路（160）に入力さ
れる。負担回路（41），（42），（43）の各第２の出力
端子はそれぞれダイオード（131），（132），（133）
からなる最大値検出手段としてのOR回路（130）の各入
力端子に接続されている。なお、各負担回路（41），
（42），（43）の第２の出力端子とは反対側の端部は共
通電位点（アース）に接続されている。OR回路（130）
は交流電路（10）に流れる電流の最大値に対応する信号
を出力する。OR回路（130）の出力側はツエナーダイオ
ード（140）を介して時限発生回路（150）に接続されて
いる。時限発生回路（150）の出力端子はサイリスタ（1
20）のゲートに接続されている。また信号変換回路（9
1），（92），（93）の各出力信号のうち最大のものをO
R回路（160）を介して受信し、デジタル信号に変換する
A/D変換回路（100）が設けられている。A/D変換回路（1
00）の各出力はマイクロコンピュータ（110）に入力さ
れる。A/D変換回路（100）及びマイクロコンピュータ
（110）には作動用電源として電源回路（500）が設けら
れている。またマイクロコンピュータ（110）の出力信
号がサイリスタ（120）に入力されるように構成されて
いる。サイリスタ（120）には直列に釈放形過電流引外
し装置（80）が接続されている。この釈放形過電流引外
し装置は前述の開離接点（201），（202），（203）と
機械的に連動するように構成されている。[Prior Art] FIG. 5 shows a control circuit of a conventional circuit breaker as disclosed in, for example, JP-A-60-32211. In the figure, power supply side terminals (101), (102), (10
3) is the corresponding load-side terminals (301), (302), (303) via the break contacts (201), (202), (203), respectively.
It is connected to the. Power supply side terminals (101), (102), (10
3) and the load side terminals (301), (302), (303) in each circuit, current transformer (21), (2) for current detection for each phase.
2) and (23) are provided respectively. Each current transformer (2
Full-wave rectifier circuits (31), (32), and (33) for obtaining the absolute value of the secondary output are connected to the secondary sides of 1), (22), and (23), respectively. Each full-wave rectifier circuit (31), (32),
Burden circuits (41), (42), and (43) are connected to the output side of (33), respectively. Each burden circuit (41), (42),
Each of the first output terminals of (43) has a corresponding signal conversion circuit (9
1), (92) and (93) respectively. The signal conversion circuits (91), (92), (93) are the burden circuits (41),
This is to obtain the effective value or average value of the output signal induced in (42) and (43). Signal conversion circuit (91), (9
2) and (93) output signals correspond to the corresponding diode (16
It is input to the OR circuit (160) consisting of 1), (162) and (163). The second output terminals of the burden circuits (41), (42), (43) are diodes (131), (132), (133), respectively.
Is connected to each input terminal of the OR circuit (130) as the maximum value detecting means. In addition, each burden circuit (41),
The ends of (42) and (43) opposite to the second output terminal are connected to a common potential point (earth). OR circuit (130)
Outputs a signal corresponding to the maximum value of the current flowing through the AC circuit (10). The output side of the OR circuit (130) is connected to the time generation circuit (150) via the Zener diode (140). The output terminal of the time generation circuit (150) is a thyristor (1
20) is connected to the gate. In addition, the signal conversion circuit (9
1), (92), (93) output signals
Received via R circuit (160) and converted to digital signal
An A / D conversion circuit (100) is provided. A / D conversion circuit (1
Each output of 00) is input to the microcomputer (110). The A / D conversion circuit (100) and the microcomputer (110) are provided with a power supply circuit (500) as an operating power supply. The output signal of the microcomputer (110) is input to the thyristor (120). A release type overcurrent trip device (80) is connected in series to the thyristor (120). This release type overcurrent trip device is configured to mechanically interlock with the above-mentioned break contacts (201), (202), (203).

以上のような構成の回路しゃ断器において交流電路に短
絡事故でない一般の規模の事故電流が流れると、各相に
対応する変流器（21），（22），（23）はそれらに固有
の変流比で上記事故電流を検出し２次側に出力電流を誘
起する。各出力電流はそれぞれ全波整流回路（31），
（32），（33）により直流化され、各対応する負担回路
（41），（42），（43）にそれぞれ供給される。このと
き負担回路（41），（42），（43）に誘起する信号電圧
波形は周知の絶対値波形になる。各負担回路（41），
（42），（43）の出力信号は各相ごとに信号変換回路
（91），（92），（93）によってそれらの実効値または
平均値に対応する信号に変換される。信号変換回路（9
1），（92），（93）の実効値または平均値出力はOR回
路（160）を介してそれらの最大値がA/D変換回路（10
0）に入力される。A/D変換回路（100）はこのようにし
て入力されたアナログ信号をデジタル信号に変換する。
このデジタル信号はマイクロコンピュータ（110）に入
力され、マイクロコンピュータ（110）は所定のプログ
ラムに従いこのデジタル信号入力のレベル判別を実行す
る。さらに、このレベル判別の結果に基づいて所定に限
時動作を行い、その出力ポート（116）から出力信号を
発する。マイクロコンピュータ（110）の出力ポート（1
16）から発せられた出力信号は、サイリスタ（120）の
ゲートに印加される。サイリスタ（120）はこの信号に
よりトリガされ、ターンオンし釈放電磁引外し装置（8
0）を駆動する。そして釈放形電磁引外し装置（80）と
図示しない作動装置および釈放可能装置を介して、機械
的に連動する開離接点（201），（202），（203）が開
離し、電路がしゃ断される。When a general-scale fault current that is not a short-circuit fault flows in the AC circuit in the circuit breaker configured as described above, the current transformers (21), (22), (23) corresponding to each phase are unique to them. The fault current is detected by the current change ratio and the output current is induced on the secondary side. Each output current is a full-wave rectifier circuit (31),
It is converted into a direct current by (32) and (33) and supplied to the corresponding burden circuits (41), (42) and (43), respectively. At this time, the signal voltage waveforms induced in the burden circuits (41), (42), (43) are known absolute value waveforms. Each burden circuit (41),
The output signals of (42) and (43) are converted into signals corresponding to their effective value or average value by the signal conversion circuits (91), (92) and (93) for each phase. Signal conversion circuit (9
The maximum value of the effective value or average value output of 1), (92) and (93) is output via the OR circuit (160) to the A / D conversion circuit (10
It is input to 0). The A / D conversion circuit (100) converts the analog signal thus input into a digital signal.
This digital signal is input to the microcomputer (110), and the microcomputer (110) executes the level determination of this digital signal input according to a predetermined program. Further, a predetermined time-delay operation is performed based on the result of the level discrimination, and an output signal is output from the output port (116). Microcomputer (110) output port (1
The output signal from 16) is applied to the gate of thyristor (120). The thyristor (120) is triggered by this signal to turn on and release the electromagnetic trip device (8
Drive 0). Then, the release type electromagnetic tripping device (80), the actuating device (not shown), and the releasable device open mechanically interlocking open / close contacts (201), (202), (203) to interrupt the electric circuit. It

他方、短絡事故などの大きな事故電流が生じた時は、事
故電流に対応して負担回路（41），（42），（43）に誘
起された事故電流に対応した電圧信号は、ダイオード
（131），（132），（133）からなるOR回路（130）に入
力される。OR回路（130）の出力側はツエナーダイオー
ド（140）を介して時限発生回路（150）に接続されてい
るので、OR回路（130）の出力レベルがツエナーダイオ
ード（140）のツエナー電圧を越えると時限発生回路（1
50）に信号が入力される。時限発生回路（150）はこの
信号にもとづいて所定の限時動作を行い、サイリスタ
（120）のゲートをトリガして釈放形電磁引外し装置（8
0）を駆動し、回路しゃ断器はすみやかに電路をしゃ断
する。On the other hand, when a large fault current such as a short-circuit fault occurs, the voltage signal corresponding to the fault current induced in the burden circuits (41), (42) and (43) in response to the fault current is changed to the diode (131). ), (132), (133). Since the output side of the OR circuit (130) is connected to the time generation circuit (150) via the zener diode (140), if the output level of the OR circuit (130) exceeds the zener voltage of the zener diode (140). Time generation circuit (1
The signal is input to 50). The time limit generation circuit (150) performs a predetermined time delay operation based on this signal to trigger the gate of the thyristor (120) to release the electromagnetic trip device (8
0) is driven, and the circuit breaker immediately cuts the electric circuit.

［発明が解決しようとする問題点］従来の回路しゃ断器の制御回路は以上のように構成され
ているので、第１に各相の事故電流を検出し、その最大
値（OR回路出力値）を得なければならない。第２に各相
ごとに実効値（又は平均値）を検出回路を設けなければ
ならない。第３に事故電流の検出を実効値あるいは平均
値で行うため回路が複雑で高価となり、また各検出回路
の出力レベルを調整する工程が必要であるという問題点
があった。[Problems to be Solved by the Invention] Since the control circuit of the conventional circuit breaker is configured as described above, firstly, the fault current of each phase is detected and its maximum value (OR circuit output value) is detected. Must get Secondly, a detection circuit for detecting an effective value (or an average value) must be provided for each phase. Thirdly, there is a problem that the circuit is complicated and expensive because the fault current is detected by an effective value or an average value, and a step of adjusting the output level of each detection circuit is required.

この発明は以上のような問題点を解決するためになされ
たものであり、簡単な回路構成で検出回路の出力レベル
調整をなくした安価で高性能な回路しゃ断器の制御回路
を提供することを目的としている。The present invention has been made to solve the above problems, and an object of the present invention is to provide an inexpensive and high-performance control circuit for a circuit breaker which eliminates the output level adjustment of the detection circuit with a simple circuit configuration. Has an aim.

［問題点を解決するための手段］この発明に係る回路しゃ断器の制御装置は事故電流の発
生した相の弁別をするために最大相弁別回路を用い、演
算処理における実効値演算機能を信号変換回路と演算処
理回路とに分担させている。[Means for Solving Problems] A control device for a circuit breaker according to the present invention uses a maximum phase discriminating circuit to discriminate a phase in which a fault current has occurred, and converts an effective value arithmetic function in arithmetic processing into a signal. The circuit and the arithmetic processing circuit are shared.

［作用］最大相弁別回路は各相の事故電流のうち最大のものだけ
を抽出し、その信号のみを信号変換回路に導く。信号変
換回路はその入力信号の２乗平均値を出力する。演算処
理回路は２乗平均値の平方根を演算する。[Operation] The maximum phase discrimination circuit extracts only the maximum one of the fault currents of each phase and guides only the signal to the signal conversion circuit. The signal conversion circuit outputs the root mean square value of the input signal. The arithmetic processing circuit calculates the square root of the root mean square value.

［実施例］第１図にこの発明に係る回路しゃ断器の制御回路の一実
施例を示す。第１図において、第５図に示す従来例と同
一の番号を付したものは同一の機能を有するものとす
る。[Embodiment] FIG. 1 shows an embodiment of a control circuit for a circuit breaker according to the present invention. In FIG. 1, the components having the same numbers as those in the conventional example shown in FIG. 5 have the same functions.

３相電源に接続される電源側端子（101），（102），
（103）はそれぞれ開離接点（201），（202），（203）
を介して各対応する負荷側端子（301），（302），（30
3）に接続されている。電源側端子（101），（102），
（103）と負荷側端子（301），（302），（303）との間
の各電路には各相ごとに電流検出用の変流器（21），
（22），（23）がそれぞれ設けられている。各変流器
（21），（22），（23）の２次側には２次出力の絶対値
を得るための全波整流回路（31），（32），（33）がそ
れぞれ接続されている。各全波整流回路（31），（3
2），（33）の出力側に負担回路（41），（42），（4
3）がそれぞれ接続されている。各負担回路（41），（4
2），（43）の各第１の出力端子（レベル微調整された
信号の出力端子）は、入力された信号のうち最大振幅値
を有する信号源の信号のみを出力するように構成された
最大相弁別回路（400）に接続されている。最大相弁別
回路（400）により弁別された信号を出力する出力端子
は信号変換回路（90）に接続されている。信号変換回路
（90）は、最大相弁別回路（400）により弁別された信
号の２乗平均値を得るためのものである。負担回路（4
1），（42），（43）の各第２の出力端子はそれぞれダ
イオード（131），（132），（133）よりなる電流セン
サ手段の第２の出力信号を得るために最大値検出手段と
してのOR回路（130）の各入力端子に接続されている。
なお、各負担回路（41），（42），（43）の第２の出力
端子とは反対側の端部は共通電位点（アース）に接続さ
れている。ここで、変流器（21），（22），（23），全
波整流回路（31），（32），（33）負担回路（41），
（42），（43）は交流電路（10）の電流を検出する電流
検出回路（200）を構成している。OR回路（130）は交流
電路（10）に流れる電流の最大値に対応する信号を出力
する。OR回路（130）の出力側はツエナーダイオード（1
40）を介して時限発生回路（150）に接続されている。
時限発生回路（150）の出力端子はサイリスタ（120）の
ゲートに接続されている。また信号変換回路（90）の出
力信号をデジタル信号に変換するA/D変換回路（100）が
設けられている。A/D変換回路（100）の各出力はマイク
ロコンピュータ（110）に入力される。A/D変換回路（10
0）及びマイクロコンピュータ（110）の作動用電源とし
て電源回路（500）が設けられている。またマイクロコ
ンピュータ（110）の出力信号がサイリスタ（120）に入
力されるように構成されている。サイリスタ（120）に
は直列に釈放形過電流引外し装置（80）が接続されてい
る。この釈放形過電流引外し装置は前述の開離接点（20
1），（202），（203）と機械的に連動するように構成
されている。Power supply side terminals (101), (102), which are connected to the three-phase power supply
(103) is a break contact (201), (202), (203), respectively.
Through the corresponding load side terminals (301), (302), (30
3) is connected to. Power supply side terminals (101), (102),
A current transformer (21) for current detection is provided for each phase in each electric path between the (103) and the load side terminals (301), (302), (303).
(22) and (23) are provided respectively. Full-wave rectifier circuits (31), (32), (33) for obtaining the absolute value of the secondary output are connected to the secondary side of each current transformer (21), (22), (23), respectively. ing. Each full-wave rectifier circuit (31), (3
2), (33) output side load circuit (41), (42), (4
3) are connected respectively. Each burden circuit (41), (4
Each of the first output terminals (2) and (43) (the output terminal of the signal whose level is finely adjusted) is configured to output only the signal of the signal source having the maximum amplitude value among the input signals. It is connected to the maximum phase discrimination circuit (400). An output terminal for outputting a signal discriminated by the maximum phase discrimination circuit (400) is connected to the signal conversion circuit (90). The signal conversion circuit (90) is for obtaining the root mean square value of the signals discriminated by the maximum phase discrimination circuit (400). Burden circuit (4
Each of the second output terminals 1), (42) and (43) has a maximum value detecting means for obtaining a second output signal of the current sensor means composed of diodes (131), (132) and (133), respectively. Is connected to each input terminal of the OR circuit (130).
The ends of the burden circuits (41), (42) and (43) on the opposite side of the second output terminal are connected to a common potential point (earth). Here, current transformers (21), (22), (23), full-wave rectifier circuits (31), (32), (33) burden circuit (41),
(42) and (43) form a current detection circuit (200) that detects the current in the AC circuit (10). The OR circuit (130) outputs a signal corresponding to the maximum value of the current flowing through the AC electric circuit (10). The output side of the OR circuit (130) is a Zener diode (1
It is connected to the time generation circuit (150) via 40).
The output terminal of the time generation circuit (150) is connected to the gate of the thyristor (120). An A / D conversion circuit (100) that converts the output signal of the signal conversion circuit (90) into a digital signal is also provided. Each output of the A / D conversion circuit (100) is input to the microcomputer (110). A / D conversion circuit (10
0) and a power supply circuit (500) as a power supply for operating the microcomputer (110). The output signal of the microcomputer (110) is input to the thyristor (120). A release type overcurrent trip device (80) is connected in series to the thyristor (120). This release type overcurrent trip device is based on the above-mentioned break contact (20
It is configured to mechanically interlock with 1), (202), and (203).

第３図に示すブロック図および第４図に示すフローチャ
ートを用いて、マイクロコンピュータ（110）の構成お
よび処理過程を説明する。第３図においてマイクロコン
ピュータ（110）はデータバス（112）およびアドレスバ
ス（113）を介してCPU（111）,ROM（114）,RAM（115）
およびI/Oポート（116）で構成されている。データバス
（112）およびアドレスバス（113）の一部はA/D変換回
路（100）に接続されている。一般にROM（114）には所
定の信号処理を実行するためのプログラムを含み、CPU
（111）は所定のクロック信号に同期してプログラムを
実行する。またRAM（115）は信号処理に必要なレジスタ
として機能する。第４図に示すフローチャートには、基
本的な機能として少なくとも入力信号の第１のレベル判
別手段（ステップ３）、およびレベル判別された値によ
り所定の限時動作を実行する第１の時限発生手段（ステ
ップ５）が含まれている。また、このフローチャートに
は所定の放熱特性（電路および負荷の放熱特性）に沿っ
た低減率をもって経時的にリセット動作を実行するよう
に構成されたリセット手段（ステップ９）も含まれてい
る。このリセット手段（ステップ９）は第１の時限発生
手段（ステップ５）または第１図に示す時限発生装置
（150）（第２の時限発生手段）のうち少なくとも一方
に対する入力信号が所定レベル以下になった時作動す
る。The configuration and processing steps of the microcomputer (110) will be described with reference to the block diagram shown in FIG. 3 and the flowchart shown in FIG. In FIG. 3, a microcomputer (110) is a CPU (111), ROM (114), RAM (115) via a data bus (112) and an address bus (113).
And I / O ports (116). A part of the data bus (112) and the address bus (113) are connected to the A / D conversion circuit (100). Generally, the ROM (114) contains a program for executing predetermined signal processing, and the CPU
(111) executes the program in synchronization with a predetermined clock signal. The RAM (115) functions as a register necessary for signal processing. In the flowchart shown in FIG. 4, at least a first level discriminating means (step 3) of the input signal as a basic function, and a first time period generating means (for executing a predetermined time delay operation according to the level discriminated value ( Step 5) is included. The flow chart also includes reset means (step 9) configured to execute the reset operation with time at a reduction rate along a predetermined heat radiation characteristic (heat radiation characteristic of the electric circuit and the load). In this reset means (step 9), the input signal to at least one of the first time generation means (step 5) or the time generation device (150) (second time generation means) shown in FIG. It will operate when it becomes.

この発明に係る回路しゃ断器は以上のように構成されて
いるので、交流電路には事故電流が流れると、各相に対
応する変流器（21），（22），（23）はそれらに固有の
整流比で上記事故電流を検出し二次側に出力電流を誘起
する。各出力電流はそれぞれ全波整流回路（31），（3
2），（33）により直流化され、各対応する負担回路（4
1），（42），（43）にそれぞれ供給される。このとき
負担回路（41），（42），（43）に誘起する信号電圧波
形は周知の絶対値波形になる。各負担回路（41），（4
2），（43）の出力信号は各相の信号のうち最大振幅値
を有する相の信号のみを弁別し出力する最大値弁別回路
（400）を介し信号変換回路（90）に入力され、それら
の信号の２乗平均値に対応する信号に変換される。信号
変換回路（90）の２乗平均値出力はA/D変換回路（100）
に入力される。A/D変換回路（100）はこのようにして入
力されたアナログ信号をデジタル信号に変換する。この
デジタル信号はマイクロコンピュータ（110）に入力さ
れ、マイクロコンピュータ（110）は所定のプログラム
に従いこのデジタル信号入力のレベル判別を実行する。
さらに、このレベル判別の結果に基づいて所定の限時動
作を行い、その出力ポート（116）から出力信号を発す
る。マイクロコンピュータ（110）の出力ポート（116）
から発せられた出力信号は、サイリスタ（120）のゲー
トに印加される。サイリスタ（120）はこの信号により
トリガされ、ターンオンし釈放形電磁引外し装置（80）
を駆動する。そして釈放形電磁引外し装置（80）と図示
しない作動装置および釈放可能装置を介して、機械的に
連動する開離接点（201），（202），（203）が開離
し、電路がしゃ断される。Since the circuit breaker according to the present invention is configured as described above, when a fault current flows in the AC circuit, the current transformers (21), (22), (23) corresponding to the respective phases are The fault current is detected by a specific rectification ratio and an output current is induced on the secondary side. Each output current is a full-wave rectifier circuit (31), (3
2) and (33) are converted to DC, and the corresponding burden circuits (4
It is supplied to 1), (42) and (43) respectively. At this time, the signal voltage waveforms induced in the burden circuits (41), (42), (43) are known absolute value waveforms. Each burden circuit (41), (4
The output signals of (2) and (43) are input to the signal conversion circuit (90) through the maximum value discriminating circuit (400) that discriminates and outputs only the phase signal having the maximum amplitude value among the signals of each phase. Is converted into a signal corresponding to the root mean square value of the signals. The root mean square output of the signal conversion circuit (90) is the A / D conversion circuit (100)
Entered in. The A / D conversion circuit (100) converts the analog signal thus input into a digital signal. This digital signal is input to the microcomputer (110), and the microcomputer (110) executes the level determination of this digital signal input according to a predetermined program.
Further, a predetermined time-delay operation is performed based on the result of the level discrimination, and an output signal is output from the output port (116). Output port (116) of the microcomputer (110)
The output signal generated by the thyristor is applied to the gate of the thyristor (120). The thyristor (120) is triggered by this signal to turn on and release electromagnetic trip device (80).
To drive. Then, the release type electromagnetic tripping device (80), the actuating device (not shown), and the releasable device open mechanically interlocking open / close contacts (201), (202), (203) to interrupt the electric circuit. It

一方、負担回路（41），（42），（43）に誘起された事
故電流に対応した電圧信号は、ダイオード（131），（1
32），（133）からなるOR回路（130）に入力される。OR
回路（130）の出力側はツエナーダイオード（140）を介
して時限発生回路（150）に接続されているので、OR回
路（130）の出力レベルがツエナーダイオード（140）の
ツエナー電圧を越えると時限発生回路（150）に信号が
入力される。時限発生回路（150）はこの信号にもとづ
いて所定の限時動作を行い、サイリスタ（120）のゲー
トをトリガして釈放形電磁引外し装置（80）を駆動し、
回路しゃ断器はすみやかに電路をしゃ断する。On the other hand, the voltage signal corresponding to the fault current induced in the burden circuits (41), (42), (43) is the diodes (131), (1
It is input to the OR circuit (130) consisting of 32) and (133). OR
The output side of the circuit (130) is connected to the time generation circuit (150) via the zener diode (140), so if the output level of the OR circuit (130) exceeds the zener voltage of the zener diode (140), the time limit is generated. A signal is input to the generation circuit (150). The time limit generation circuit (150) performs a predetermined time delay operation based on this signal, triggers the gate of the thyristor (120) to drive the release type electromagnetic trip device (80),
The circuit breaker immediately cuts off the electric circuit.

マイクロコンピュータ（110）が起動され、動作可能状
態になると、第４図のフローチャートに示されたプログ
ラムがスタートし、システムの初期化（すなわち、I/O
ポートの設定、フラグのセット／リセットなど）が実行
され（ステップ１）過電流検出のメイン処理フローに入
る。次にA/D変換回路（100）を制御して信号変換回路
（90）から出力された最大の電流が流れる相に対応する
電流の２乗平均値の信号をデジタル信号に変換し（ステ
ップ２）、マイクロコンピュータ（110）内のRAM（11
5）（第３図）に書込む（A/D変換処理）。次にRAM（11
5）に書込まれた入力信号データに関し、電流の２乗平
均値の信号をデジタル変換した値の平方根を求め実効値
に変換する（ステップ25）その値が過電流値であるか否
かの判別動作を実行する（ステップ３）。その結果過電
流でないと判断した場合は第４図における蓄熱ルーチン
から外れて後述する放熱ルーチンを通り再び上述のA/D
変換処理（ステップ２）に戻る。過電流であると判断し
た場合は、まず蓄熱フラグＨをセットし（ステップ
４）、入力信号のレベルに応じた時限の計時動作を実行
すべくCPU（111）内のレジスタまたはRAM（115）を用い
て所定の単位時間ごとに所定の蓄熱ビット数の加算を行
う（ステップ５）。上記所定の蓄熱ビット数は第２図に
示す回路しゃ断器の引き外し特性に沿った限時動作を実
現するように選択されている。次に、加算されたビット
数が所定の時限に対応する値に達したか否かの判別動作
を行い（ステップ６）、加算されたビット数が所定の時
限に対応する値に達していない場合はメインフローから
外れて前述のA/D変換処理（ステップ２）に戻る。加算
されたビット数が所定の時限に対応する値に達した場合
は、I/Oポート（116）を介してサイリスタ（120）をト
リガし、出力装置（80）を駆動させる（ステップ７）。
過電流か否かの判断（ステップ３）を行い、過電流でな
いと判断されると、（ステップ８）へ進む。（ステップ
８）から（ステップ11）までは放熱ルーチンを形成し、
（ステップ８）において蓄熱フラグＨがセットされてい
るか否かの判別を行う。この結果蓄熱フラグＨがセット
されている場合は蓄熱ルーチン値において加算計数され
たビット数から所定の単位時間ごとに所定の放熱ビット
数を減算する。この減算によりビットの計数値が０にな
った場合は蓄熱フラグＨをリセットする（ステップ
９）。蓄熱フラグＨがセットされていない場合は直線A/
D変換処理（ステップ２）に戻る。また（ステップ10）
において（ステップ９）で減算されたビットの計数値が
完全にリセットされているか否かを判別し、完全にリセ
ットされていない時はそのままA/D変換処理（ステップ
２）に戻る。ビットの計数値が完全にリセットされてい
る場合、蓄熱フラグＨをリセットし（ステップ11）、A/
D変換処理（ステップ２）に戻る。このようにして第２
図に示す特性曲線に沿った限時動作が実行される。When the microcomputer (110) is activated and becomes operable, the program shown in the flowchart of FIG. 4 is started to initialize the system (ie, I / O).
Port setting, flag setting / reset, etc. are executed (step 1) to enter the main processing flow of overcurrent detection. Next, by controlling the A / D conversion circuit (100), the signal of the root mean square value of the current output from the signal conversion circuit (90) corresponding to the phase in which the maximum current flows is converted into a digital signal (step 2 ), RAM (11 in the microcomputer (110)
5) Write in (Fig. 3) (A / D conversion process). Then RAM (11
Regarding the input signal data written in 5), the square root of the signal of the root mean square value of the current is digitally converted and converted to the effective value (step 25). The discriminating operation is executed (step 3). As a result, when it is determined that the current is not the overcurrent, the heat storage routine in FIG.
Return to the conversion process (step 2). When it is determined that the current is an overcurrent, first the heat storage flag H is set (step 4), and the register in the CPU (111) or RAM (115) is executed to execute the timekeeping operation according to the level of the input signal. A predetermined heat storage bit number is added for each predetermined unit time by using (step 5). The predetermined number of heat storage bits is selected so as to realize the timed operation according to the trip characteristic of the circuit breaker shown in FIG. Next, it is determined whether or not the added bit number has reached the value corresponding to the predetermined time period (step 6), and when the added bit number has not reached the value corresponding to the predetermined time period. Returns from the main flow and returns to the A / D conversion process (step 2). When the number of added bits reaches a value corresponding to a predetermined time period, the thyristor (120) is triggered via the I / O port (116) to drive the output device (80) (step 7).
Whether or not it is an overcurrent is determined (step 3), and when it is determined that it is not an overcurrent, the process proceeds to (step 8). Form a heat dissipation routine from (Step 8) to (Step 11)
In (step 8), it is determined whether or not the heat storage flag H is set. As a result, when the heat storage flag H is set, the predetermined heat radiation bit number is subtracted every predetermined unit time from the bit number added and counted in the heat storage routine value. When the bit count value becomes 0 by this subtraction, the heat storage flag H is reset (step 9). If the heat storage flag H is not set, the straight line A /
Return to the D conversion process (step 2). Also (step 10)
In (step 9), it is determined whether or not the count value of the bit subtracted is completely reset, and when it is not completely reset, the process directly returns to the A / D conversion process (step 2). When the bit count value is completely reset, the heat storage flag H is reset (step 11) and A /
Return to the D conversion process (step 2). In this way the second
The timed operation is executed according to the characteristic curve shown in the figure.

次に、マイクロコンピュータ（110）における実効値演
算手法について説明する。Next, a method of calculating an effective value in the microcomputer (110) will be described.

A/D変換され所定のレジスタに格納されたA/D変換値は前
述の通り事故電流の最大相に対応する電流信号Imに対す
る▲▼として変換されている。ここで、実効値Im
rmsはで与えられる。（１）式において（ω＝Imの角周波数）である。（１）式は、と等価である。従って、検出すべき事故電流に対する保
護特性を実効値で実現するためには前述のA/D変換値
（▲▼）の平方根をマイクロコンピュータ（11
0）の持つ演算機能により計算することで得られる。こ
れが前述の蓄熱ビット数に対応する。ただし、所定のレ
ジスタに加算される蓄熱ビット数は前述の平方根に基づ
く実効値電流と第２図に示されたような所定の特性曲線
に沿った限時動作を達成すべく決められたものであり、
前述の平方根その物ではない。なお、上記実施例では信
号変換手段により得られた▲▼値のデジタル信号
の平方根をマイクロコンピュータの演算機能を利用して
行ったが、周知のルックアップテーブルの手法を応用し
てROMの所定のメモリ上に事前に各レベル判別値に対応
する平方根データを書込んでおき、これを所定の手続き
により読み出すことも可能である。これによると、８ビ
ットマイクロコンピュータが必要であるところが、ルッ
クアップテーブル手法によると、４ビットマイクロコン
ピュータで実現可能となる。The A / D-converted value stored in the predetermined register after A / D conversion is converted as ▲ ▼ with respect to the current signal Im corresponding to the maximum phase of the fault current as described above. Where the effective value Im
rms Given in. In equation (1) (Ω = angular frequency of Im). Equation (1) is Is equivalent to Therefore, in order to realize the protection characteristic against the fault current to be detected with an effective value, the square root of the A / D conversion value (▲ ▼) is used as the microcomputer (11
It is obtained by calculating with the arithmetic function of 0). This corresponds to the heat storage bit number described above. However, the number of heat storage bits added to a predetermined register is determined in order to achieve the time-limited operation according to the RMS current based on the above-mentioned square root and the predetermined characteristic curve as shown in FIG. ,
It is not the square root itself. In the above embodiment, the square root of the digital signal of the value ▲ ▼ obtained by the signal converting means is calculated by utilizing the arithmetic function of the microcomputer. It is also possible to write square root data corresponding to each level discriminant value in advance in the memory and read it by a predetermined procedure. According to this, the place where an 8-bit microcomputer is required can be realized by a 4-bit microcomputer by the look-up table method.

［効果］以上説明したように、この発明に係る回路しゃ断器の制
御装置は、信号変換回路の機能を二乗平均値の演算にと
どめ、実効値演算に必要な平方根処理をマイクロコンピ
ュータの演算機能に委ねることにより従来技術的に困難
であった平方根回路を省略する事ができ、安価で小型の
回路しゃ断器を提供することが可能である。[Effect] As described above, in the circuit breaker control device according to the present invention, the function of the signal conversion circuit is limited to the calculation of the root mean square value, and the square root processing required for the effective value calculation is changed to the calculation function of the microcomputer. By entrusting it, it is possible to omit the square root circuit which was difficult in the prior art, and it is possible to provide an inexpensive and small circuit breaker.

[Brief description of drawings]

第１図はこの発明に係る回路しゃ断器の制御装置の一実
施例を示すブロック図、第２図は一般的な回路しゃ断器
の電路及び負荷の耐熱量特性並びに回路しゃ断器の動作
特性を示す特性図、第３図は第１図に示すマイクロコン
ピュータ（110）の構成を示すブロック図、第４図はマ
イクロコンピュータ（110）において実行されるプログ
ラムのフローチャートを示す図、第５図従来の回路しゃ
断器を示すブロック図である。図中（400）は最大相弁別回路、（110）はマイクロコン
ピュータ、（80）は引き外し装置、（90）は信号変換回
路、（201），（202），（203）は引き外し装置によっ
て動作される開離接点である。FIG. 1 is a block diagram showing an embodiment of a control device for a circuit breaker according to the present invention, and FIG. 2 shows heat resistance amount characteristics of a circuit and a load of a general circuit breaker and operating characteristics of the circuit breaker. FIG. 3 is a characteristic diagram, FIG. 3 is a block diagram showing a configuration of the microcomputer (110) shown in FIG. 1, FIG. 4 is a diagram showing a flow chart of a program executed in the microcomputer (110), and FIG. It is a block diagram showing a circuit breaker. In the figure, (400) is a maximum phase discrimination circuit, (110) is a microcomputer, (80) is a trip device, (90) is a signal conversion circuit, and (201), (202), (203) are trip devices. It is a break contact that is operated.

フロントページの続き (56)参考文献特開昭60−32211（ＪＰ，Ａ) 特開昭56−78322（ＪＰ，Ａ) 特開昭59−70123（ＪＰ，Ａ) 特開昭57−52318（ＪＰ，Ａ) 特開昭61−240816（ＪＰ，Ａ) 特開昭62−160032（ＪＰ，Ａ) 特公昭59−3094（ＪＰ，Ｂ２) 実公昭60−22772（ＪＰ，Ｙ２)Continuation of the front page (56) Reference JP-A-60-32211 (JP, A) JP-A-56-78322 (JP, A) JP-A-59-70123 (JP, A) JP-A-57-52318 (JP , A) JP 61-240816 (JP, A) JP 62-160032 (JP, A) JP 59-3094 (JP, B2) JP 60-22772 (JP, Y2)

Claims

[Claims]

1. A current detecting means for detecting a fault current generated in a plurality of phases of an AC electric circuit, and a phase having a maximum amplitude value among secondary output signals respectively corresponding to currents of respective phases of the current detecting means. A maximum phase discriminating means for discriminating the secondary output signal of that phase and outputting only a secondary output signal of the phase; a signal conversion circuit for obtaining a root mean square value of the secondary output signals output from the maximum phase discriminating means; A / D conversion means for A / D conversion of the output signal of, the microcomputer that receives the output signal of this A / D conversion means, performs arithmetic processing including square root arithmetic processing, and outputs a signal for cutting off the circuit A control device for a circuit breaker, comprising: an arithmetic processing unit including:

2. A current detecting means for detecting a fault current generated in a plurality of phases of an AC electric circuit, and a phase having a maximum amplitude value among secondary output signals respectively corresponding to the currents of the phases of the current detecting means. A maximum phase discriminating means for discriminating the secondary output signal of that phase and outputting only a secondary output signal of the phase; a signal conversion circuit for obtaining a root mean square value of the secondary output signals output from the maximum phase discriminating means; A / D conversion means for A / D conversion of the output signal of, the microcomputer that receives the output signal of this A / D conversion means, performs arithmetic processing including square root arithmetic processing, and outputs a signal for cutting off the circuit And a maximum value detecting unit that outputs an instantaneous maximum signal of the secondary output signal of the current detecting unit, wherein the arithmetic processing unit determines the level of the output signal from the signal conversion circuit. Level 1 Determining means, first time period generating means for performing timed operations corresponding to a predetermined fault current on the basis of a determination result of said first level discriminating means, the second to determine the level of the output signal of said maximum value detecting means
Level determining means, second time generating means for performing a timed operation corresponding to a predetermined fault current based on the determination result of the second level determining means, and the timed operation of the first and second time generating means. A control device for a circuit breaker, comprising: an output unit that responds to output a signal for breaking the circuit.

3. The control device for a circuit breaker according to claim 2, wherein the square root calculation processing executed in the calculation processing means is performed by using a look-up table method.