JPH079963B2

JPH079963B2 - 混成集積回路装置

Info

Publication number: JPH079963B2
Application number: JP1420790A
Authority: JP
Inventors: 克実大川; 明風見; 永清水; 修中本; 浩二長浜; 保広小池; 正雄金子; 聖和上野; 保雄斉藤
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1990-01-23
Filing date: 1990-01-23
Publication date: 1995-02-01
Anticipated expiration: 2010-02-01
Also published as: JPH03218058A

Description

【発明の詳細な説明】（イ）産業上の利用分野本発明は集積回路基板にチップ型のEPROM内蔵マイクロ
コンピュータを実装してなるEPROM内蔵マイクロコンピ
ュータ搭載型の混成集積回路装置に関する。

（ロ）従来の技術紫外線を照射することによって既に書込まれた記憶情報
を消去し、再書込みが可能な紫外線照射窓を有するEPRO
M内蔵のマイクロコンピュータ素子は各種電子機器に好
んで用いられている。このEPROM内蔵マイクロコンピュ
ータは、制御用あるいは駆動用集積回路と共に現在、そ
の殆んどがプリント配線板に実装されている。各種電子
機器で小型軽量化が要求される機器は、チップ・オン・
ボードと称される技法によってプリント配線板に半導体
集積回路（IC）チップが直接搭載され、所要の配線が施
された後この配線部分を含んで前記ICチップが合成樹脂
によって被覆され、極めて小型軽量化が達成されてい
る。

斯る従来のEPROM内蔵マイクロコンピュータの実装構造
を第13図に従って説明すると、第13図は従来のEPROM内
蔵マイクロコンピュータの一部断面を有する斜視図であ
って、主表面上に導電性配線パターン（41）が形成され
たガラス・エポキシ樹脂などから構成された絶縁性基板
（42）のスルーホール（43）にサーディップ型パッケー
ジに組込まれたEPROM内蔵マイクロコンピュータ（44）
が搭載されている。このEPROM内蔵マイクロコンピュー
タ（44）はヘッダー（45）およびキャップ（46）を有
し、前記ヘッダー（45）はセラミック基材（47）に外部
導出リード（48）か低融点ガラス材で接着されている。
またこのヘッダー（45）はガラスに金粉が多量に混入し
たいわゆる金ペーストを焼結した素子搭載部（50）が前
記低融点ガラス材上あるいはセラミック基材（47）上に
接着されており、この素子搭載部（50）にEPROM内蔵マ
イクロコンピュータチップ（51）が装着され、このチッ
プ（51）の電極と前記外部導出リード（48）とが金属細
線（52）によって接続されている。このキャップ（46）
は低融点ガラスによってヘッダー（45）に配置されたEP
ROM内蔵マイクロコンピュータチップ（51）を密封して
いる。この様にEPROM内蔵マイクロコンピュータチップ
（51）を密封したEPROM内蔵マイクロコンピュータ（4
4）は、前記絶縁性基板（42）のスルーホール（43）に
外部導出リード（48）を挿通させ半田によって固定され
る。このスルーホール（43）は導電性配線パターン（4
1）によって所要の配線引回しが施され、前記絶縁性基
板の端部に設けられた雄型コネクタ端子部（55）から図
示しない雌型コネクタへと接続される。

さて、斯る従来のEPROM内蔵マイクロコンピュータ素子
の実装構造は、EPROM内蔵マイクロコンピュータチップ
（51）に比べパッケージ外形が極めて大きく、平面占有
率もさることながら三次元、つまり高さもチップの高さ
の数倍となり、薄型化に極めて不利である。更にスルー
ホール（43）に外部導出リードを挿通した後、半田など
で固定する必要も生ずる。更に特筆すべき大きな欠点
は、絶縁性基板への実装に先立ってEPROM内蔵マイクロ
コンピュータ素子を一旦パッケージに組立てることであ
る。

ここではサーディップパッケージタイプのEPROM内蔵マ
イクロコンピュータ素子について述べたが樹脂封止型パ
ッケージについても上述した問題は発生する。

斯る問題を解決するために第14図に示した実装構造が既
に使用されている。

以下に第14図に示したEPROM内蔵マイクロコンピュータ
実装構造について説明する。

主表面（60a）に導電性配線パターン（60b）が形成され
たガラス・エポキシ樹脂板などの絶縁性基板（60）上に
は、EPROM内蔵マイクロコンピュータチップ（61）を載
置するチップ搭載エリア（60c）を有し、前記配線パタ
ーン（60b）は、このエリア近傍から主表面（60a）上を
引回されて図示しない雄型コネクタ端子部に接続されて
いる。前記エリア（60c）には、EPROM内蔵マイクロコン
ピュータチップ（61）が搭載され、このチップ（61）の
表面電極と前記配線パターン（60b）とが金属細線（6
2）により接続されている。勿論金属細線（62）の１本
は前記チップ（61）のサブストレートと接続する為に、
このチップ（61）が搭載された配線パターン（60b）と
ワイヤリングされている。

上述した様にEPROM内蔵マイクロコンピュータチップを
直接基板上に搭載することが既に周知技術として知られ
ている。

（ハ）発明が解決しようとする課題第14図で示したEPROM内蔵マイクロコンピュータ実装構
造ではEPROM内蔵マイクロコンピュータのチップをプリ
ント基板上にダイボンディングしているため、小型化と
なることはいうまでもない。しかしながら、ここでいう
小型化はあくまでEPROM内蔵マイクロコンピュータ自体
の小型化である。即ち、第14図からは明らかにされてい
ないがEPROM内蔵マイクロコンピュータの周辺に固着さ
れているその周辺回路素子はディスクリート等の電子部
品で構成されているために、EPROM内蔵マイクロコンピ
ュータを搭載したプリント基板用の集積回路としてのシ
ステム全体を見た場合何んら小型化とはならず従来通り
プリント基板の大型化、即ちシステム全体が大型化にな
る問題がある。

また、第13図に示した実装構造においても第14図と同様
にEPROM内蔵マイクロコンピュータの周辺の回路、即ちL
SI,IC等の回路素子がディスクリート等の電子部品で構
成されているため、プリント基板の大型化、即ちシステ
ム全体が大型化となりユーザが要求される軽薄短小のEP
ROM内蔵マイクロコンピュータ搭載の集積回路を提供す
ることができない大きな問題がある。

更に第13図および第14図で示したEPROM内蔵マイクロコ
ンピュータ実装構造では、上述した様にシステム全体が
大型化になると共にEPROM内蔵マイクロコンピュータお
よびその周辺の回路素子を互いに接続する導電パターン
が露出されているため信頼性が低下する問題がある。

更に第13図および第14図で示したEPROM内蔵マイクロコ
ンピュータ実装構造ではEPROM内蔵マイクロコンピュー
タと、その周辺のIC,LSI等の回路素子が露出されている
ため、基板上面に凹凸が生じて取扱いにくく作業性が低
下する問題がある。

（ニ）課題を解決するための手段本発明は上述した課題に鑑みて為されたものであり、基
板上にチップ型のEPROM内蔵マイクロコンピュータと、
もっとも関連する回路素子を搭載し、更にその基板上に
その他の全ての回路素子を搭載し、ケース材所定位置に
設けられた孔でEPROM内蔵マイクロコンピュータチップ
だけが露出する様に基板上に搭載され、EPROM内蔵マイ
クロコンピュータチップ以外の他の全ての回路素子を基
板とケース材で形成された封止空間に封止する構造とす
ることを特徴とする。

従ってEPROM内蔵マイクロコンピュータチップを搭載し
た混成集積回路を極めて小型化で実現でき、高密度実装
のEPROM内蔵マイクロコンピュータチップ搭載の混成集
積回路装着を提供することができる。

（ホ）作用この様に本発明に依れば、基板と固着されるケース材の
所定位置に孔を設け、その孔で露出した基板上の導電路
にEPROM内蔵マイクロコンピュータチップを搭載し隣接
する導電路と接続しているのでEPROM内蔵マイクロコン
ピュータチップの載置位置を任意に設定できるので、も
っとも関連する回路素子との電気的接続を考慮して、効
率良くEPROM内蔵マイクロコンピュータチップともっと
も関連する回路素子とを接続することができ、信号線即
ち導電路の引回し線を不要にすることができる。

更に本発明ではEPROM内蔵マイクロコンピュータチップ
以外の全ての回路素子はチップで基板上に搭載され且
つ、基板とケース材で形成された封止空間内に収納され
るため小型化でしかも高密度実装ができ取扱い性の優れ
た混成集積回路装置を提供することができる。

（ヘ）実施例以下に第１図乃至第12図に示した実施例に基づいて本発
明の混成集積回路装置を詳細に説明する。

第１図および第２図には、本発明の一実施例の混成集積
回路装置（１）が示されている。この混成集積回路装置
（１）は独立した電子部品として用いられインバータエ
アコン等の幅広いインバータモータの分野で機能を独立
して有する集積回路として用いられる。

この混成集積回路装置（１）は第１図および第２図に示
す様に、集積回路基板（２）と、集積回路基板（２）所
定位置に設けられた孔（４）と、集積回路基板（２）上
に形成された所望形状の導電路（５）と、導電路（５）
と接続されたEPROM内蔵マイクロコンピュータチップ
（６）（以下EPマイコンチップという）および周辺の回
路素子（８）と、基板（２）と一体化するケース材
（７）とから構成されている。

集積回路基板（２）はセラミックス、ガラス・エポキシ
あるいは金属等の硬質基板が用いられ、本実施例では放
熱性および機械的強度に優れた金属基板を用いるものと
する。

金属基板としては例えば0.5〜1.0mm厚のアルミニウム基
板を用いる。その基板（２）の表面には第４図に示す如
く、周知の陽極酸化により酸化アルミニウム膜（９）
（アルマイト層）が形成され、その一主面側に10〜70μ
厚のエポキシあるいはポリイミド等の絶縁樹脂層（10）
が貼着される。更に絶縁樹脂層（10）上には10〜70μ厚
の銅箔（11）が絶縁樹脂層（10）と同時にローラーある
いはホットプレス等の手段により貼着されている。とこ
ろで、基板（２）はフレキシブル性を有する絶縁樹脂層
（10）によって所定の間隔離間されて連結された状態と
なっている。本実施例ではフィルムを用いて夫々の基板
（２）を接続するがフィルムを用いずに夫々の基板
（２）を独立させてあとで金属製リードで接続すること
も可能である。

基板（２）の一主面上に設けられた銅箔（11）表面上に
はスクリーン印刷によって所望形状の導電路を露出して
レジストでマスクされ、貴金属（金、銀、白金）メッキ
層が銅箔（11）表面にメッキされる。然る後、レジスト
を除去して貴金属メッキ層をマスクとして銅箔（11）の
エッチングを行い所望の導電路（５）が形成される。こ
こでスクリーン印刷による導電路（５）の細さは0.5mm
が限界であるため、極細配線パターンを必要とするとき
は周知の写真蝕刻技術に依り約２μまでの極細導電路
（５）の形成が可能となる。

基板（２）上に形成された導電路（５）は図示されない
が、大信号用のパワー系の太い導電路と小信号用の細い
導電路が形成されている。

基板（２）上の導電路（５）にはEPマイコンチップ
（６）とそのEPマイコンチップ（６）からのデータを供
給される複数の回路素子（８）が搭載される。また基板
（２）の同一側辺あるいは対向する側辺周端部に導電路
（５）が延在され外部リード端子（12）（13）を固着す
るための複数のパッドが形成され、このパッドには外部
リード端子（12）（13）が半田によって固着されてい
る。

EPマイコンチップ（６）は周知の如く、プログラムプロ
セッサ（CPU）を中心にプログラムメモリにRAM,EPROM,
周辺装置に入出力インターフェイスを組合せている素子
である。EPマイコンチップ（６）は市販されているもの
であり、ここではEPマイコンチップ（６）の説明を省略
する。

斯るEPマイコンチップ（６）はケース材（７）の孔
（４）によって露出された基板（２）上にAgベースト、
半田等のろう材によって固着搭載され、その周辺にはEP
マイコンチップ（６）と接続される複数の導電路（５）
の一端が延在されている。その導電路（５）とEPマイコ
ンチップ（６）とはAlワイヤ線で超音波ボンディング接
続が行われている。

EPマイコンチップ（６）の所定のプログラム・データを
選択して供給されるその周辺の回路素子（８）はチップ
部品で所望の導電路（５）上に半田付けあるいはAgベー
スト等のろう材によって付着され、近傍の導電路（５）
に超音波ボンディング接続されている。更に導電路
（５）間にはスクリーン印刷によるカーボン抵抗体ある
いはニッケルメッキによるニッケルメッキ抵抗体が抵抗
素子として形成されている。

更に詳述するとEPマイコンチップ（６）ともっとも関連
する回路素子（８）は孔（４）によって露出された基板
（２）の近傍に接続され、その他の全ての回路素子
（８）は基板（２）の所定位置の導電路（５）上に選択
して付着されている。

一方、ケース材（７）は絶縁部材としての熱可塑性樹脂
から形成され、基板（２）と固着した際空間部が形成さ
れる様に箱状に形成されている。その箱状のケース材
（７）の周端部は基板（２）の略周端部に配置されて接
着性を有したシール材（Ｊシート：商品名）によって基
板（２）と強固に固着一体化される。この結果、基板
（２）とケース材（７）間に所定の封止空間部（21′）
が形成されることになる。更に本実施例のケース材
（７）の所定位置には孔（４）が設けられている。その
孔（４）はEPマイコンチップ（６）およびEPマイコンチ
ップ（６）と導電路（５）とを接続するボンディングワ
イヤ線を露出する様な大きさで形成されている。即ち、
EPマイコンチップ（６）よりも大きく形成されることに
なる。

ケース材（７）の孔（４）で露出した基板（２）上には
前述したようにEPマイコンチップ（６）と接続される複
数の導電路（５）の一端が形成され、その導電路（５）
の先端部にEPマイコンチップ（６）が固着される。EPマ
イコンチップ（６）が固着された導電路（５）の他端は
もっとも関連する回路素子（８）の近傍に効率良く引回
しされボンディングワイヤで接続される。

ここでEPマイコンチップ（６）とそのチップ（６）とも
っとも関連深い回路素子（８）との位置関係について述
べる。第１図に示す如く、EPマイコンチップ（６）とも
っとも関連する回路素子（８）とは多数本の導電路
（５）を介して接続されるため、その導電路（５）の引
回しを短くするためにEPマイコンチップ（６）ともっと
も関連する回路素子（８）は夫々、隣接する位置かある
いはできるだけ近傍に位置する様に配置される。従って
EPマイコンチップ（６）ともっとも関連する回路素子
（８）との導電路（５）の引回しは最短距離で形成でき
基板上の実装面積を有効に使用することができる。EPマ
イコンチップ（６）とその近傍あるいは隣接した位置に
配置されたもっとも関連する回路素子（８）は第１図の
如く、回路素子（８）の近傍に延在された導電路（５）
の先端部とAlワイヤ線によって超音波ボンディング接続
されEPマイコンチップ（６）と電気的に接続される。

EPマイコンチップ（６）は第１図および第２図から明ら
かな如く、ケース材（７）の孔（４）で露出した基板
（２）上に搭載され、孔（４）を形成する壁体（4a）で
囲まれた構造となる。更に詳述すると壁体（4a）によっ
て囲まれるのはEPマイコンチップ（６）とそのEPマイコ
ンチップ（６）と近傍の導電路（５）とボンディング接
続するワイヤ線とが囲まれることになる。

更に壁体（4a）によって囲まれた空間（19a）には１層
以上の樹脂が充填され、EPマイコンチップ（６）および
ワイヤ線がその樹脂層によって完全に被覆される。EPマ
イコンチップ（６）上に直接被覆される第１層目の樹脂
はEPマイコンチップ（６）のデータを消去する場合に紫
外線を透過する必要があるために紫外線透過性樹脂（21
a）が用いられる。紫外線透過性樹脂（21a）は非芳香族
系であれば限定されず、例えばメチル系シリコンゴムあ
るいはシリコンゲルが用いられる。

本実施例では第１層目の樹脂層（21a）上に第２層目の
樹脂層（21b）が充填されている。第２層目の樹脂層は
第１層目とは異なりEPマイコンチップ（６）の誤消去を
防止するために紫外線を遮断する紫外線不透過性樹脂
（21b）が用いられる。この樹脂（21b）は芳香環（ベン
ゼン環）を含んだ樹脂であれば限定されず例えばエポキ
シ系あるいはポリイミド系の樹脂が用いられ、基板
（２）の上面と略一致するまで充填される。

従ってEPマイコンチップ（６）だけが壁体（4a）によっ
て囲まれ且つ２層の樹脂で被覆され、その他の回路素子
（８）は基板（２）とケース材（７）とで形成される封
止空間部（21′）内に配置されることになる。

上述の如く、EPマイコンチップ（６）と接続されるその
周辺の回路素子（８）は基板（２）とケース材（７）で
形成された封止空間部（21′）に配置する様に設定され
ている。即ち、チップ状の電子部品および印刷抵抗、メ
ッキ抵抗等の抵抗素子の全ての素子が封止空間部（2
1′）内に設けられている。

ところで本実施例では壁体（4a）で囲まれた空間（19
a）に紫外線透過性樹脂（21a）および不透過性樹脂（21
b）の２層の樹脂構造からなるが、不透過性樹脂（21b）
の代りに第５図に示す如く、遮光用のシール材（22′）
をケース材（７）の孔（４）上に接着しても不透過性樹
脂（21b）と同様に紫外線を完全に遮断することができ
る。

本実施例でEPマイコンチップ（６）のデータ消去を行う
場合は紫外線不透過性樹脂（21b）あるいはシール材（2
2′）を剥離して紫外線を照射し、再書込みをする場合
はEPマイコンチップ（６）上の紫外線透過性樹脂（21
a）も剥してボンディングされた近傍の導電路（５）に
ブローブ等の端子を当接させ、書込み装置よりデータを
書込む。このとき、紫外線透過性樹脂（21a）を剥す場
合、樹脂（21a）はあまり接着力が強くないためにワイ
ヤ線が切断することはない。

以下に本発明を用いたモータ駆動用のインバータの混成
集積回路装置の具体例を示す。

モータ駆動用インバータとは、一般的に直流電源から任
意の交流電源を作り、例えば三相モータの回転数を任意
にコントロールするものである。即ち、商用交流電源を
整流回路を用いて整流した直流電源を電源として用い
る。その入力直流電源をインバータ主回路と呼び、三相
ブリッジ構成されたスイッチ素子を用いて所定のコント
ロール信号のもとでチョッピングして疑似交流を負荷に
出力する。コントロール信号を変化させることにより出
力交流の電圧、周波数を可変にすることができモータの
回転数やトルクを可変に調整することができる。

第６図に示したブロック図に基づいてモータ駆動用イン
バータを簡単に説明する。

第６図は集積回路基板（２）上にモータ駆動用インバー
タを搭載したときのブロック図である。

モータ駆動用インバータは、交流電源を入力し直流に変
換する整流回路（21）と、その整流回路（21）から出力
された直流電源を所定の間隔でチョッピングし負荷（モ
ータ）に疑似交流を供給するインバータ主回路（22）
と、インバータ主回路（22）を所定間隔でチョッピング
させる出力信号および他の装置の動作を行わせる出力信
号を供給するEPROM内蔵マイクロコンピュータ（６）
（以下EPマイコンチップと称する）と、EPマイコンチッ
プ（６）から出力された出力信号を所望に増幅させるバ
ッファ（23）と、バッファ（23）により増幅された信号
を電位の異なるベースアンプ（25）に伝達する第１のイ
ンターフェイス（24）と、第１のインターフェイス（2
4）から伝達された信号をインバータ主回路（22）に増
幅して供給するベースアンプ（25）と、整流回路（21）
からインバータ主回路（22）に供給される電流を検出す
ると共にインバータ主回路（22）の発熱を検出して第１
のインターフェイス（24）を介してEPマイコンチップ
（６）に所定の信号をフィードバックさせてインバータ
主回路（22）および周辺回路を保護する保護回路（26）
と、マイコン（６）に電位の異なる信号を入出力する第
２のインターフェイス（27）と、EPマイコンチップ
（６）から出力される出力信号を外部装置に供給するた
めに増幅させる出力バッファ（28）とから構成されてい
る。以下に上述した各構成について簡単に説明する。

先ず整流回路は周知のダイオードのブリッジ回路で構成
され、商用交流を直流に順変換するものである。本実施
例において、整流回路は基板上にチップ部品で構成され
ているが、整流回路のみを外付によって構成する場合も
使用目的によって発生するが本発明には何んら支障はな
い。

次にインバータ主回路（22）は第７図に示す如く、直列
接続された２個のスイッチング素子（22a）（トランジ
スタ、MOSFET、IGBT等）を夫々並列接続（ブリッジ接
続）されている。本実施例においてはトランジスタ素子
を用いて説明するものとする。以下に説明をつづける。
インバータ主回路（22）の夫々のトランジスタのコレク
タ−エミッタ間にはフライホイル用のダイオードが接続
されると共に夫々の直列接続された各トランジスタ間と
負荷とを結ぶための出力端子（U,V,W）が設けられてい
る。また、（22b）は入力用の入力端子である。

次にEPマイコンチップ（６）は例えば、LM8051P（三洋
製）のICチップ化されたものが用いられている。

第８図はマイコンの基本構成を示すブロック図であり、
命令の取出しと実行を行うCPUと、所定のプログラム・
データが記憶されているメモリー部（4b）と外部装置と
のデータの入出力を行うためのI/Oボート部（4c）から
構成されている。EPマイコンチップ（６）自体には新規
なところがないため、ここでは詳細に説明しないものと
する。このEPマイコンチップ（６）によってインバータ
主回路（22）および所望の外部装置はコントロールされ
る。

次にバッファ（23）はLC4049B（三洋製）等のICチップ
化されたものが用いられる。このバッファ（23）はEPマ
イコンチップ（６）からの出力信号を所定に増幅させる
ものである。

次に第１のインターフェイス（24）は複数のフォトカプ
ラから構成され、例えば、PC817（シャープ製）等のIC
チップにより構成されている。第１のインターフェイス
（24）は上述した如く、バッファ（23）から出力された
出力信号を光でベースアンプ（25）に伝達させるもので
ある。

次にベースアンプ（25）は第８図に示す如く、第１のイ
ンターフェイス（24）から出力された信号が入力される
信号入力端子（25a）と、入力端子（25a）から入力され
た信号が供給されON,OFFされる第１および第３のトラン
ジスタ（Tr₁）（Tr₃）と、第３のトランジスタ（Tr₃）
のコレクタとそのベースが接続された第１のトランジス
タ（Tr₁）とマイナスライン間に接続された第２のトラ
ンジスタ（Tr₂）と、電源ライン間に接続された抵抗お
よびダイオードと、ダイオードと並列に接続されたコン
デンサーとから構成されている。また、第１および第２
のトランジスタ間とインバータ主回路の各トランジスタ
のベースとエミッタとを接続する出力端子（25b）が設
けられている。例えば、ベースアンプ（25）の信号入力
端子（25a）にON信号が入力されると第１のトランジス
タ（Tr₁）と第３のトランジスタ（Tr₃）がONし、第２の
トランジスタ（Tr₂）がOFFする。すると、電源V_Dから第
１のトランジスタ（Tr₁）、制御抵抗R₁を介してインバ
ータ主回路（22）のベースに所望の電流が供給される。
また、信号OFF時には第１のトランジスタ（Tr₁）および
第３のトランジスタ（Tr₃）がOFFし、第２のトランジス
タ（Tr₂）をONさせる。そしてダイオードとコンデンサ
ーより作られた電源からインバータ主回路（22）のオフ
を早くさせるものである。

次に保護回路（26）は第10図に示す如く、インバータ主
回路（22）の近傍に設けられインバータ主回路（22）の
発熱による温度上昇を検出するダイオード等より構成さ
れる温度検出部（26a）と、整流回路（21）からインバ
ータ主回路（22）に供給される電流を検出する抵抗より
構成される電流検出部（26b）と、内部基準電圧を形成
する基準電圧部（26c）と、夫々の検出部（26a）（26
b）からの出力信号と基準電圧部（26c）から出力される
信号を比較する電圧比較部（26d）と、電圧比較部（26
d）からの信号をEPマイコンチップ（６）にフィードバ
ックさせる保護、制御信号出力部（26e）とから構成さ
れている。

次に第２のインターフェイス（27）は第１のインターフ
ェイス（24）と同様に複数個のフォトカプラから構成さ
れ、EPマイコンチップ（６）と入出力端子S₀，S₁から入
出力される信号をEPマイコンチップ（６）に伝達するも
のである。

最後に出力バッファ（28）はバッファ（23）と同様にLC
4049B（三洋製）等のICチップ化されたものが用いら
れ、EPマイコンチップ（６）からの信号を増幅し、出力
端子PO₀〜PO₉に信号を出力するものである。

以下にモータ駆動用インバータの動作について簡単に説
明する。

商用交流が端子（21X）から入力されると、上述した様
に整流回路（21）によって直流に変換される。その変換
された直流電流はインバータ主回路（22）に供給され
る。インバータ主回路（22）の出力端子（U,V,W）は負
荷（モータ）に接続され負荷に所望の電流を供給する。

入出力端子S₀，S₁、デジタル入力端子D₀〜D₅、アナログ
入力端子A₀〜A₈の各入力端子から所定の制御あるいは指
令信号が入力されるとEPマイコンチップ（６）はその入
力信号に基づいて動作する。即ち、入力信号に基づい
て、EPマイコンチップ（６）内に記憶されているメモリ
ー内のプログラム・データに基づいた所定の処理が実行
されるコントロール信号を出力する。そのコントロール
信号はバッファ（23）により増幅され第１のインターフ
ェイス（24）を介してベースアンプ（25）に供給され
る。

ベースアンプ（25）に供給された信号はインバータ主回
路（22）の各トランジスタ素子のベースに供給され、イ
ンバータ主回路（22）の各トランジスタ素子をON,OFFさ
せて直流をチョッピングして疑似交流を形成し、出力端
子（U,V,W）を介して負荷へ交流を供給させて負荷を所
定の回転数で回転させる。

即ち、EPマイコンチップ（６）内の所定のプログラム・
データに基づいてインバータ主回路（22）で直流をチョ
ッピングして交流に変換されている。また、ベースアン
プ（25）には別電源がV_D1〜V_D4端子を介して常時印加さ
れている。

上述したEPマイコンチップ（６）内のプログラム・デー
タを変換すると、即ち別のマイコンに変換すればそのEP
マイコンチップ内に内蔵されたプログラム・データに応
じた回転にコントロールすることができる。

出力端子PO₀〜PO₉から出力される信号はEPマイコンチッ
プ（６）に入力される入力指令に基づいてEPマイコンチ
ップ（６）が所定の信号処理を行った結果に基づいた信
号を出力する。出力端子PO₀〜PO₉から出力される出力信
号は外部の機器あるいは装置をコントロールする。例え
ばインバータエアコンであれば電磁リレー、冷媒調整す
る弁等を室内の温度変化に対応して所定にコントロール
する。

上述したインバータ動作を行っている際にはインバータ
システム、即ち、基板（２）上の温度は定格最大温度以
下になる様に設計されているが、システム自体を異常な
環境下（高温、高湿下）での使用、あるいは放熱が正常
に行われない場合にはインバータ主回路（22）や周辺の
温度が異常に上昇し、システムあるいはセットを破壊す
る恐れはあるが、本実施例では保護回路（26）の温度検
出部（26a）によって異常温度を検出してインバータの
動作を止めてインバータの発熱をおさえてセットあるい
はシステムを保護するものである。また、インバータ主
回路（22）には負荷が接続されているが、この負荷内部
の配線の異常による短絡、出力端子（U,V,W）の短絡、
あるいは外部ノイズによるEPマイコンチップ（６）の誤
動作でインバータ主回路（22）の直列された素子が同時
ONしたりすると異常な大電流がインバータ主回路（22）
に流れるが、この場合においても、保護回路（26）内の
電流検出部（26b）でその大電流を検出しただちに動作
を停止させて保護する。

上述した動作を行うことでモータ駆動用インバータの動
作が行われて負荷（モータ）の回転コントロールおよび
外部機器の動作を所定にコントロールして例えば、イン
バータエアコン等の制御を正常に動作させる。

第11図は第６図で示したモータ駆動用インバータ回路を
本実施例の基板（２）上に実装した場合を示す平面図で
あり、実装される各回路素子の符号は第６図のブロック
図で示した符号と同一にしてある。尚、複数の各回路素
子を接続する導電路は煩雑となるため矢印にて示すもの
とする。

第11図に示す如く、基板（２）の周端部には外部リード
端子（12）が固着される複数の固着用パッド（3a）が設
けられている。固着パッド（3a）から延在される導電路
（５）上所定位置には複数の回路素子およびEPマイコン
チップ（６）が固着されている。即ち、基板（２）上に
はEPマイコンチップ（６）および複数の回路素子（８）
が固着されており、（21）は整流回路、（25）はベース
アンプ、（23）はバッファ、（24）は第１のインターフ
ェイス、（27）は第２のインターフェイス、（28）は出
力バッファ、（26）は保護回路である。

第11図から明らかな如く、EPマイコンチップ（６）と一
番関連深い回路素子の近傍（ここではバッファ、出力バ
ッファ）に隣接する位置にEPマイコンチップ（６）が固
着される。

EPマイコンチップ（６）ともっとも関連する回路素子
（８）をEPマイコンチップ（６）の近傍に配置すること
により、両者を接続させる導電路（５）の引回し線の距
離を最短でしかも最小で配置形成でき、その結果、他の
実装パターンを有効に使用できると共に高密度実装が行
える。また、一点鎖線で囲まれた領域は接着シートでケ
ース材（７）が固着される固着領域であることを示す。

第12図は第11図で示した基板（２）上にケース材（７）
を固着したときのインバータ用の混成集積回路装置の完
成品の平面図であり、基板（２）の上面からはEPマイコ
ンチップ（６）上に被覆された第２の樹脂層（15b）の
上面のみが露出された状態となる。即ち、EPマイコンチ
ップ（６）以外の他の素子は全てケース材（７）と基板
（２）とで形成された封止空間部（21′）内に封止され
る。

即ち、本実施例では第11図および第12図に示す如く、基
板（２）上にはインバータ制御に必要な全ての周辺回路
だけが形成されていることになる。即ち、基板（２）上
にはインバータ制御に必要な周辺回路のみが形成されて
いることになり、ケース材（７）に設けられた孔（４）
によってEPマイコンチップ（６）のみがケース材（７）
より露出されていることになる。更に詳述すると、EPマ
イコンチップ（６）を搭載したままの状態でEPマイコン
チップ（６）内のプログラム・データの消去および書込
みが可能となり、ユーザ側で専用のプログラム・データ
を書込みすることができる。

斯る本発明に依れば、ケース材（７）の所望位置に孔
（４）を設け、その孔（４）で露出した基板（２）上の
導電路（５）にEPマイコンチップ（６）を接続し、隣接
する導電路（５）とワイヤ線で接続し基板（２）とケー
ス材（７）とで形成された封止空間部（21′）に他の回
路素子（８）を固着配置することにより、混成集積回路
とEPマイコンチップとの一体化した装置ができる。

（ト）発明の効果以上に詳述した如く、本発明に依れば、第１にケース材
（７）の所望位置に孔（４）を設け、孔（４）で露出し
た基板（２）上の導電路（５）にEPマイコンチップ
（６）を接続しているので、EPマイコンチップ（６）の
載置位置を任意に選定できる利点を有する。それによ
り、EPマイコンチップ（６）の隣接する位置にもっとも
関連の深い回路素子（８）を配置でき、その結果EPマイ
コンチップ（６）ともっとも関連深い回路素子（８）間
のデータのやりとりを行うデータ線を最短距離あるいは
もっとも設計容易なレイアウトで実現でき、データ線の
引回しによる実装密度のロスを最小限に抑制できる。

第２にケース材（７）の所望位置の孔（４）によって露
出された基板（２）上にEPマイコンチップ（６）を配置
しその他の領域に全ての周辺回路素子が実装できること
により、従来必要とされたプリント基板を廃止でき、極
めて小型化のEPマイコンチップ（６）を内蔵する混成集
積回路装置を実現できる。

第３に集積回路基板（２）として金属基板を用いること
により、その放熱効果をプリント基板に比べて大幅に向
上でき、より実装密度の向上に寄与できる。また導電路
（５）として銅箔（11）を用いることにより、導電路
（５）の抵抗値を導電ペーストより大幅に低減でき、実
装される回路をプリント基板と同等以上に拡張できる。

第４にEPマイコンチップ（６）と接続されるその周辺回
路素子（８）はケース材（７）と集積回路基板（２）と
で形成される封止空間部（21′）にダイ形状あるいはチ
ップ形状で組込まれるので、従来のプリント基板の様に
樹脂モールドしたものに比較して極めて占有面積が小さ
くなり、実装密度の大幅に向上できる利点を有する。

第５にケース材（７）と集積回路基板（２）の周端を実
質的に一致させることにより、ケース材（７）と集積回
路基板（２）との略全面を封止空間部（21′）として利
用でき、実装密度の向上と相まって極めてコンパクトな
混成集積回路装置を実現できる。

第６にEPマイコンチップ（６）上には遮光用の樹脂層
（21b）が設けられているため、EPマイコンチップ
（６）を保護することができると共にEPマイコンチップ
（６）への遮光ができ且つEPマイコンチップ（６）とケ
ース材（７）のすき間も封止できる利点を有する。

第７に集積回路基板（２）の同一側辺あるいは相対向す
る辺から外部リード（12）（13）を導出でき、極めて多
ピンの混成集積回路装置を実現できる利点を有する。

【図面の簡単な説明】

第１図は本実施例を示す斜視図、第２図は第１図のＩ−
Ｉ断面図、第３図は本実施例で用いる基板の断面図、第
４図は他の実施例を示す断面図、第５図は本実施例で用
いたモータ駆動用インバータを示すブロック図、第６図
は第５図で示したインバータの主回路を示す回路図、第
７図は第５図で示したインバータのマイコンを示すブロ
ック図、第８図は第５図で示したインバータのベースア
ンプを示す回路図、第９図は第５図で示したインバータ
の保護回路を示すブロック図、第10図は第５図で示した
ブロック図を基板上に実装したときの平面図、第11図は
第10図に示した基板上にケース材を固着したときの平面
図、第12図および第13図は従来のマイコン実装構造を示
す斜視図である。（１）…混成集積回路装置、（２）…集積回路基板、
（５）…導電路、（６）…EPマイコンチップ、（８）…
回路素子、（４）…孔、（７）…ケース材、（21a）…
紫外線透過性樹脂、（21b）…紫外線不透過性樹脂。

───────────────────────────────────────────────────── フロントページの続き (72)発明者中本修大阪府守口市京阪本通２丁目18番地三洋電機株式会社内 (72)発明者長浜浩二大阪府守口市京阪本通２丁目18番地三洋電機株式会社内 (72)発明者小池保広大阪府守口市京阪本通２丁目18番地三洋電機株式会社内 (72)発明者金子正雄大阪府守口市京阪本通２丁目18番地三洋電機株式会社内 (72)発明者上野聖和大阪府守口市京阪本通２丁目18番地三洋電機株式会社内 (72)発明者斉藤保雄群馬県山田郡大間々町大間々414―１東京アイシー株式会社内

Claims

【特許請求の範囲】

【請求項１】集積回路基板と前記基板上に形成された所望のパターンを有する導電路
と前記導電路に接続され且つ所望のプログラム・データを
内蔵したEPROM内蔵マイクロコンピュータチップと前記EPROM内蔵マイクロコンピュータチップの所定の制
御出力信号が供給され且つ前記基板上の導電路と接続さ
れたその周辺回路素子と前記基板に一体化されたケース材とを具備し、前記ケース材の所望位置に孔を設け、前記孔で露出した
前記基板上の前記導電路に前記マイクロコンピュータチ
ップを固着し、前記EPROM内蔵マイクロコンピュータチ
ップの電極と所望の前記導電路をボンディングワイヤで
接続し前記基板と前記ケースで形成された封止空間に前
記周辺回路素子を配置したことを特徴とする混成集積回
路装置。
【請求項２】前記集積回路基板として表面を絶縁した金
属基板を用いたことを特徴とする請求項１記載の混成集
積回路装置。
【請求項３】前記導電路として銅箔を用いたことを特徴
とする請求項１記載の混成集積回路装置。
【請求項４】前記孔に紫外線を透過する樹脂を注入した
封止樹脂層で前記EPROM内蔵マイクロコンピュータチッ
プを封止することを特徴とする請求項１記載の混成集積
回路装置。
【請求項５】前記孔内の封止樹脂層上に紫外線を遮断す
るシール樹脂層を設けたことを特徴とする請求項４記載
の混成集積回路装置。
【請求項６】前記シール樹脂層の上面と前記ケース材の
上面とを実質的に一致させたことを特徴とする請求項５
記載の混成集積回路装置。
【請求項７】前記周辺回路素子としてチップ抵抗、チッ
プコンデンサーを用いていることを特徴とする請求項１
記載の混成集積回路装置。