JPH079965B2

JPH079965B2 - 混成集積回路装置

Info

Publication number: JPH079965B2
Application number: JP2040019A
Authority: JP
Inventors: 克実大川; 永清水
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1990-02-21
Filing date: 1990-02-21
Publication date: 1995-02-01
Anticipated expiration: 2010-02-01
Also published as: JPH03242965A

Description

【発明の詳細な説明】（イ）産業上の利用分野本発明は集積回路基板にチップ型のEPROM内蔵マイクロ
コンピュータを実装してなるEPROM内蔵マイクロコンピ
ュータ搭載型の混成集積回路装置に関する。

（ロ）従来の技術紫外線を照射することによって既に書き込まれた記憶情
報を消去し、再書込みが可能な紫外線照射窓を有するEP
ROM内蔵のマイクロコンピュータ素子は各種電子機器に
好んで用いられている。このEPROM内蔵マイクロコンピ
ュータは、制御用あるいは駆動用集積回路と共に現在、
その殆んどがプリント配線板に実装されている。各種電
子機器で小型軽量化が要求される機器は、チップ・オン
・ボードと称される技法によってプリント配線板に半導
体集積回路（IC）チップが直接搭載され、所要の配線が
施された後この配線部分を含んで前記ICチップが合成樹
脂によって被覆され、極めて小型軽量化が達成されてい
る。

かかる従来のEPROM内蔵マイクロコンピュータの実装構
造を第12図に従って説明すると、第12図は従来のEPROM
内蔵マイクロコンピュータの一部断面を有する斜視図で
あって、主表面上に導電性配線パターン（41）が形成さ
れたガラス・エポキシ樹脂などから構成された絶縁性基
板（42）のスルーホール（43）にサーディップ型パッケ
ージに組込まれたEPROM内蔵マイクロコンピュータ（4
4）が搭載されている。このEPROM内蔵マイクロコンピュ
ータ（44）はヘッダー（45）およびキャップ（46）を有
し、前記ヘッダー（45）はセラミック基材（47）に外部
導出リード（48）か低融点ガラス材で接着されている。
又このヘッダー（45）はガラスに金粉が多量に混入した
いわゆる金ペーストを焼結した素子搭載部（50）が前記
低融点ガラス材上あるいはセラミック基材（47）上に接
着されており、この素子搭載部（50）にEPROM内蔵マイ
クロコンピュータチップ（51）が装着され、このチップ
（51）の電極と前記外部導出リード（48）とが金属細線
（52）によって接続されている。このキャップ（46）は
低融点ガラスによってヘッダー（45）に配置されたEPRO
M内蔵マイクロコンピュータチップ（51）を密封してい
る。この様にEPROM内蔵マイクロコンピュータチップ（5
1）を密封したEPROM内蔵マイクロコンピュータ（44）
は、前記絶縁性基板（42）のスルーホール（43）に外部
導出リード（48）を挿通させ半田によって固定される。
このスルーホール（43）は導電性配線パターン（41）に
よって所要の配線引回しが施され、前記絶縁性基板の端
部に設けられた雄型コネクタ端子部（55）から図示しな
い雌型コネクタへと接続される。

さて、かかる従来のEPROM内蔵マイクロコンピュータ素
子の実装構造は、EPROM内蔵マイクロコンピュータチッ
プ（51）に比べパッケージ外形が極めて大きく、平面占
有率もさることながら三次元、つまり高さもチップの高
さの数倍となり、薄型化に極めて不利である。更にスル
ーホール（43）に外部導出リードを挿通した後、半田な
どで固定する必要も生ずる。更に特筆すべき大きな欠点
は、絶縁性基板への実装に先立ってEPROM内蔵マイクロ
コンピュータ素子を一旦パッケージに組立てることであ
る。

ここではサーディップパッケージタイプのEPROM内蔵マ
イクロコンピュータ素子について述べたが樹脂封止型パ
ッケージについても上述した問題は発生する。

かかる問題を解決するために第13図に示した実装構造が
既に使用されている。

以下に第13図に示したEPROM内蔵マイクロコンピュータ
実装構造について説明する。

主表面（60a）に導電性配線パターン（60b）が形成され
たガラス・エポキシ樹脂板などの絶縁性基板（60）上に
は、EPROM内蔵マイクロコンピュータチップ（61）を載
置するチップ搭載エリア（60c）を有し、前記配線パタ
ーン（60b）は、このエリア近傍から主表面（60a）上を
引回されて図示しない雄型コネクタ端子部に接続されて
いる。前記エリア（60c）には、EPROM内蔵マイクロコン
ピュータチップ（61）が搭載され、このチップ（61）の
表面電極と前記配線パターン（60b）とが金属細線（6
2）により接続されている。勿論金属細線（62）の１本
は前記チップ（61）のサブストレートと接続する為に、
このチップ（61）が搭載された配線パターン（60b）と
ワイヤリングされている。

上述した様にEPROM内蔵マイクロコンピュータチップを
直接基板上に搭載することが既に周知技術として知られ
ている。

（ハ）発明が解決しようとする課題第13図で示したEPROM内蔵マイクロコンピュータ実装構
造ではEPROM内蔵マイクロコンピュータのチップをプリ
ント基板上にダイボンディングしているため、小型化と
なることはいうまでもない。しかしながら、ここでいう
小型化はあくまでEPROM内蔵マイクロコンピュータ自体
の小型化である。即ち、第13図からは明らかにされてい
ないがEPROM内蔵マイクロコンピュータの周辺に固着さ
れているその周辺回路素子はディスクリート等の電子部
品で構成されているために、EPROM内蔵マイクロコンピ
ュータを搭載したプリント基板用の集積回路としてのシ
ステム全体を見た場合なんら小型化とはならず従来通り
プリント基板の大型化、即ちシステム全体が大型化にな
る問題がある。

また、第12図に示した実装構造においても第13図と同様
にEPROM内蔵マイクロコンピュータの周辺の回路、即ちL
SI,IC等の回路素子がディスクリート等の電子部品で構
成されているため、プリント基板の大型化、即ちシステ
ム全体が大型化となりユーザが要求される軽薄短小のEP
ROM内蔵マイクロコンピュータ搭載の集積回路を提供す
ることができない大きな問題がある。

更に第12図および第13図で示したEPROM内蔵マイクロコ
ンピュータ実装構造では、上述した様にシステム全体が
大型化になると共にEPROM内蔵マイクロコンピュータお
よびその周辺の回路素子を互いに接続する導電パターン
が露出されているため信頼性が低下する問題がある。

更に第12図および第13図で示したEPROM内蔵マイクロコ
ンピュータ実装構造ではEPROM内蔵マイクロコンピュー
タと、その周辺のIC,LSI等の回路素子が露出されている
ため、基板上面に凹凸が生じて取扱いにくく作業性が低
下する問題がある。

（ニ）課題を解決するための手段本発明は上述した課題に鑑みて為されたものであり、一
方の基板上にEPROM内蔵マイクロコンピュータチップを
搭載すると共にそのEPROM内蔵マイクロコンピュータチ
ップと接続される周辺の回路素子を夫々の基板上に搭載
し、且つ、ケース材と両基板とで形成された封止空間に
周辺の回路素子全てが密封封止されEPROM内蔵マイクロ
コンピュータチップのみがケース材の周辺の所定位置よ
り突出した一方の基板上に設けられた構造を有すること
を特徴とする。

従ってEPROM内蔵マイクロコンピュータチップを搭載し
た混成集積回路を極めて小型化に行える。

（ホ）作用この様に本発明に依れば、ケース材の周辺に拡張した一
方の基板上にEPROM内蔵マイクロコンピュータチップを
接続しているのでEPROM内蔵マイクロコンピュータチッ
プの載置位置をケース材の周辺の任意に設定できるの
で、EPROM内蔵マイクロコンピュータチップともっとも
関連する回路素子との電気的接続を考慮して、効率良く
EPROMともっとも関連深い回路素子とを接続することが
でき、信号線即ち導電路の引回し線を不要にすることが
できる。

更にEPROM内蔵マイクロコンピュータチップの隣接する
基板の周辺に上述した様にもっとも関連の深い回路素子
を配置でき、EPROM内蔵マイクロコンピュータチップと
回路素子間のデータのやりとりを行うデータ線を最短距
離あるいは最小距離で実現でき、データ線の引回しによ
る実装密度のロスを最小限に抑制することになり、高密
度の実装が行える。

更に本発明ではEPROM内蔵マイクロコンピュータチップ
以外の全ての素子がチップ状で且つケース材と基板で形
成された封止空間内に収納されるため小型化でしかも取
り扱い性の優れた混成集積回路装置を提供することがで
きる。

（ヘ）実施例以下に第１図乃至第10図に示した実施例に基づいて本発
明の混成集積回路装置を詳細に説明する。

第１図および第２図には、本発明の一実施例の混成集積
回路装置（１）が示されている。この混成集積回路装置
（１）は独立した電子部品として用いられインバータエ
アコン等の幅広いインバータモータの分野で機能を独立
して有する集積回路として用いられる。

この混成集積回路装置（１）は第１図および第２図に示
す様に、二枚の集積回路基板（２）（３）と、集積回路
基板（２）（３）上に形成された所望形状の導電路
（４）と、一方の基板（２）より延在されケース材
（５）より突出した突出基板（2a）上の導電路（４）と
接続されたEPROM内蔵マイクロコンピュータチップ
（６）（以下EPマイコンチップという）と、EPROM内蔵
マイクロコンピュータチップ（６）からデータを供給さ
れ且つ一方の基板（２）上の導電路（４）と接続された
その周辺回路素子（８）と、両基板（２）（３）に一体
化され且つ突出基板（2a）を露出するケース材（５）と
をから構成されている。

両集積回路基板（２）（３）はセラミックス、ガラスエ
ポキシあるいは金属等の硬質基板が用いられ、本実施例
では放熱性および機械的強度に優れた金属基板を用いる
ものとする。

金属基板としては例えば0.5〜1.0mm厚のアルミニウム基
板を用いる。その基板（２）（３）の表面には第３図に
示す如く、周知の陽極酸化により酸化アルミニウム膜
（９）（アルマイト層）が形成され、その一主面側に10
〜70μ厚のポリイミド等のフレキシブル性を有した絶縁
樹脂層（10）が貼着される。更に絶縁樹脂層（10）上に
は10〜70μ厚の銅箔（11）が絶縁樹脂層（10）と同時に
ローラーあるいはホットプレス等の手段により貼着され
ている。ところで、二枚の基板（２）（３）はフレキシ
ブル性を有する絶縁樹脂層（10）によって所定の間隔離
間されて連結された状態となっている。

二枚の基板（２）（３）の一主面上に設けられた銅箔
（11）表面上にはスクリーン印刷によって所望形状の導
電路を露出してレジストでマスクされ、貴金属（金、
銀、白金）メッキ層が銅箔（11）表面にメッキされる。
然る後、レジストを除去して貴金属メッキ層をマスクと
して銅箔（11）のエッチングを行い所望の導電路（４）
が形成される。ここでスクリーン印刷による導電路
（４）の細さは0.5mmが限界であるため、極細配線パタ
ーンを必要とするときは周知の写真蝕刻技術に依り約２
μまでの極細導電路（４）の形成が可能となる。

一方の基板（２）の周端辺の一部は他方の基板（３）の
周端辺より突出して形成され、その突出した突出基板
（2a）の導電路（４）上の所定の位置にはEPROM内蔵マ
イクロコンピュータチップ（４）が接続され、その近傍
の一方の基板（２）上にはEPROM内蔵マイクロコンピュ
ータチップ（６）からデータを供給されるもっとも関連
深い回路素子を含む周辺の複数の回路素子（８）が搭載
され導電路（４）と接続されている。また、他方の基板
（３）上には回路動作上に必要な回路素子が搭載されて
いる。導電路（４）は両基板（２）（３）の略全面に延
在形成され、両基板（２）（３）の周端部に延在される
導電路（４）の先端部はリード固着パッドが形成され、
そのパッドには外部リード端子（12）（13）が固着され
ている。その外部リード（12）（13）は取付け基板に取
付けるために略直角に折曲げ形成されている。また両基
板（２）（３）上に形成されている導電路（４）はフレ
キシブル樹脂層（10）上に形成されているので二枚の基
板（２）（３）を股がる様にパターニングされ両基板
（２）（３）の接続が所定の位置でしかも任意に行える
ことができる。

EPマイコンチップ（６）は周知の如く、プログラムプロ
セッサ（CPU）を中心にプログラムメモリにRAM,EPROM、
周辺装置に入出力インターフェイスを組合せている素子
である。EPマイコンチップ（６）は市販されているもの
であり、ここではEPマイコンチップ（６）の説明を省略
する。

EPマイコンチップ（６）のプログラム・データを選択し
て供給される周辺回路素子（８）のIC、トランジスタ、
チップ抵抗およびチップコンデンサー等はチップ状態で
所望の導電路（４）上に半田付けあるいはAgペースト等
のろう材によって付着され、回路素子（８）は近傍の導
電路（４）にボンディング接続されている。更に導電路
（４）間にはスクリーン印刷によるカーボン抵抗体およ
びニッケルメッキによるニッケルメッキ抵抗体が夫々抵
抗素子として形成されている。

一方、ケース材（５）は絶縁部材としての熱可塑性樹脂
から形成され、第４図に示す如く、両基板（２）（３）
と固着した際封止空間部が形成される様に枠状に形成さ
れている。その枠状のケース材（５）の周端部は両基板
（２）（３）の略周端部に配置されて接着性を有したシ
ール剤（Ｊシート：商品名）によって基板（２）（３）
と強固に固着一体化される。この結果、基板（２）
（３）とケース材（５）間に所定の封止空間部（14）が
形成されることになる。また、ケース材（５）の一側辺
は両基板（２）（３）を配置したときにフィルム樹脂層
（10）が容易に折曲される様に円弧状に形成されてい
る。

ケース材（５）と二枚の基板（２）（３）との固着は上
述した様に接着シートによって行われ、フィルム樹脂層
（10）によって連絡された両基板（２）（３）でケース
材（５）を挾む様に且つ搭載された回路素子（８）を対
向させる様にして固着される。このとき、両基板（２）
（３）を連結するフィルム樹脂層（10）は上述したケー
ス材（５）に設けられた円弧状部と当接され折曲げされ
るために折曲げ部分の導電路（４）が折曲時に切断する
恐れはない。ケース材（５）と両基板（２）（３）とを
一体化した後、連結部の樹脂層（10）が露出されるため
に、本実施例では蓋体（20）で露出した連結部を完全に
封止するものとする。尚、蓋体（20）はケース材（５）
と同一材料で形成され、その接着は上述した接着シート
等の手段によって行われている。

本実施例では一方の基板（２）の一周端辺の一部はケー
ス材（５）から突出して突出基板（2a）が露出され、こ
の突出基板（2a）はEPマイコンチップ（６）が載置でき
る大きさに形成されている。なおこの突出基板（2a）は
一方の基板（２）の４辺あるいは他方の基板（３）の４
辺のどの位置にも設けられることができ、EPマイコンチ
ップ（６）ともっとも関連深い回路素子（８）との関係
でその位置が決定される。

ケース材（５）から露出した一方の基板（２）から延在
された突出基板（2a）上にはEPマイコンチップ（６）の
電極と超音波ボンディング接続される複数の導電路
（４）の一端が延在形成され、その導電路（４）の先端
部にEPマイコンチップ（６）が固着搭載される。EPマイ
コンチップ（６）が固着された導電路（４）の他端はEP
マイコンチップ（６）ともっとも関連深い回路素子
（８）の近傍に効率よく引回しされチップ状のその回路
素子（８）とボンディングワイヤで電気に接続される。

ここでEPマイコンチップ（６）ともっとも関連深い回路
素子（８）との位置関係について述べる。EPマイコンチ
ップ（６）とチップ状の回路素子（８）とは多数本の導
電路（４）を介して接続されるため、その導電路（４）
の引回しを短くするためにEPマイコンチップ（６）とも
っとも関連する回路素子（８）は夫々、隣接する位置か
あるいはできるだけ近傍に位置する様に配置される。従
ってEPマイコンチップ（６）と回路素子（８）との導電
路（４）の引回しは最短距離で形成でき基板上の実装面
積を有効に使用することができる。EPマイコンチップ
（６）とその近傍あるいは隣接した位置に配置されたチ
ップ状の回路素子（８）は夫々の近傍に延在された導電
路（４）の先端部とワイヤ線によってボンディング接続
されEPマイコンチップ（６）と電気的に接続される。

EPマイコンチップは第１図および第２図から明らかな如
く、一方の基板（２）から延在されケース材（５）より
突出した突出基板（2a）上に搭載される。更に詳述する
と突出基板（2a）上にはEPマイコンチップ（６）とその
EPマイコンチップ（６）と近傍の導電路（４）とを接続
するワイヤ線が搭載されることになる。

更に突出基板（2a）上には１層以上の樹脂が被覆され、
EPマイコンチップ（６）およびワイヤ線がその樹脂層に
よって完全に被覆される。EPマイコンチップ（６）上に
直接被覆される第１層目の樹脂はEPマイコンチップ
（６）のデータを消去する際に紫外線を透過する必要が
あるために紫外線透過性樹脂（21a）が用いられる。紫
外線透過性樹脂（21a）は非芳香族系であれば限定され
ず、例えばメチル系シリコンゴムあるいはシリコンゲル
が用いられる。

本実施例では第１層目の樹脂層（21a）上に第２層目の
樹脂層（21b）が充填されている。第２層目の樹脂層は
第１層目とは異なりEPマイコンチップ（６）の誤消去を
防止するために紫外線を遮断する紫外線不透過性樹脂
（21b）が用いられる。この樹脂層（21b）は芳香環（ベ
ンゼン環）を含んだ樹脂であれば限定されず、例えばエ
ポキシ系あるいはポリイミド系の樹脂が用いられる。

従ってEPマイコンチップ（６）だけが突出基板（2a）上
に搭載され且つ２層の樹脂で被覆され、その他の回路素
子（８）は両基板（２）（３）とケース材（５）とで形
成される封止空間（14）内に配置されることになる。

上述の如く、EPマイコンチップ（６）と接続されるその
周辺の回路素子（８）は両基板（２）（３）とケース材
（５）で形成された封止空間部（14）に配置する様に設
定されている。即ち、チップ状の電子部品および印刷抵
抗、メッキ抵抗等の抵抗素子の全ての素子が封止空間部
（14）内に設けられている。

本実施例でEPマイコンチップ（６）のデータ消去を行う
場合は紫外線不透過性樹脂（21b）を剥離して紫外線を
照射し、再書き込みをする場合はEPマイコンチップ
（６）上の紫外線透過性樹脂（21a）も剥してボンディ
ングされている近傍の導電路（４）にブローブ等の端子
を当接させ、書き込み装置よりデータを書き込む。この
とき、紫外線透過性樹脂（21a）を剥す場合、樹脂（21
a）はあまり接着力が強くないためにワイヤ線が切断す
ることはない。

以下に本発明を用いたモータ駆動用のインバータの混成
集積回路装置の具体例を示す。

モータ駆動用インバータとは、一般的に直流電源から任
意の交流電源を作り、例えば三相モータの回転数を任意
にコントロールするものである。即ち、商用交流電源を
整流回路を用いて整流した直流電源を電源として用い
る。その入力直流電源をインバータ主回路と呼び、三相
ブリッジ構成されたスイッチ素子を用いて所定のコント
ロール信号のもとでチョッピングして疑似交流を負荷に
出力する。コントロール信号を変化させることにより出
力交流の電圧、周波数を可変にすることができモータの
回転数やトルクを可変に調整することができる。

第５図に示したブロック図に基づいてモータ駆動用イン
バータを簡単に説明する。

第５図は集積回路基板（２）（３）上にモータ駆動用イ
ンバータを搭載したときのブロック図である。

モータ駆動用インバータは、交流電源を入力し直流に変
換する整流回路（21）と、その整流回路（21）から出力
された直流電源を所定の間隔でチョッピングし負荷（モ
ータ）に疑似交流を供給するインバータ主回路（22）
と、インバータ主回路（22）を所定間隔でチョッピング
させる出力信号および他の装置の動作を行わせる出力信
号を供給するEPROM内蔵マイクロコンピュータ（６）
（以下EPマイコンチップと称する）と、EPマイコンチッ
プ（６）から出力された出力信号を所望に増幅させるバ
ッファ（23）と、バッファ（23）により増幅された信号
を電位の異なるベースアンプ（25）に伝達する第１のイ
ンターフェイス（24）と、第１のインターフェイス（2
4）から伝達された信号をインバータ主回路（22）に増
幅して供給するベースアンプ（25）と、整流回路（21）
からインバータ主回路（22）に供給される電流を検出す
ると共にインバータ主回路（22）の発熱を検出して第１
のインターフェイス（24）を介してEPマイコンチップ
（６）に所定の信号をフィードバックさせてインバータ
主回路（22）および周辺回路を保護する保護回路（26）
と、マイコン（６）に電位の異なる信号を入出力する第
２のインターフェイス（27）と、EPマイコンチップ
（６）から出力される出力信号を外部装置に供給するた
めに増幅させる出力バッファ（28）とから構成されてい
る。以下に上述した各構成について簡単に説明する。

先ず整流回路は周知のダイオードのブリッジ回路で構成
され、商用交流を直流に順変換するものである。本実施
例において、整流回路は基板上にチップ部品で構成され
ているが、整流回路のみを外付によって構成する場合も
使用目的によって発生するが本発明には何んら支障はな
い。

次にインバータ主回路（22）は第６図に示す如く、直列
接続された２個のスイッチング素子（22a）（トランジ
スタ、MOSFET、IGBT等）を夫々並列接続（ブリッジ接
続）されている。本実施例においてはトランジスタ素子
を用いて説明するものとする。以下に説明をつづける。
主回路（22）の夫々のトランジスタのコレクタ−エミッ
タ間にはフライホイル用のダイオードが接続されると共
に夫々の直列接続された各トランジスタ間と負荷とを結
ぶための出力端子（U,V,W）が設けられている。また、
（22b）は入力用の入力端子である。

次にEPマイコンチップ（６）は例えば、LM8051P（三洋
製）のICチップ化されたものが用いられている。

第７図はマイコンの基本構成を示すブロック図であり、
命令の取出しと実行を行うCPU（4a）と、所定のプログ
ラム・データが記憶されているメモリー部（4b）と外部
装置とのデータの入出力を行うためのI/Oポート部（4
c）から構成されている。EPマイコンチップ（６）自体
には新規なところがないため、ここでは詳細に説明しな
いものとする。このEPマイコンチップ（６）によってイ
ンバータ主回路（22）および所望の外部装置はコントロ
ールされる。

次にバッファ（23）はLC4049B（三洋製）等のICチップ
化されたものが用いられる。このバッファ（23）はEPマ
イコンチップ（６）からの出力信号を所定に増幅させる
ものである。

次に第１のインターフェイス（24）は複数のフォトカプ
ラから構成され、例えば、PC817（シャープ製）等のIC
チップにより構成されている。第１のインターフェイス
（24）は上述した如く、バッファ（23）から出力された
出力信号を光でベースアンプ（25）に伝達させるもので
ある。

次にベースアンプ（25）は第８図に示す如く、第１のイ
ンターフェイス（24）から出力された信号が入力される
信号入力端子（25a）と、入力端子（25a）から入力され
た信号が供給されON,OFFされる第１および第３のトラン
ジスタ（Tr₁）（Tr₃）と、第３のトランジスタ（Tr₃）
のコレクタとそのベースが接続された第１のトランジス
タ（Tr₁）とマイナスライン間に接続された第２のトラ
ンジスタ（Tr₂）と、電源ライン間に接続された抵抗お
よびダイオードと、ダイオードと並列に接続されたコン
デンサーとから構成されている。また、第１および第２
のトランジスタ間とインバータ主回路の各トランジスタ
のベースとエミッタとを接続する出力端子（25b）が設
けられている。例えば、ベースアンプ（25）の信号入力
端子（25a）にON信号が入力されると第１のトランジス
タ（Tr₁）と第３のトランジスタ（Tr₃）がONし、第２の
トランジスタ（Tr₂）がOFFする。すると、電源V_Dから第
１のトランジスタ（Tr₁）、制御抵抗R₁を介してインバ
ータ主回路（22）のベースに所望の電流が供給される。
また、信号OFF時には第１のトランジスタ（Tr₁）および
第３のトランジスタ（Tr₃）がOFFし、第２のトランジス
タ（Tr₂）をONさせる。そしてダイオードとコンデンサ
ーより作られた電源からインバータ主回路（22）のオフ
を早くさせるものである。

次に保護回路（26）は第９図に示す如く、インバータ主
回路（22）の近傍に設けられインバータ主回路（22）の
発熱による温度上昇を検出するダイオード等より構成さ
れる温度検出部（26a）と、整流回路（21）からインバ
ータ主回路（22）に供給される電流を検出する抵抗より
構成される電流検出部（26b）と、内部基準電圧を形成
する基準電圧部（26c）と、夫々の検出部（26a）（26
b）からの出力信号と基準電圧部（26c）から出力される
信号を比較する電圧比較部（26d）と、電圧比較部（26
d）からの信号をEPマイコンチップ（６）にフィードバ
ックさせる保護、制御信号出力部（26e）とから構成さ
れている。

次に第２のインターフェイス（27）は第１のインターフ
ェイス（24）と同様に複数個のフォトカプラから構成さ
れ、EPマイコンチップ（６）と入出力端子S₀，S₁から入
出力される信号をEPマイコンチップ（６）に伝達するも
のである。

最後に出力バッファ（28）はバッファ（23）と同様にLC
4049B（三洋製）等のICチップ化されたものが用いら
れ、EPマイコンチップ（６）からの信号を増幅し、出力
端子PO₀，PO₉に信号を出力するものである。

以下にモータ駆動用のインバータの動作について簡単に
説明する。

商用交流が端子（21X）から入力されると、上述した様
に整流回路（21）によって直流に変換される。その変換
された直流電流はインバータ主回路（22）に供給され
る。インバータ主回路（22）の出力端子（U,V,W）は負
荷（モータ）に接続され負荷に所望の電流を供給する。

入出力端子S₀，S₁、デジタル入力端子D₀〜D₅、アナログ
入力端子A₀〜A₈の各入力端子から所定の制御あるいは指
令信号が入力されるとEPマイコンチップ（６）はその入
力信号に基づいて動作する。即ち、入力信号に基づい
て、EPマイコンチップ（６）内に記憶されているメモリ
ー内のプログラム・データに基づいた所定の処理が実行
されるコントロール信号を出力する。そのコントロール
信号はバッファ（23）により増幅され第１のインターフ
ェイス（24）を介してベースアンプ（25）に供給され
る。

ベースアンプ（25）に供給された信号はインバータ主回
路（22）の各トランジスタ素子のベースに供給され、イ
ンバータ主回路（22）の各トランジスタ素子をON,OFFさ
せて直流をチョッピングして疑似交流を形成し、出力端
子（U,V,W）を介して負荷へ交流を供給させて負荷を所
定の回転数で回転させる。

即ち、EPマイコンチップ（６）内の所定のプログラム・
データに基づいてインバータ主回路（22）で直流をチョ
ッピングして交流に変換されている。また、ベースアン
プ（25）には別電源がV_D1〜V_D4端子を介して常時印加さ
れている。

上述したEPマイコンチップ（６）内のプログラム・デー
タを変換すると、即ち別のマイコンに変換すればそのEP
マイコンチップ内の内蔵されたプログラム・データに応
じた回転にコントロールすることができる。

出力端子PO₀〜PO₉から出力される信号はEPマイコンチッ
プ（６）に入力される入力指令に基づいてEPマイコンチ
ップ（６）が所定の信号処理を行った結果に基づいた信
号を出力する。出力端子PO₀〜PO₉から出力される出力信
号は外部の機器あるいは装置をコントロールする。例え
ばインバータエアコンであれば電磁リレー、冷媒調整す
る弁等を室内の温度変化に対応して所定にコントロール
する。

上述したインバータ動作を行っている際にはインバータ
システム、即ち、基板（２）（３）上の温度は定格最大
温度以下になる様に設計されているが、システム自体を
異常な環境下（高温、高湿下）での使用、あるいは放熱
が正常に行われない場合にはインバータ主回路（22）や
周辺の温度が異常に上昇し、システムあるいはセットを
破壊する恐れはあるが、本実施例では保護回路（26）の
温度検出部（26a）によって異常温度を検出してインバ
ータの動作を止めてインバータの発熱をおさえてセット
あるいはシステムを保護するものである。また、インバ
ータ主回路（22）には負荷が接続されているが、この負
荷内部の配線の異常による短絡、出力端子（U,V,W）の
短絡、あるいは外部ノイズによるEPマイコンチップ
（６）の誤動作でインバータ主回路（22）の直列された
素子が同時ONしたりすると異常な大電流がインバータ主
回路（22）に流れるが、この場合においても、保護回路
（26）内の電流検出部（26b）でその大電流を検出した
だちに動作を停止させて保護する。

上述した動作を行うことでモータ駆動用インバータの動
作が行われて負荷（モータ）の回転コントロールおよび
外部機器の動作を所定にコントロールして例えば、イン
バータエアコン等の制御を正常に動作させる。

第10図は第５図で示したモータ駆動用インバータ回路を
本実施例の一方の基板（２）上に実装した場合を示す平
面図であり、実装される各回路素子の符号は第６図のブ
ロック図で示した符号と同一にしてある。尚、複数の各
回路素子を接続する導電路は煩雑となるため矢印にて示
すものとする。

第11図に示す如く、一方の基板（２）の対向する周端部
には外部リード端子（12）が固着される複数の固着用パ
ッド（4a）が設けられている。固着パッド（4a）から延
在される導電路（４）上の封止空間（14）の位置には複
数の回路素子（８）が、突出基板（2a）上にはEPマイコ
ンチップ（６）が固着される。斯る一方の基板（２）上
にはEPマイコンチップ（６）以外の複数の回路素子が固
着されており、（25）はベースアンプ、（23）はバッフ
ァ、（24）は第１のインターフェイス、（27）は第２の
インターフェイス、（28）は出力バッファ、（26）は保
護回路である。なお、他方の基板（３）にはポリイミド
等のフィルム樹脂層（10）を介して一方の基板（２）よ
り複数の導電路（５）が延在されており、他方の基板
（３）上にはインバータ主回路（22）および整流回路
（21）等のインバータに必要な一部の回路あるいはオプ
ション用回路が配置されている。

第10図から明らかな如く、EPマイコンチップ（６）と一
番関連深い回路素子の近傍（ここではバッファ、出力バ
ッファ）に隣接する位置にEPマイコンチップ（６）が搭
載される。

EPマイコンチップ（６）ともっとも関連する回路素子
（８）をEPマイコンチップ（６）の近傍に配置すること
により、両者を接続させる導電路（４）の引回し線の距
離を最短でしかも最小で配置形成でき、その結果、他の
実装パターンを有効に使用できると共に高密度実装が行
える。このときEPマイコンチップ（６）はケース材
（５）から露出し一方の基板（２）の任意の周端部に設
けた突出基板（2a）に設けられる。尚、一点鎖線で囲ま
れた領域は接着シートでケース材（５）が固着される領
域を示す。

第11図は第10図で示した一方の基板（２）上にケース材
（５）を固着したときのモデム用の混成集積回路装置の
完成品の平面図であり、ケース材（５）の周端辺の突出
基板（2a）上にはEPマイコンチップ（６）が樹脂被覆さ
れた状態となる。即ち、EPマイコンチップ（６）以外の
他の素子は全てケース材（５）と両基板（２）（３）と
で形成された封止空間（14）内に封止される。

斯る本発明に依れば、一方の基板（２）の所望位置に突
出基板（2a）を設け、その突出基板（2a）上の導電路
（４）にEPマイコンチップ（６）を接続し、両基板
（２）（３）とケース材（５）とで形成された封止空間
（14）に他の全ての回路素子（８）を配置することによ
り、混成集積回路とEPマイコンとの一体化した装置が極
めて小型化に提供することができる。

（ト）発明の効果以上に詳述した如く、本発明に依れば、第１に一方の基
板（２）の任意の周端辺に突出基板（2a）を設け、その
突出基板（2a）上の導電路（４）にEPマイコンチップ
（６）を接続しているので、EPマイコンチップ（６）の
載置位置の周辺の任意に選定できる利点を有する。この
ため内蔵するもっとも関連深い回路素子との電気的接続
を考慮して、効率良くEPマイコンチップ（６）ともっと
も関連深い回路素子（８）とを接続できデータ線の引回
しを不要にできる。更に詳述すると、EPマイコンチップ
（６）の隣接する位置にもっとも関連の深い回路素子
（８）を配置でき、その結果EPマイコンチップ（６）と
もっとも関連深い回路素子（８）間のデータのやりとり
を行うデータ線を最短距離あるいはもっとも設計容易な
レイアウトで実現でき、データ線の引回しによる実装密
度のロスを最小限に抑制できる。

第２に一方の基板（２）の周端部に設けた突出基板（2
a）にEPマイコンチップ（６）を配置しているので、一
体化した小型の混成集積回路装置として取り扱える利点
を有する。更に両集積回路基板（２）（３）上の組み込
むマイクロコンピュータおよびその周辺回路素子の実装
密度を向上することにより、従来必要とされたプリント
基板を廃止することができる。

第３に両集積回路基板（２）（３）として金属基板を用
いることにより、その放熱効果をプリント基板に比べて
大幅に向上でき、より実装密度の向上に寄与できる。ま
た導電路（４）として銅箔（11）を用いることにより、
導電路（４）の抵抗値を導電ペーストより大幅に低減で
き、実装される回路をプリント基板と同等以上に拡張で
きる。

第４にEPマイコンチップ（６）と接続される周辺回路素
子（８）はケース材（５）と両集積回路基板（２）
（３）とで形成される封止空間（14）にダイ形状あるい
はチップ形状で組み込まれるので、従来のプリント基板
の様に樹脂モールドしたものに比較して極めて占有面積
が小さくなり、実装密度の大幅に向上できる利点を有す
る。

第５にケース材（５）と両集積回路基板（２）（３）の
周端を実質的に一致させることにより、両集積回路基板
（２）（３）のほぼ全面を封止空間（14）として利用で
き、実装密度の向上と相まって極めてコンパクトな混成
集積回路装置を実現できる。

【図面の簡単な説明】

第１図は本実施例を示す斜視図、第２図は第１図のＩ−
Ｉ断面図、第３図は本実施例で用いられる基板を示す断
面図、第４図は本実施例で用いるケース材を示す斜視
図、第５図は本実施例で用いたモータ駆動用インバータ
を示すブロック図、第６図は第５図で示したインバータ
の主回路を示す回路図、第７図は第５図で示したインバ
ータのマイコンを示すブロック図、第８図は第５図で示
したインバータのベースアンプを示す回路図、第９図は
第５図で示したインバータの保護回路を示すブロック
図、第10図は第５図で示したブロック図を基板上に実装
したときの平面図、第11図は第10図に示した基板上にケ
ース材を固着したときの平面図、第12図および第13図は
従来のマイコン実装構造を示す斜視図である。（１）…混成集積回路装置、（２）（３）…集積回路基
板、（2a）…突出基板、（４）…導電路、（６）…EPマ
イコンチップ、（８）…回路素子、（５）…ケース材、
（21a）…紫外線透過性樹脂、（21b）…紫外線不透過性
樹脂。

Claims

【特許請求の範囲】

【請求項１】二枚の相対向して配置された集積回路基板
と前記基板の対向する主面に形成された所望のパターンを
有する導電路と前記導電路に接続され且つ所望のプログラム・データを
内蔵したEPROM内蔵マイクロコンピュータチップと前記EPROM内蔵マイクロコンピュータチップの前記デー
タが供給され且つ前記基板上の導電路と接続されたその
周辺回路素子と前記基板に一体化されたケース材とを具備し、前記ケース材より突出した一方の前記基板上の前記導電
路に前記マイクロコンピュータチップを固着し、前記EP
ROM内蔵マイクロコンピュータチップの電極と所望の前
記導電路をボンディングワイヤで接続し前記EPROM内蔵
マイクロコンピュータチップおよび前記ボンディングワ
イヤを樹脂で封止し、前記両基板と前記ケースで形成さ
れた封止空間に前記周辺回路素子を配置したことを特徴
とする混成集積回路装置。
【請求項２】前記集積回路基板として表面を絶縁した金
属基板を用いたことを特徴とする請求項１記載の混成集
積回路装置。
【請求項３】前記導電路として銅箔を用いたことを特徴
とする請求項１記載の混成集積回路装置。
【請求項４】前記周辺回路素子としてチップ抵抗、チッ
プコンデンサーを用いていることを特徴とする請求項１
記載の混成集積回路装置。
【請求項５】前記ケース材の周端部を前記両基板の周端
部とほぼ一致させたことを特徴とする請求項１記載の混
成集積回路装置。
【請求項６】前記EPROM内蔵マイクロコンピュータチッ
プを被覆樹脂として紫外線を透過する樹脂を用いたこと
を特徴とする請求項１記載の混成集積回路装置。