JPH079963B2 - Hybrid integrated circuit device - Google Patents
Hybrid integrated circuit deviceInfo
- Publication number
- JPH079963B2 JPH079963B2 JP1420790A JP1420790A JPH079963B2 JP H079963 B2 JPH079963 B2 JP H079963B2 JP 1420790 A JP1420790 A JP 1420790A JP 1420790 A JP1420790 A JP 1420790A JP H079963 B2 JPH079963 B2 JP H079963B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- integrated circuit
- chip
- microcomputer chip
- microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【発明の詳細な説明】 (イ)産業上の利用分野 本発明は集積回路基板にチップ型のEPROM内蔵マイクロ
コンピュータを実装してなるEPROM内蔵マイクロコンピ
ュータ搭載型の混成集積回路装置に関する。DETAILED DESCRIPTION OF THE INVENTION (a) Field of Industrial Application The present invention relates to an EPROM-embedded microcomputer-mounted hybrid integrated circuit device in which a chip-type EPROM-embedded microcomputer is mounted on an integrated circuit substrate.
(ロ)従来の技術 紫外線を照射することによって既に書込まれた記憶情報
を消去し、再書込みが可能な紫外線照射窓を有するEPRO
M内蔵のマイクロコンピュータ素子は各種電子機器に好
んで用いられている。このEPROM内蔵マイクロコンピュ
ータは、制御用あるいは駆動用集積回路と共に現在、そ
の殆んどがプリント配線板に実装されている。各種電子
機器で小型軽量化が要求される機器は、チップ・オン・
ボードと称される技法によってプリント配線板に半導体
集積回路(IC)チップが直接搭載され、所要の配線が施
された後この配線部分を含んで前記ICチップが合成樹脂
によって被覆され、極めて小型軽量化が達成されてい
る。(B) Conventional technology EPRO with a UV irradiation window that can erase and rewrite memory information that has already been written by UV irradiation.
Microcomputer devices with a built-in M are preferably used in various electronic devices. Most of the EPROM built-in microcomputer is currently mounted on a printed wiring board together with a control or driving integrated circuit. For various electronic devices, which are required to be small and light,
A semiconductor integrated circuit (IC) chip is directly mounted on a printed wiring board by a technique called board, and after the required wiring is made, the IC chip including this wiring part is covered with synthetic resin, which is extremely small and lightweight. Has been achieved.
斯る従来のEPROM内蔵マイクロコンピュータの実装構造
を第13図に従って説明すると、第13図は従来のEPROM内
蔵マイクロコンピュータの一部断面を有する斜視図であ
って、主表面上に導電性配線パターン(41)が形成され
たガラス・エポキシ樹脂などから構成された絶縁性基板
(42)のスルーホール(43)にサーディップ型パッケー
ジに組込まれたEPROM内蔵マイクロコンピュータ(44)
が搭載されている。このEPROM内蔵マイクロコンピュー
タ(44)はヘッダー(45)およびキャップ(46)を有
し、前記ヘッダー(45)はセラミック基材(47)に外部
導出リード(48)か低融点ガラス材で接着されている。
またこのヘッダー(45)はガラスに金粉が多量に混入し
たいわゆる金ペーストを焼結した素子搭載部(50)が前
記低融点ガラス材上あるいはセラミック基材(47)上に
接着されており、この素子搭載部(50)にEPROM内蔵マ
イクロコンピュータチップ(51)が装着され、このチッ
プ(51)の電極と前記外部導出リード(48)とが金属細
線(52)によって接続されている。このキャップ(46)
は低融点ガラスによってヘッダー(45)に配置されたEP
ROM内蔵マイクロコンピュータチップ(51)を密封して
いる。この様にEPROM内蔵マイクロコンピュータチップ
(51)を密封したEPROM内蔵マイクロコンピュータ(4
4)は、前記絶縁性基板(42)のスルーホール(43)に
外部導出リード(48)を挿通させ半田によって固定され
る。このスルーホール(43)は導電性配線パターン(4
1)によって所要の配線引回しが施され、前記絶縁性基
板の端部に設けられた雄型コネクタ端子部(55)から図
示しない雌型コネクタへと接続される。A mounting structure of such a conventional microcomputer with built-in EPROM will be described with reference to FIG. 13. FIG. 13 is a perspective view showing a partial cross section of the conventional microcomputer with built-in EPROM, in which a conductive wiring pattern ( Microcomputer (44) with built-in EPROM embedded in a sardip type package in a through hole (43) of an insulating substrate (42) made of glass epoxy resin etc.
Is installed. The EPROM built-in microcomputer (44) has a header (45) and a cap (46), and the header (45) is bonded to a ceramic base material (47) by an external lead (48) or a low melting point glass material. There is.
Further, in this header (45), an element mounting portion (50) obtained by sintering a so-called gold paste in which a large amount of gold powder is mixed in glass is adhered onto the low melting point glass material or the ceramic base material (47). An EPROM built-in microcomputer chip (51) is mounted on the element mounting portion (50), and the electrodes of the chip (51) and the external lead-outs (48) are connected by a thin metal wire (52). This Cap (46)
EP placed in header (45) by low melting glass
The ROM built-in microcomputer chip (51) is sealed. In this way, a microcomputer chip (4) with a built-in EPROM in which the microcomputer chip (51) with a built-in EPROM is sealed
The external lead (48) is inserted into the through hole (43) of the insulating substrate (42) and is fixed by soldering. This through hole (43) has a conductive wiring pattern (4
By 1), required wiring is routed, and the male connector terminal portion (55) provided at the end of the insulating substrate is connected to a female connector (not shown).
さて、斯る従来のEPROM内蔵マイクロコンピュータ素子
の実装構造は、EPROM内蔵マイクロコンピュータチップ
(51)に比べパッケージ外形が極めて大きく、平面占有
率もさることながら三次元、つまり高さもチップの高さ
の数倍となり、薄型化に極めて不利である。更にスルー
ホール(43)に外部導出リードを挿通した後、半田など
で固定する必要も生ずる。更に特筆すべき大きな欠点
は、絶縁性基板への実装に先立ってEPROM内蔵マイクロ
コンピュータ素子を一旦パッケージに組立てることであ
る。Now, in the conventional mounting structure of the microcomputer element with built-in EPROM, the package outer shape is much larger than that of the microcomputer chip (51) with built-in EPROM, and the plane occupation ratio is also three-dimensional, that is, the height of the chip is small. It is several times, which is extremely disadvantageous for thinning. Furthermore, it is necessary to fix the lead-out lead through the through-hole (43) with solder or the like. A further major drawback to be noted is that the EPROM-embedded microcomputer device is once assembled in a package prior to mounting on an insulating substrate.
ここではサーディップパッケージタイプのEPROM内蔵マ
イクロコンピュータ素子について述べたが樹脂封止型パ
ッケージについても上述した問題は発生する。Although the cerdip package type microcomputer device with a built-in EPROM has been described here, the above-mentioned problems also occur in the resin-sealed package.
斯る問題を解決するために第14図に示した実装構造が既
に使用されている。The mounting structure shown in FIG. 14 has already been used to solve such a problem.
以下に第14図に示したEPROM内蔵マイクロコンピュータ
実装構造について説明する。The EPROM built-in microcomputer mounting structure shown in FIG. 14 will be described below.
主表面(60a)に導電性配線パターン(60b)が形成され
たガラス・エポキシ樹脂板などの絶縁性基板(60)上に
は、EPROM内蔵マイクロコンピュータチップ(61)を載
置するチップ搭載エリア(60c)を有し、前記配線パタ
ーン(60b)は、このエリア近傍から主表面(60a)上を
引回されて図示しない雄型コネクタ端子部に接続されて
いる。前記エリア(60c)には、EPROM内蔵マイクロコン
ピュータチップ(61)が搭載され、このチップ(61)の
表面電極と前記配線パターン(60b)とが金属細線(6
2)により接続されている。勿論金属細線(62)の1本
は前記チップ(61)のサブストレートと接続する為に、
このチップ(61)が搭載された配線パターン(60b)と
ワイヤリングされている。On the insulating substrate (60) such as a glass / epoxy resin plate with the conductive wiring pattern (60b) formed on the main surface (60a), the chip mounting area () for mounting the EPROM built-in microcomputer chip (61) 60c), and the wiring pattern (60b) is routed from the vicinity of this area on the main surface (60a) and connected to a male connector terminal portion (not shown). A microcomputer chip (61) with a built-in EPROM is mounted in the area (60c), and the surface electrode of the chip (61) and the wiring pattern (60b) are formed by a thin metal wire (6).
Connected by 2). Of course, one of the thin metal wires (62) is connected to the substrate of the chip (61),
The chip (61) is wired with the wiring pattern (60b) mounted thereon.
上述した様にEPROM内蔵マイクロコンピュータチップを
直接基板上に搭載することが既に周知技術として知られ
ている。It is already known as a well-known technique to mount the EPROM-embedded microcomputer chip directly on the substrate as described above.
(ハ)発明が解決しようとする課題 第14図で示したEPROM内蔵マイクロコンピュータ実装構
造ではEPROM内蔵マイクロコンピュータのチップをプリ
ント基板上にダイボンディングしているため、小型化と
なることはいうまでもない。しかしながら、ここでいう
小型化はあくまでEPROM内蔵マイクロコンピュータ自体
の小型化である。即ち、第14図からは明らかにされてい
ないがEPROM内蔵マイクロコンピュータの周辺に固着さ
れているその周辺回路素子はディスクリート等の電子部
品で構成されているために、EPROM内蔵マイクロコンピ
ュータを搭載したプリント基板用の集積回路としてのシ
ステム全体を見た場合何んら小型化とはならず従来通り
プリント基板の大型化、即ちシステム全体が大型化にな
る問題がある。(C) Problems to be Solved by the Invention Needless to say, in the structure for mounting the microcomputer with built-in EPROM shown in FIG. 14, the chip of the microcomputer with built-in EPROM is die-bonded on the printed circuit board, resulting in miniaturization. Absent. However, the miniaturization referred to here is only miniaturization of the EPROM built-in microcomputer itself. That is, although it is not clear from FIG. 14, since the peripheral circuit elements fixed to the periphery of the EPROM built-in microcomputer are composed of electronic components such as discretes, a printout mounted with the EPROM built-in microcomputer is provided. When looking at the entire system as an integrated circuit for a board, there is a problem that the size is not reduced at all and the printed circuit board is increased in size as in the past, that is, the size of the entire system is increased.
また、第13図に示した実装構造においても第14図と同様
にEPROM内蔵マイクロコンピュータの周辺の回路、即ちL
SI,IC等の回路素子がディスクリート等の電子部品で構
成されているため、プリント基板の大型化、即ちシステ
ム全体が大型化となりユーザが要求される軽薄短小のEP
ROM内蔵マイクロコンピュータ搭載の集積回路を提供す
ることができない大きな問題がある。Further, in the mounting structure shown in FIG. 13 as well as in FIG.
Since circuit elements such as SI and IC are composed of electronic components such as discretes, the printed circuit board becomes large, that is, the entire system becomes large, and the light, thin, short, and small EP required by users.
There is a big problem that it is not possible to provide an integrated circuit equipped with a microcomputer with built-in ROM.
更に第13図および第14図で示したEPROM内蔵マイクロコ
ンピュータ実装構造では、上述した様にシステム全体が
大型化になると共にEPROM内蔵マイクロコンピュータお
よびその周辺の回路素子を互いに接続する導電パターン
が露出されているため信頼性が低下する問題がある。Furthermore, in the EPROM-embedded microcomputer mounting structure shown in FIGS. 13 and 14, as described above, the entire system becomes larger and the conductive patterns that connect the EPROM-embedded microcomputer and its peripheral circuit elements to each other are exposed. Therefore, there is a problem that reliability is lowered.
更に第13図および第14図で示したEPROM内蔵マイクロコ
ンピュータ実装構造ではEPROM内蔵マイクロコンピュー
タと、その周辺のIC,LSI等の回路素子が露出されている
ため、基板上面に凹凸が生じて取扱いにくく作業性が低
下する問題がある。Further, in the EPROM built-in microcomputer mounting structure shown in FIG. 13 and FIG. 14, the EPROM built-in microcomputer and the peripheral circuit elements such as IC and LSI are exposed, so that unevenness is generated on the upper surface of the substrate, which makes it difficult to handle. There is a problem of reduced workability.
(ニ)課題を解決するための手段 本発明は上述した課題に鑑みて為されたものであり、基
板上にチップ型のEPROM内蔵マイクロコンピュータと、
もっとも関連する回路素子を搭載し、更にその基板上に
その他の全ての回路素子を搭載し、ケース材所定位置に
設けられた孔でEPROM内蔵マイクロコンピュータチップ
だけが露出する様に基板上に搭載され、EPROM内蔵マイ
クロコンピュータチップ以外の他の全ての回路素子を基
板とケース材で形成された封止空間に封止する構造とす
ることを特徴とする。(D) Means for Solving the Problems The present invention has been made in view of the above problems, and includes a chip-type EPROM built-in microcomputer on a substrate,
The most related circuit elements are mounted, and all other circuit elements are mounted on the board, and the circuit board is mounted on the board so that only the EPROM built-in microcomputer chip is exposed through the holes provided at the predetermined positions of the case material. , And a structure in which all the circuit elements other than the EPROM built-in microcomputer chip are sealed in a sealing space formed by the substrate and the case material.
従ってEPROM内蔵マイクロコンピュータチップを搭載し
た混成集積回路を極めて小型化で実現でき、高密度実装
のEPROM内蔵マイクロコンピュータチップ搭載の混成集
積回路装着を提供することができる。Therefore, it is possible to realize a hybrid integrated circuit having a microcomputer chip with a built-in EPROM in a very small size, and to provide a hybrid integrated circuit mounting with a microcomputer chip having a built-in EPROM for high density mounting.
(ホ)作用 この様に本発明に依れば、基板と固着されるケース材の
所定位置に孔を設け、その孔で露出した基板上の導電路
にEPROM内蔵マイクロコンピュータチップを搭載し隣接
する導電路と接続しているのでEPROM内蔵マイクロコン
ピュータチップの載置位置を任意に設定できるので、も
っとも関連する回路素子との電気的接続を考慮して、効
率良くEPROM内蔵マイクロコンピュータチップともっと
も関連する回路素子とを接続することができ、信号線即
ち導電路の引回し線を不要にすることができる。(E) Action As described above, according to the present invention, a hole is provided at a predetermined position of the case material fixed to the substrate, and the EPROM-embedded microcomputer chip is mounted adjacent to the conductive path on the substrate exposed by the hole. Since it is connected to the conductive path, the placement position of the EPROM built-in microcomputer chip can be set arbitrarily, so that it is most efficient and most relevant to the EPROM built-in microcomputer chip in consideration of the electrical connection with the most related circuit element. A circuit element can be connected to the circuit element, and a signal line, that is, a wiring line of a conductive path can be eliminated.
更に本発明ではEPROM内蔵マイクロコンピュータチップ
以外の全ての回路素子はチップで基板上に搭載され且
つ、基板とケース材で形成された封止空間内に収納され
るため小型化でしかも高密度実装ができ取扱い性の優れ
た混成集積回路装置を提供することができる。Further, in the present invention, all circuit elements other than the microcomputer chip with built-in EPROM are mounted on the substrate by the chip and are housed in the sealed space formed by the substrate and the case material, so that the size can be reduced and the high-density mounting can be achieved. Thus, it is possible to provide a hybrid integrated circuit device having excellent handleability.
(ヘ)実施例 以下に第1図乃至第12図に示した実施例に基づいて本発
明の混成集積回路装置を詳細に説明する。(F) Embodiment A hybrid integrated circuit device according to the present invention will be described in detail below with reference to an embodiment shown in FIGS. 1 to 12.
第1図および第2図には、本発明の一実施例の混成集積
回路装置(1)が示されている。この混成集積回路装置
(1)は独立した電子部品として用いられインバータエ
アコン等の幅広いインバータモータの分野で機能を独立
して有する集積回路として用いられる。1 and 2 show a hybrid integrated circuit device (1) according to an embodiment of the present invention. This hybrid integrated circuit device (1) is used as an independent electronic component and is used as an integrated circuit having independent functions in the field of a wide range of inverter motors such as an inverter air conditioner.
この混成集積回路装置(1)は第1図および第2図に示
す様に、集積回路基板(2)と、集積回路基板(2)所
定位置に設けられた孔(4)と、集積回路基板(2)上
に形成された所望形状の導電路(5)と、導電路(5)
と接続されたEPROM内蔵マイクロコンピュータチップ
(6)(以下EPマイコンチップという)および周辺の回
路素子(8)と、基板(2)と一体化するケース材
(7)とから構成されている。As shown in FIGS. 1 and 2, the hybrid integrated circuit device (1) includes an integrated circuit board (2), an integrated circuit board (2), a hole (4) provided at a predetermined position, and an integrated circuit board. (2) Conductive path (5) having a desired shape formed on the conductive path (5)
It is composed of a microcomputer chip (6) with built-in EPROM (hereinafter referred to as an EP microcomputer chip) connected thereto, a peripheral circuit element (8), and a case member (7) integrated with the substrate (2).
集積回路基板(2)はセラミックス、ガラス・エポキシ
あるいは金属等の硬質基板が用いられ、本実施例では放
熱性および機械的強度に優れた金属基板を用いるものと
する。As the integrated circuit board (2), a hard substrate made of ceramics, glass epoxy or metal is used, and in this embodiment, a metal substrate excellent in heat dissipation and mechanical strength is used.
金属基板としては例えば0.5〜1.0mm厚のアルミニウム基
板を用いる。その基板(2)の表面には第4図に示す如
く、周知の陽極酸化により酸化アルミニウム膜(9)
(アルマイト層)が形成され、その一主面側に10〜70μ
厚のエポキシあるいはポリイミド等の絶縁樹脂層(10)
が貼着される。更に絶縁樹脂層(10)上には10〜70μ厚
の銅箔(11)が絶縁樹脂層(10)と同時にローラーある
いはホットプレス等の手段により貼着されている。とこ
ろで、基板(2)はフレキシブル性を有する絶縁樹脂層
(10)によって所定の間隔離間されて連結された状態と
なっている。本実施例ではフィルムを用いて夫々の基板
(2)を接続するがフィルムを用いずに夫々の基板
(2)を独立させてあとで金属製リードで接続すること
も可能である。As the metal substrate, for example, an aluminum substrate having a thickness of 0.5 to 1.0 mm is used. As shown in FIG. 4, an aluminum oxide film (9) is formed on the surface of the substrate (2) by known anodic oxidation.
(Alumite layer) is formed, 10-70μ on one main surface side
Insulating resin layer such as thick epoxy or polyimide (10)
Is attached. Furthermore, a copper foil (11) having a thickness of 10 to 70 μm is adhered to the insulating resin layer (10) at the same time as the insulating resin layer (10) by means such as a roller or a hot press. By the way, the substrate (2) is in a state of being connected to the insulating resin layer (10) having flexibility at a predetermined distance. In this embodiment, the films are used to connect the respective substrates (2), but it is also possible to make the respective substrates (2) independent without using the film and later connect them with the metal leads.
基板(2)の一主面上に設けられた銅箔(11)表面上に
はスクリーン印刷によって所望形状の導電路を露出して
レジストでマスクされ、貴金属(金、銀、白金)メッキ
層が銅箔(11)表面にメッキされる。然る後、レジスト
を除去して貴金属メッキ層をマスクとして銅箔(11)の
エッチングを行い所望の導電路(5)が形成される。こ
こでスクリーン印刷による導電路(5)の細さは0.5mm
が限界であるため、極細配線パターンを必要とするとき
は周知の写真蝕刻技術に依り約2μまでの極細導電路
(5)の形成が可能となる。On the surface of the copper foil (11) provided on one main surface of the substrate (2), a conductive path of a desired shape is exposed by screen printing and masked with a resist, and a noble metal (gold, silver, platinum) plating layer is formed. The surface of the copper foil (11) is plated. After that, the resist is removed and the copper foil (11) is etched using the noble metal plating layer as a mask to form a desired conductive path (5). Here, the fineness of the conductive path (5) by screen printing is 0.5 mm.
Therefore, when a very fine wiring pattern is required, it is possible to form a very fine conductive path (5) of up to about 2 μ by the well-known photo-etching technique.
基板(2)上に形成された導電路(5)は図示されない
が、大信号用のパワー系の太い導電路と小信号用の細い
導電路が形成されている。Although the conductive path (5) formed on the substrate (2) is not shown, a thick conductive path for a large signal power system and a thin conductive path for a small signal are formed.
基板(2)上の導電路(5)にはEPマイコンチップ
(6)とそのEPマイコンチップ(6)からのデータを供
給される複数の回路素子(8)が搭載される。また基板
(2)の同一側辺あるいは対向する側辺周端部に導電路
(5)が延在され外部リード端子(12)(13)を固着す
るための複数のパッドが形成され、このパッドには外部
リード端子(12)(13)が半田によって固着されてい
る。An EP microcomputer chip (6) and a plurality of circuit elements (8) supplied with data from the EP microcomputer chip (6) are mounted on the conductive path (5) on the substrate (2). Further, a conductive path (5) extends on the same side or opposite side edges of the substrate (2) to form a plurality of pads for fixing the external lead terminals (12) and (13). External lead terminals (12) and (13) are fixed to the external solder terminal by soldering.
EPマイコンチップ(6)は周知の如く、プログラムプロ
セッサ(CPU)を中心にプログラムメモリにRAM,EPROM,
周辺装置に入出力インターフェイスを組合せている素子
である。EPマイコンチップ(6)は市販されているもの
であり、ここではEPマイコンチップ(6)の説明を省略
する。As is well known, the EP microcomputer chip (6) is mainly composed of a program processor (CPU), a program memory such as RAM, EPROM,
It is an element that combines a peripheral device with an input / output interface. Since the EP microcomputer chip (6) is commercially available, the description of the EP microcomputer chip (6) is omitted here.
斯るEPマイコンチップ(6)はケース材(7)の孔
(4)によって露出された基板(2)上にAgベースト、
半田等のろう材によって固着搭載され、その周辺にはEP
マイコンチップ(6)と接続される複数の導電路(5)
の一端が延在されている。その導電路(5)とEPマイコ
ンチップ(6)とはAlワイヤ線で超音波ボンディング接
続が行われている。The EP microcomputer chip (6) is Ag-based on the substrate (2) exposed by the hole (4) of the case material (7),
It is fixedly mounted by brazing material such as solder, and EP is installed around it.
A plurality of conductive paths (5) connected to the microcomputer chip (6)
One end of is extended. The conductive path (5) and the EP microcomputer chip (6) are ultrasonically bonded by an Al wire line.
EPマイコンチップ(6)の所定のプログラム・データを
選択して供給されるその周辺の回路素子(8)はチップ
部品で所望の導電路(5)上に半田付けあるいはAgベー
スト等のろう材によって付着され、近傍の導電路(5)
に超音波ボンディング接続されている。更に導電路
(5)間にはスクリーン印刷によるカーボン抵抗体ある
いはニッケルメッキによるニッケルメッキ抵抗体が抵抗
素子として形成されている。The circuit element (8) around the EP microcomputer chip (6), which is selected and supplied with predetermined program data, is a chip component and is soldered on a desired conductive path (5) or by a brazing material such as Ag based. Attached and nearby conductive paths (5)
Connected by ultrasonic bonding. Further, a carbon resistor by screen printing or a nickel-plated resistor by nickel plating is formed as a resistance element between the conductive paths (5).
更に詳述するとEPマイコンチップ(6)ともっとも関連
する回路素子(8)は孔(4)によって露出された基板
(2)の近傍に接続され、その他の全ての回路素子
(8)は基板(2)の所定位置の導電路(5)上に選択
して付着されている。More specifically, the circuit element (8) most related to the EP microcomputer chip (6) is connected near the substrate (2) exposed by the hole (4), and all other circuit elements (8) are connected to the substrate ( It is selectively attached on the conductive path (5) at a predetermined position in 2).
一方、ケース材(7)は絶縁部材としての熱可塑性樹脂
から形成され、基板(2)と固着した際空間部が形成さ
れる様に箱状に形成されている。その箱状のケース材
(7)の周端部は基板(2)の略周端部に配置されて接
着性を有したシール材(Jシート:商品名)によって基
板(2)と強固に固着一体化される。この結果、基板
(2)とケース材(7)間に所定の封止空間部(21′)
が形成されることになる。更に本実施例のケース材
(7)の所定位置には孔(4)が設けられている。その
孔(4)はEPマイコンチップ(6)およびEPマイコンチ
ップ(6)と導電路(5)とを接続するボンディングワ
イヤ線を露出する様な大きさで形成されている。即ち、
EPマイコンチップ(6)よりも大きく形成されることに
なる。On the other hand, the case member (7) is made of a thermoplastic resin as an insulating member, and is formed in a box shape so that a space is formed when it is fixed to the substrate (2). The peripheral edge of the box-shaped case material (7) is arranged substantially at the peripheral edge of the substrate (2) and firmly fixed to the substrate (2) by an adhesive sealing material (J sheet: product name). Be integrated. As a result, a predetermined sealed space (21 ') is provided between the substrate (2) and the case member (7).
Will be formed. Further, a hole (4) is provided at a predetermined position of the case material (7) of this embodiment. The hole (4) is formed in such a size as to expose the EP microcomputer chip (6) and the bonding wire line connecting the EP microcomputer chip (6) and the conductive path (5). That is,
It will be formed larger than the EP microcomputer chip (6).
ケース材(7)の孔(4)で露出した基板(2)上には
前述したようにEPマイコンチップ(6)と接続される複
数の導電路(5)の一端が形成され、その導電路(5)
の先端部にEPマイコンチップ(6)が固着される。EPマ
イコンチップ(6)が固着された導電路(5)の他端は
もっとも関連する回路素子(8)の近傍に効率良く引回
しされボンディングワイヤで接続される。On the substrate (2) exposed in the hole (4) of the case material (7), one end of a plurality of conductive paths (5) connected to the EP microcomputer chip (6) is formed as described above, and the conductive path is formed. (5)
The EP microcomputer chip (6) is fixed to the tip of the. The other end of the conductive path (5) to which the EP microcomputer chip (6) is fixed is efficiently routed to the vicinity of the related circuit element (8) and connected by a bonding wire.
ここでEPマイコンチップ(6)とそのチップ(6)とも
っとも関連深い回路素子(8)との位置関係について述
べる。第1図に示す如く、EPマイコンチップ(6)とも
っとも関連する回路素子(8)とは多数本の導電路
(5)を介して接続されるため、その導電路(5)の引
回しを短くするためにEPマイコンチップ(6)ともっと
も関連する回路素子(8)は夫々、隣接する位置かある
いはできるだけ近傍に位置する様に配置される。従って
EPマイコンチップ(6)ともっとも関連する回路素子
(8)との導電路(5)の引回しは最短距離で形成でき
基板上の実装面積を有効に使用することができる。EPマ
イコンチップ(6)とその近傍あるいは隣接した位置に
配置されたもっとも関連する回路素子(8)は第1図の
如く、回路素子(8)の近傍に延在された導電路(5)
の先端部とAlワイヤ線によって超音波ボンディング接続
されEPマイコンチップ(6)と電気的に接続される。Here, the positional relationship between the EP microcomputer chip (6) and the circuit element (8) most closely related to the chip (6) will be described. As shown in FIG. 1, since the EP microcomputer chip (6) and the circuit element (8) most closely related to each other are connected through a large number of conductive paths (5), the routing of the conductive paths (5) is prevented. For the purpose of shortening, the circuit elements (8) most closely related to the EP microcomputer chip (6) are arranged so as to be adjacent to each other or as close to each other as possible. Therefore
The routing of the conductive path (5) between the EP microcomputer chip (6) and the circuit element (8) most related to it can be formed in the shortest distance, and the mounting area on the substrate can be effectively used. The EP microcomputer chip (6) and the most related circuit element (8) arranged near or adjacent to the EP microcomputer chip (6) are conductive paths (5) extending near the circuit element (8) as shown in FIG.
It is ultrasonically bonded to the tip end of Al by an Al wire wire and electrically connected to the EP microcomputer chip (6).
EPマイコンチップ(6)は第1図および第2図から明ら
かな如く、ケース材(7)の孔(4)で露出した基板
(2)上に搭載され、孔(4)を形成する壁体(4a)で
囲まれた構造となる。更に詳述すると壁体(4a)によっ
て囲まれるのはEPマイコンチップ(6)とそのEPマイコ
ンチップ(6)と近傍の導電路(5)とボンディング接
続するワイヤ線とが囲まれることになる。As is apparent from FIGS. 1 and 2, the EP microcomputer chip (6) is mounted on the substrate (2) exposed in the hole (4) of the case material (7), and the wall body forming the hole (4) is formed. The structure is surrounded by (4a). More specifically, what is surrounded by the wall body (4a) is the EP microcomputer chip (6), the EP microcomputer chip (6), and the wire line for bonding connection with the conductive path (5) in the vicinity.
更に壁体(4a)によって囲まれた空間(19a)には1層
以上の樹脂が充填され、EPマイコンチップ(6)および
ワイヤ線がその樹脂層によって完全に被覆される。EPマ
イコンチップ(6)上に直接被覆される第1層目の樹脂
はEPマイコンチップ(6)のデータを消去する場合に紫
外線を透過する必要があるために紫外線透過性樹脂(21
a)が用いられる。紫外線透過性樹脂(21a)は非芳香族
系であれば限定されず、例えばメチル系シリコンゴムあ
るいはシリコンゲルが用いられる。Further, the space (19a) surrounded by the wall (4a) is filled with one or more layers of resin, and the EP microcomputer chip (6) and the wire wire are completely covered with the resin layer. The first layer resin directly coated on the EP microcomputer chip (6) needs to transmit ultraviolet rays when erasing the data of the EP microcomputer chip (6).
a) is used. The ultraviolet-transparent resin (21a) is not limited as long as it is a non-aromatic resin, and for example, methyl silicon rubber or silicon gel is used.
本実施例では第1層目の樹脂層(21a)上に第2層目の
樹脂層(21b)が充填されている。第2層目の樹脂層は
第1層目とは異なりEPマイコンチップ(6)の誤消去を
防止するために紫外線を遮断する紫外線不透過性樹脂
(21b)が用いられる。この樹脂(21b)は芳香環(ベン
ゼン環)を含んだ樹脂であれば限定されず例えばエポキ
シ系あるいはポリイミド系の樹脂が用いられ、基板
(2)の上面と略一致するまで充填される。In this embodiment, the second resin layer (21b) is filled on the first resin layer (21a). Unlike the first layer, the second resin layer is made of a UV impermeable resin (21b) that blocks UV rays in order to prevent erroneous erasing of the EP microcomputer chip (6). The resin (21b) is not limited as long as it is a resin containing an aromatic ring (benzene ring), and for example, an epoxy-based or polyimide-based resin is used, and the resin (21b) is filled until it substantially coincides with the upper surface of the substrate (2).
従ってEPマイコンチップ(6)だけが壁体(4a)によっ
て囲まれ且つ2層の樹脂で被覆され、その他の回路素子
(8)は基板(2)とケース材(7)とで形成される封
止空間部(21′)内に配置されることになる。Therefore, only the EP microcomputer chip (6) is surrounded by the wall body (4a) and covered with two layers of resin, and the other circuit elements (8) are formed by the substrate (2) and the case material (7). It will be arranged in the stop space (21 ').
上述の如く、EPマイコンチップ(6)と接続されるその
周辺の回路素子(8)は基板(2)とケース材(7)で
形成された封止空間部(21′)に配置する様に設定され
ている。即ち、チップ状の電子部品および印刷抵抗、メ
ッキ抵抗等の抵抗素子の全ての素子が封止空間部(2
1′)内に設けられている。As described above, the circuit elements (8) connected to the EP microcomputer chip (6) are arranged in the sealed space (21 ') formed by the substrate (2) and the case material (7). It is set. That is, all the elements such as chip-shaped electronic components and resistance elements such as printing resistors and plating resistors are sealed space (2
It is installed in 1 ').
ところで本実施例では壁体(4a)で囲まれた空間(19
a)に紫外線透過性樹脂(21a)および不透過性樹脂(21
b)の2層の樹脂構造からなるが、不透過性樹脂(21b)
の代りに第5図に示す如く、遮光用のシール材(22′)
をケース材(7)の孔(4)上に接着しても不透過性樹
脂(21b)と同様に紫外線を完全に遮断することができ
る。By the way, in this embodiment, the space (19) surrounded by the wall (4a) is
a) UV transparent resin (21a) and non-transparent resin (21a)
Impermeable resin (21b) consisting of a two-layer resin structure of b)
Instead of, as shown in Fig. 5, light-shielding sealing material (22 ')
Even if it is adhered onto the hole (4) of the case material (7), it is possible to completely block the ultraviolet rays like the impermeable resin (21b).
本実施例でEPマイコンチップ(6)のデータ消去を行う
場合は紫外線不透過性樹脂(21b)あるいはシール材(2
2′)を剥離して紫外線を照射し、再書込みをする場合
はEPマイコンチップ(6)上の紫外線透過性樹脂(21
a)も剥してボンディングされた近傍の導電路(5)に
ブローブ等の端子を当接させ、書込み装置よりデータを
書込む。このとき、紫外線透過性樹脂(21a)を剥す場
合、樹脂(21a)はあまり接着力が強くないためにワイ
ヤ線が切断することはない。In this embodiment, when erasing the data of the EP microcomputer chip (6), the UV impermeable resin (21b) or the sealing material (2
When peeling off 2 ') and irradiating with ultraviolet light to rewrite, the ultraviolet transparent resin (21) on the EP microcomputer chip (6)
A) is also peeled off, and a terminal such as a probe is brought into contact with the conductive path (5) in the vicinity where the bonding is performed, and data is written by the writing device. At this time, when the ultraviolet-transparent resin (21a) is peeled off, since the resin (21a) does not have a strong adhesive force, the wire line is not cut.
以下に本発明を用いたモータ駆動用のインバータの混成
集積回路装置の具体例を示す。A specific example of a hybrid integrated circuit device for an inverter for driving a motor according to the present invention will be shown below.
モータ駆動用インバータとは、一般的に直流電源から任
意の交流電源を作り、例えば三相モータの回転数を任意
にコントロールするものである。即ち、商用交流電源を
整流回路を用いて整流した直流電源を電源として用い
る。その入力直流電源をインバータ主回路と呼び、三相
ブリッジ構成されたスイッチ素子を用いて所定のコント
ロール信号のもとでチョッピングして疑似交流を負荷に
出力する。コントロール信号を変化させることにより出
力交流の電圧、周波数を可変にすることができモータの
回転数やトルクを可変に調整することができる。An inverter for driving a motor generally makes an arbitrary AC power supply from a DC power supply and arbitrarily controls the rotation speed of a three-phase motor, for example. That is, a DC power supply obtained by rectifying a commercial AC power supply using a rectifier circuit is used as a power supply. The input DC power supply is called an inverter main circuit, and chopping is performed under a predetermined control signal using a switching element having a three-phase bridge structure to output a pseudo AC to a load. By changing the control signal, the output AC voltage and frequency can be made variable, and the rotation speed and torque of the motor can be adjusted variably.
第6図に示したブロック図に基づいてモータ駆動用イン
バータを簡単に説明する。The motor driving inverter will be briefly described based on the block diagram shown in FIG.
第6図は集積回路基板(2)上にモータ駆動用インバー
タを搭載したときのブロック図である。FIG. 6 is a block diagram when a motor driving inverter is mounted on the integrated circuit board (2).
モータ駆動用インバータは、交流電源を入力し直流に変
換する整流回路(21)と、その整流回路(21)から出力
された直流電源を所定の間隔でチョッピングし負荷(モ
ータ)に疑似交流を供給するインバータ主回路(22)
と、インバータ主回路(22)を所定間隔でチョッピング
させる出力信号および他の装置の動作を行わせる出力信
号を供給するEPROM内蔵マイクロコンピュータ(6)
(以下EPマイコンチップと称する)と、EPマイコンチッ
プ(6)から出力された出力信号を所望に増幅させるバ
ッファ(23)と、バッファ(23)により増幅された信号
を電位の異なるベースアンプ(25)に伝達する第1のイ
ンターフェイス(24)と、第1のインターフェイス(2
4)から伝達された信号をインバータ主回路(22)に増
幅して供給するベースアンプ(25)と、整流回路(21)
からインバータ主回路(22)に供給される電流を検出す
ると共にインバータ主回路(22)の発熱を検出して第1
のインターフェイス(24)を介してEPマイコンチップ
(6)に所定の信号をフィードバックさせてインバータ
主回路(22)および周辺回路を保護する保護回路(26)
と、マイコン(6)に電位の異なる信号を入出力する第
2のインターフェイス(27)と、EPマイコンチップ
(6)から出力される出力信号を外部装置に供給するた
めに増幅させる出力バッファ(28)とから構成されてい
る。以下に上述した各構成について簡単に説明する。The motor drive inverter chops the rectifier circuit (21) that inputs AC power and converts it to DC, and the DC power output from the rectifier circuit (21) at specified intervals to supply pseudo AC to the load (motor). Inverter main circuit (22)
And an EPROM built-in microcomputer (6) for supplying an output signal for chopping the inverter main circuit (22) at predetermined intervals and an output signal for operating the other device.
(Hereinafter referred to as an EP microcomputer chip), a buffer (23) for amplifying an output signal output from the EP microcomputer chip (6) as desired, and a base amplifier (25) having a different potential for the signal amplified by the buffer (23). ) To the first interface (24) and the first interface (2
4) A base amplifier (25) that amplifies and supplies the signal transmitted from the inverter to the inverter main circuit (22), and a rectifier circuit (21)
The current supplied from the inverter to the inverter main circuit (22) is detected, and the heat generation of the inverter main circuit (22) is detected.
Circuit (26) that protects the inverter main circuit (22) and peripheral circuits by feeding back a specified signal to the EP microcomputer chip (6) through the interface (24)
A second interface (27) for inputting and outputting signals having different potentials to the microcomputer (6), and an output buffer (28) for amplifying the output signal output from the EP microcomputer chip (6) to supply it to an external device. ) And is composed of. The respective configurations described above will be briefly described below.
先ず整流回路は周知のダイオードのブリッジ回路で構成
され、商用交流を直流に順変換するものである。本実施
例において、整流回路は基板上にチップ部品で構成され
ているが、整流回路のみを外付によって構成する場合も
使用目的によって発生するが本発明には何んら支障はな
い。First, the rectifier circuit is composed of a well-known diode bridge circuit, and is for converting commercial alternating current into direct current. In this embodiment, the rectifier circuit is composed of chip parts on the substrate, but when the rectifier circuit is externally attached, it may occur depending on the purpose of use, but the present invention does not cause any problems.
次にインバータ主回路(22)は第7図に示す如く、直列
接続された2個のスイッチング素子(22a)(トランジ
スタ、MOSFET、IGBT等)を夫々並列接続(ブリッジ接
続)されている。本実施例においてはトランジスタ素子
を用いて説明するものとする。以下に説明をつづける。
インバータ主回路(22)の夫々のトランジスタのコレク
タ−エミッタ間にはフライホイル用のダイオードが接続
されると共に夫々の直列接続された各トランジスタ間と
負荷とを結ぶための出力端子(U,V,W)が設けられてい
る。また、(22b)は入力用の入力端子である。Next, in the inverter main circuit (22), as shown in FIG. 7, two switching elements (22a) (transistor, MOSFET, IGBT, etc.) connected in series are connected in parallel (bridge connection). In this embodiment, a transistor element will be used for description. The explanation is continued below.
A flywheel diode is connected between the collector and emitter of each transistor of the inverter main circuit (22), and output terminals (U, V, W) is provided. Further, (22b) is an input terminal for input.
次にEPマイコンチップ(6)は例えば、LM8051P(三洋
製)のICチップ化されたものが用いられている。Next, as the EP microcomputer chip (6), for example, an IC chip of LM8051P (manufactured by Sanyo) is used.
第8図はマイコンの基本構成を示すブロック図であり、
命令の取出しと実行を行うCPUと、所定のプログラム・
データが記憶されているメモリー部(4b)と外部装置と
のデータの入出力を行うためのI/Oボート部(4c)から
構成されている。EPマイコンチップ(6)自体には新規
なところがないため、ここでは詳細に説明しないものと
する。このEPマイコンチップ(6)によってインバータ
主回路(22)および所望の外部装置はコントロールされ
る。FIG. 8 is a block diagram showing the basic configuration of the microcomputer,
A CPU that fetches and executes instructions and a predetermined program
It is composed of a memory section (4b) in which data is stored and an I / O boat section (4c) for inputting / outputting data to / from an external device. Since the EP microcomputer chip (6) itself has nothing new, it will not be described in detail here. The EP microcomputer chip (6) controls the inverter main circuit (22) and desired external devices.
次にバッファ(23)はLC4049B(三洋製)等のICチップ
化されたものが用いられる。このバッファ(23)はEPマ
イコンチップ(6)からの出力信号を所定に増幅させる
ものである。Next, as the buffer (23), an IC chip such as LC4049B (manufactured by Sanyo) is used. The buffer (23) amplifies an output signal from the EP microcomputer chip (6) in a predetermined manner.
次に第1のインターフェイス(24)は複数のフォトカプ
ラから構成され、例えば、PC817(シャープ製)等のIC
チップにより構成されている。第1のインターフェイス
(24)は上述した如く、バッファ(23)から出力された
出力信号を光でベースアンプ(25)に伝達させるもので
ある。Next, the first interface (24) is composed of multiple photocouplers, for example, an IC such as PC817 (made by Sharp).
It is composed of chips. As described above, the first interface (24) optically transmits the output signal output from the buffer (23) to the base amplifier (25).
次にベースアンプ(25)は第8図に示す如く、第1のイ
ンターフェイス(24)から出力された信号が入力される
信号入力端子(25a)と、入力端子(25a)から入力され
た信号が供給されON,OFFされる第1および第3のトラン
ジスタ(Tr1)(Tr3)と、第3のトランジスタ(Tr3)
のコレクタとそのベースが接続された第1のトランジス
タ(Tr1)とマイナスライン間に接続された第2のトラ
ンジスタ(Tr2)と、電源ライン間に接続された抵抗お
よびダイオードと、ダイオードと並列に接続されたコン
デンサーとから構成されている。また、第1および第2
のトランジスタ間とインバータ主回路の各トランジスタ
のベースとエミッタとを接続する出力端子(25b)が設
けられている。例えば、ベースアンプ(25)の信号入力
端子(25a)にON信号が入力されると第1のトランジス
タ(Tr1)と第3のトランジスタ(Tr3)がONし、第2の
トランジスタ(Tr2)がOFFする。すると、電源VDから第
1のトランジスタ(Tr1)、制御抵抗R1を介してインバ
ータ主回路(22)のベースに所望の電流が供給される。
また、信号OFF時には第1のトランジスタ(Tr1)および
第3のトランジスタ(Tr3)がOFFし、第2のトランジス
タ(Tr2)をONさせる。そしてダイオードとコンデンサ
ーより作られた電源からインバータ主回路(22)のオフ
を早くさせるものである。Then, as shown in FIG. 8, the base amplifier (25) receives a signal input terminal (25a) to which the signal output from the first interface (24) is input and a signal input from the input terminal (25a). First and third transistors (Tr 1 ) (Tr 3 ) that are supplied and turned on and off, and a third transistor (Tr 3 )
The first transistor (Tr 1 ) to which the collector and the base of the are connected, and the second transistor (Tr 2 ) connected between the minus line, the resistor and the diode connected between the power supply lines, and the diode in parallel. It consists of a capacitor connected to. Also, the first and second
An output terminal (25b) is provided for connecting the transistors and the base and emitter of each transistor of the inverter main circuit. For example, when an ON signal is input to the signal input terminal (25a) of the base amplifier (25), the first transistor (Tr 1 ) and the third transistor (Tr 3 ) are turned on, and the second transistor (Tr 2) ) Turns off. Then, a desired current is supplied from the power supply V D to the base of the inverter main circuit (22) via the first transistor (Tr 1 ) and the control resistor R 1 .
Further, when the signal is OFF, the first transistor (Tr 1 ) and the third transistor (Tr 3 ) are OFF, and the second transistor (Tr 2 ) is ON. Then, the power supply made up of the diode and capacitor accelerates the turning off of the inverter main circuit (22).
次に保護回路(26)は第10図に示す如く、インバータ主
回路(22)の近傍に設けられインバータ主回路(22)の
発熱による温度上昇を検出するダイオード等より構成さ
れる温度検出部(26a)と、整流回路(21)からインバ
ータ主回路(22)に供給される電流を検出する抵抗より
構成される電流検出部(26b)と、内部基準電圧を形成
する基準電圧部(26c)と、夫々の検出部(26a)(26
b)からの出力信号と基準電圧部(26c)から出力される
信号を比較する電圧比較部(26d)と、電圧比較部(26
d)からの信号をEPマイコンチップ(6)にフィードバ
ックさせる保護、制御信号出力部(26e)とから構成さ
れている。Next, as shown in FIG. 10, the protection circuit (26) is provided in the vicinity of the inverter main circuit (22) and is composed of a diode or the like for detecting a temperature rise due to heat generation of the inverter main circuit (22) ( 26a), a current detection section (26b) composed of a resistor for detecting a current supplied from the rectification circuit (21) to the inverter main circuit (22), and a reference voltage section (26c) forming an internal reference voltage. , The respective detectors (26a) (26
a voltage comparison unit (26d) that compares the output signal from b) with the signal output from the reference voltage unit (26c);
It is composed of a control signal output section (26e) for feeding back the signal from d) to the EP microcomputer chip (6).
次に第2のインターフェイス(27)は第1のインターフ
ェイス(24)と同様に複数個のフォトカプラから構成さ
れ、EPマイコンチップ(6)と入出力端子S0,S1から入
出力される信号をEPマイコンチップ(6)に伝達するも
のである。Next, the second interface (27) is composed of a plurality of photocouplers like the first interface (24), and is a signal input / output from the EP microcomputer chip (6) and the input / output terminals S 0 and S 1. Is transmitted to the EP microcomputer chip (6).
最後に出力バッファ(28)はバッファ(23)と同様にLC
4049B(三洋製)等のICチップ化されたものが用いら
れ、EPマイコンチップ(6)からの信号を増幅し、出力
端子PO0〜PO9に信号を出力するものである。Finally the output buffer (28) is LC as well as the buffer (23).
An IC chip such as 4049B (manufactured by Sanyo) is used, which amplifies the signal from the EP microcomputer chip (6) and outputs the signal to the output terminals PO 0 to PO 9 .
以下にモータ駆動用インバータの動作について簡単に説
明する。The operation of the motor drive inverter will be briefly described below.
商用交流が端子(21X)から入力されると、上述した様
に整流回路(21)によって直流に変換される。その変換
された直流電流はインバータ主回路(22)に供給され
る。インバータ主回路(22)の出力端子(U,V,W)は負
荷(モータ)に接続され負荷に所望の電流を供給する。When commercial AC is input from the terminal (21X), it is converted to DC by the rectifier circuit (21) as described above. The converted direct current is supplied to the inverter main circuit (22). The output terminals (U, V, W) of the inverter main circuit (22) are connected to a load (motor) and supply a desired current to the load.
入出力端子S0,S1、デジタル入力端子D0〜D5、アナログ
入力端子A0〜A8の各入力端子から所定の制御あるいは指
令信号が入力されるとEPマイコンチップ(6)はその入
力信号に基づいて動作する。即ち、入力信号に基づい
て、EPマイコンチップ(6)内に記憶されているメモリ
ー内のプログラム・データに基づいた所定の処理が実行
されるコントロール信号を出力する。そのコントロール
信号はバッファ(23)により増幅され第1のインターフ
ェイス(24)を介してベースアンプ(25)に供給され
る。When a predetermined control or command signal is input from the input / output terminals S 0 and S 1 , the digital input terminals D 0 to D 5 , and the analog input terminals A 0 to A 8 , the EP microcomputer chip (6) will It operates based on the input signal. That is, a control signal for executing a predetermined process based on the program data in the memory stored in the EP microcomputer chip (6) is output based on the input signal. The control signal is amplified by the buffer (23) and supplied to the base amplifier (25) via the first interface (24).
ベースアンプ(25)に供給された信号はインバータ主回
路(22)の各トランジスタ素子のベースに供給され、イ
ンバータ主回路(22)の各トランジスタ素子をON,OFFさ
せて直流をチョッピングして疑似交流を形成し、出力端
子(U,V,W)を介して負荷へ交流を供給させて負荷を所
定の回転数で回転させる。The signal supplied to the base amplifier (25) is supplied to the base of each transistor element of the inverter main circuit (22), and each transistor element of the inverter main circuit (22) is turned on and off to chop the direct current to generate a pseudo alternating current. Is formed and AC is supplied to the load through the output terminals (U, V, W) to rotate the load at a predetermined rotation speed.
即ち、EPマイコンチップ(6)内の所定のプログラム・
データに基づいてインバータ主回路(22)で直流をチョ
ッピングして交流に変換されている。また、ベースアン
プ(25)には別電源がVD1〜VD4端子を介して常時印加さ
れている。That is, a predetermined program in the EP microcomputer chip (6)
Based on the data, the inverter main circuit (22) chops the direct current and converts it to alternating current. Further, another power supply is constantly applied to the base amplifier (25) via the V D1 to V D4 terminals.
上述したEPマイコンチップ(6)内のプログラム・デー
タを変換すると、即ち別のマイコンに変換すればそのEP
マイコンチップ内に内蔵されたプログラム・データに応
じた回転にコントロールすることができる。If the program data in the EP microcomputer chip (6) described above is converted, that is, if it is converted to another microcomputer, the EP
The rotation can be controlled according to the program data stored in the microcomputer chip.
出力端子PO0〜PO9から出力される信号はEPマイコンチッ
プ(6)に入力される入力指令に基づいてEPマイコンチ
ップ(6)が所定の信号処理を行った結果に基づいた信
号を出力する。出力端子PO0〜PO9から出力される出力信
号は外部の機器あるいは装置をコントロールする。例え
ばインバータエアコンであれば電磁リレー、冷媒調整す
る弁等を室内の温度変化に対応して所定にコントロール
する。The signals output from the output terminals PO 0 to PO 9 are output based on the result of the predetermined signal processing performed by the EP microcomputer chip (6) based on the input command input to the EP microcomputer chip (6). . The output signals output from the output terminals PO 0 to PO 9 control external equipment or devices. For example, in the case of an inverter air conditioner, an electromagnetic relay, a valve for adjusting the refrigerant, etc. are controlled in a predetermined manner in response to a temperature change in the room.
上述したインバータ動作を行っている際にはインバータ
システム、即ち、基板(2)上の温度は定格最大温度以
下になる様に設計されているが、システム自体を異常な
環境下(高温、高湿下)での使用、あるいは放熱が正常
に行われない場合にはインバータ主回路(22)や周辺の
温度が異常に上昇し、システムあるいはセットを破壊す
る恐れはあるが、本実施例では保護回路(26)の温度検
出部(26a)によって異常温度を検出してインバータの
動作を止めてインバータの発熱をおさえてセットあるい
はシステムを保護するものである。また、インバータ主
回路(22)には負荷が接続されているが、この負荷内部
の配線の異常による短絡、出力端子(U,V,W)の短絡、
あるいは外部ノイズによるEPマイコンチップ(6)の誤
動作でインバータ主回路(22)の直列された素子が同時
ONしたりすると異常な大電流がインバータ主回路(22)
に流れるが、この場合においても、保護回路(26)内の
電流検出部(26b)でその大電流を検出しただちに動作
を停止させて保護する。When the above-mentioned inverter operation is performed, the inverter system, that is, the temperature on the board (2) is designed to be below the rated maximum temperature, but the system itself is not operated in an abnormal environment (high temperature, high humidity). If used in the lower) or if heat is not radiated normally, the temperature of the inverter main circuit (22) and its surroundings may rise abnormally, which may damage the system or set. The temperature detector (26a) of (26) detects an abnormal temperature and stops the operation of the inverter to suppress heat generation of the inverter and protect the set or system. Also, a load is connected to the inverter main circuit (22), but a short circuit due to an abnormality in the wiring inside the load, a short circuit in the output terminals (U, V, W),
Or, the EP microcomputer chip (6) malfunctions due to external noise and the serially connected elements of the inverter main circuit (22) simultaneously
If it is turned on, an abnormally large current will be generated.
Even in this case, even in this case, the current detection unit (26b) in the protection circuit (26) detects the large current and immediately stops the operation for protection.
上述した動作を行うことでモータ駆動用インバータの動
作が行われて負荷(モータ)の回転コントロールおよび
外部機器の動作を所定にコントロールして例えば、イン
バータエアコン等の制御を正常に動作させる。By performing the above-described operation, the operation of the motor drive inverter is performed, and the rotation control of the load (motor) and the operation of the external device are controlled in a predetermined manner to normally operate the control of the inverter air conditioner or the like.
第11図は第6図で示したモータ駆動用インバータ回路を
本実施例の基板(2)上に実装した場合を示す平面図で
あり、実装される各回路素子の符号は第6図のブロック
図で示した符号と同一にしてある。尚、複数の各回路素
子を接続する導電路は煩雑となるため矢印にて示すもの
とする。FIG. 11 is a plan view showing a case where the motor driving inverter circuit shown in FIG. 6 is mounted on the substrate (2) of this embodiment, and the reference numerals of the respective circuit elements mounted are the blocks shown in FIG. It is the same as the reference numeral shown in the figure. Since the conductive path connecting the plurality of circuit elements is complicated, it is indicated by an arrow.
第11図に示す如く、基板(2)の周端部には外部リード
端子(12)が固着される複数の固着用パッド(3a)が設
けられている。固着パッド(3a)から延在される導電路
(5)上所定位置には複数の回路素子およびEPマイコン
チップ(6)が固着されている。即ち、基板(2)上に
はEPマイコンチップ(6)および複数の回路素子(8)
が固着されており、(21)は整流回路、(25)はベース
アンプ、(23)はバッファ、(24)は第1のインターフ
ェイス、(27)は第2のインターフェイス、(28)は出
力バッファ、(26)は保護回路である。As shown in FIG. 11, a plurality of fixing pads (3a) to which the external lead terminals (12) are fixed are provided on the peripheral end of the substrate (2). A plurality of circuit elements and an EP microcomputer chip (6) are fixed at predetermined positions on a conductive path (5) extending from the fixing pad (3a). That is, the EP microcomputer chip (6) and the plurality of circuit elements (8) are provided on the substrate (2).
Are fixed, (21) is a rectifier circuit, (25) is a base amplifier, (23) is a buffer, (24) is a first interface, (27) is a second interface, and (28) is an output buffer. , (26) are protection circuits.
第11図から明らかな如く、EPマイコンチップ(6)と一
番関連深い回路素子の近傍(ここではバッファ、出力バ
ッファ)に隣接する位置にEPマイコンチップ(6)が固
着される。As is clear from FIG. 11, the EP microcomputer chip (6) is fixed at a position adjacent to the vicinity (here, a buffer and an output buffer) of the circuit element most closely related to the EP microcomputer chip (6).
EPマイコンチップ(6)ともっとも関連する回路素子
(8)をEPマイコンチップ(6)の近傍に配置すること
により、両者を接続させる導電路(5)の引回し線の距
離を最短でしかも最小で配置形成でき、その結果、他の
実装パターンを有効に使用できると共に高密度実装が行
える。また、一点鎖線で囲まれた領域は接着シートでケ
ース材(7)が固着される固着領域であることを示す。By arranging the circuit element (8) most closely related to the EP microcomputer chip (6) in the vicinity of the EP microcomputer chip (6), the distance between the wiring lines of the conductive path (5) connecting the two is the shortest and the smallest. Can be arranged and formed, and as a result, other mounting patterns can be effectively used and high-density mounting can be performed. Further, the area surrounded by the one-dot chain line indicates that the case material (7) is fixed by the adhesive sheet.
第12図は第11図で示した基板(2)上にケース材(7)
を固着したときのインバータ用の混成集積回路装置の完
成品の平面図であり、基板(2)の上面からはEPマイコ
ンチップ(6)上に被覆された第2の樹脂層(15b)の
上面のみが露出された状態となる。即ち、EPマイコンチ
ップ(6)以外の他の素子は全てケース材(7)と基板
(2)とで形成された封止空間部(21′)内に封止され
る。FIG. 12 shows the case material (7) on the substrate (2) shown in FIG.
FIG. 9 is a plan view of a finished product of the hybrid integrated circuit device for the inverter when the IC is fixed, and shows the upper surface of the second resin layer (15b) coated on the EP microcomputer chip (6) from the upper surface of the substrate (2). Only the state is exposed. That is, all the elements other than the EP microcomputer chip (6) are sealed in the sealed space (21 ') formed by the case material (7) and the substrate (2).
即ち、本実施例では第11図および第12図に示す如く、基
板(2)上にはインバータ制御に必要な全ての周辺回路
だけが形成されていることになる。即ち、基板(2)上
にはインバータ制御に必要な周辺回路のみが形成されて
いることになり、ケース材(7)に設けられた孔(4)
によってEPマイコンチップ(6)のみがケース材(7)
より露出されていることになる。更に詳述すると、EPマ
イコンチップ(6)を搭載したままの状態でEPマイコン
チップ(6)内のプログラム・データの消去および書込
みが可能となり、ユーザ側で専用のプログラム・データ
を書込みすることができる。That is, in this embodiment, as shown in FIGS. 11 and 12, only all peripheral circuits necessary for inverter control are formed on the substrate (2). That is, only the peripheral circuits necessary for inverter control are formed on the substrate (2), and the holes (4) provided in the case material (7) are formed.
Only the EP microcomputer chip (6) by the case material (7)
It will be more exposed. More specifically, the program data in the EP microcomputer chip (6) can be erased and written while the EP microcomputer chip (6) is still mounted, and the user can write the dedicated program data. it can.
斯る本発明に依れば、ケース材(7)の所望位置に孔
(4)を設け、その孔(4)で露出した基板(2)上の
導電路(5)にEPマイコンチップ(6)を接続し、隣接
する導電路(5)とワイヤ線で接続し基板(2)とケー
ス材(7)とで形成された封止空間部(21′)に他の回
路素子(8)を固着配置することにより、混成集積回路
とEPマイコンチップとの一体化した装置ができる。According to the present invention, the hole (4) is provided at a desired position of the case material (7), and the EP microcomputer chip (6) is formed in the conductive path (5) on the substrate (2) exposed in the hole (4). ) Is connected to the adjacent conductive path (5) by a wire line, and another circuit element (8) is placed in the sealed space (21 ') formed by the substrate (2) and the case material (7). By fixedly arranging them, an integrated device of the hybrid integrated circuit and the EP microcomputer chip can be obtained.
(ト)発明の効果 以上に詳述した如く、本発明に依れば、第1にケース材
(7)の所望位置に孔(4)を設け、孔(4)で露出し
た基板(2)上の導電路(5)にEPマイコンチップ
(6)を接続しているので、EPマイコンチップ(6)の
載置位置を任意に選定できる利点を有する。それによ
り、EPマイコンチップ(6)の隣接する位置にもっとも
関連の深い回路素子(8)を配置でき、その結果EPマイ
コンチップ(6)ともっとも関連深い回路素子(8)間
のデータのやりとりを行うデータ線を最短距離あるいは
もっとも設計容易なレイアウトで実現でき、データ線の
引回しによる実装密度のロスを最小限に抑制できる。(G) Effect of the Invention As described in detail above, according to the present invention, first, the hole (4) is provided at a desired position of the case material (7), and the substrate (2) exposed through the hole (4). Since the EP microcomputer chip (6) is connected to the upper conductive path (5), there is an advantage that the mounting position of the EP microcomputer chip (6) can be arbitrarily selected. As a result, the circuit element (8) most closely related to the EP microcomputer chip (6) can be arranged at a position adjacent to each other, and as a result, the data exchange between the EP microcomputer chip (6) and the most closely related circuit element (8) can be performed. The data lines to be performed can be realized with the shortest distance or the layout that is the easiest to design, and the loss of mounting density due to the routing of the data lines can be suppressed to the minimum.
第2にケース材(7)の所望位置の孔(4)によって露
出された基板(2)上にEPマイコンチップ(6)を配置
しその他の領域に全ての周辺回路素子が実装できること
により、従来必要とされたプリント基板を廃止でき、極
めて小型化のEPマイコンチップ(6)を内蔵する混成集
積回路装置を実現できる。Secondly, by placing the EP microcomputer chip (6) on the substrate (2) exposed by the hole (4) at the desired position of the case material (7) and mounting all the peripheral circuit elements in other areas, The required printed circuit board can be eliminated, and a hybrid integrated circuit device incorporating an extremely miniaturized EP microcomputer chip (6) can be realized.
第3に集積回路基板(2)として金属基板を用いること
により、その放熱効果をプリント基板に比べて大幅に向
上でき、より実装密度の向上に寄与できる。また導電路
(5)として銅箔(11)を用いることにより、導電路
(5)の抵抗値を導電ペーストより大幅に低減でき、実
装される回路をプリント基板と同等以上に拡張できる。Thirdly, by using a metal substrate as the integrated circuit board (2), the heat radiation effect thereof can be greatly improved compared with the printed circuit board, which can contribute to further improvement of the mounting density. Further, by using the copper foil (11) as the conductive path (5), the resistance value of the conductive path (5) can be significantly reduced as compared with the conductive paste, and the mounted circuit can be expanded to a level equal to or larger than that of the printed circuit board.
第4にEPマイコンチップ(6)と接続されるその周辺回
路素子(8)はケース材(7)と集積回路基板(2)と
で形成される封止空間部(21′)にダイ形状あるいはチ
ップ形状で組込まれるので、従来のプリント基板の様に
樹脂モールドしたものに比較して極めて占有面積が小さ
くなり、実装密度の大幅に向上できる利点を有する。Fourthly, the peripheral circuit element (8) connected to the EP microcomputer chip (6) is die-shaped or formed in the sealed space (21 ') formed by the case material (7) and the integrated circuit board (2). Since it is incorporated in the form of a chip, it has an advantage that the occupied area is extremely smaller than that of a conventional printed circuit board that is resin-molded, and the mounting density can be greatly improved.
第5にケース材(7)と集積回路基板(2)の周端を実
質的に一致させることにより、ケース材(7)と集積回
路基板(2)との略全面を封止空間部(21′)として利
用でき、実装密度の向上と相まって極めてコンパクトな
混成集積回路装置を実現できる。Fifthly, by substantially matching the peripheral edges of the case material (7) and the integrated circuit board (2), substantially the entire surface of the case material (7) and the integrated circuit board (2) is sealed with a space (21). ′), And an extremely compact hybrid integrated circuit device can be realized in combination with an improvement in packaging density.
第6にEPマイコンチップ(6)上には遮光用の樹脂層
(21b)が設けられているため、EPマイコンチップ
(6)を保護することができると共にEPマイコンチップ
(6)への遮光ができ且つEPマイコンチップ(6)とケ
ース材(7)のすき間も封止できる利点を有する。Sixth, since the light-shielding resin layer (21b) is provided on the EP microcomputer chip (6), the EP microcomputer chip (6) can be protected and the EP microcomputer chip (6) can be shielded from light. There is an advantage that it is possible to seal the gap between the EP microcomputer chip (6) and the case material (7).
第7に集積回路基板(2)の同一側辺あるいは相対向す
る辺から外部リード(12)(13)を導出でき、極めて多
ピンの混成集積回路装置を実現できる利点を有する。Seventh, the external leads (12) and (13) can be led out from the same side of the integrated circuit board (2) or the opposite sides thereof, which has an advantage that an extremely multi-pin hybrid integrated circuit device can be realized.
第1図は本実施例を示す斜視図、第2図は第1図のI−
I断面図、第3図は本実施例で用いる基板の断面図、第
4図は他の実施例を示す断面図、第5図は本実施例で用
いたモータ駆動用インバータを示すブロック図、第6図
は第5図で示したインバータの主回路を示す回路図、第
7図は第5図で示したインバータのマイコンを示すブロ
ック図、第8図は第5図で示したインバータのベースア
ンプを示す回路図、第9図は第5図で示したインバータ
の保護回路を示すブロック図、第10図は第5図で示した
ブロック図を基板上に実装したときの平面図、第11図は
第10図に示した基板上にケース材を固着したときの平面
図、第12図および第13図は従来のマイコン実装構造を示
す斜視図である。 (1)…混成集積回路装置、(2)…集積回路基板、
(5)…導電路、(6)…EPマイコンチップ、(8)…
回路素子、(4)…孔、(7)…ケース材、(21a)…
紫外線透過性樹脂、(21b)…紫外線不透過性樹脂。FIG. 1 is a perspective view showing this embodiment, and FIG. 2 is I- in FIG.
I sectional view, FIG. 3 is a sectional view of a substrate used in this embodiment, FIG. 4 is a sectional view showing another embodiment, and FIG. 5 is a block diagram showing a motor drive inverter used in this embodiment. 6 is a circuit diagram showing a main circuit of the inverter shown in FIG. 5, FIG. 7 is a block diagram showing a microcomputer of the inverter shown in FIG. 5, and FIG. 8 is a base of the inverter shown in FIG. FIG. 9 is a circuit diagram showing an amplifier, FIG. 9 is a block diagram showing a protection circuit for the inverter shown in FIG. 5, and FIG. 10 is a plan view when the block diagram shown in FIG. 5 is mounted on a substrate. FIG. 12 is a plan view of a case member fixed to the substrate shown in FIG. 10, and FIGS. 12 and 13 are perspective views showing a conventional microcomputer mounting structure. (1) ... Hybrid integrated circuit device, (2) ... Integrated circuit substrate,
(5) ... Conductive path, (6) ... EP microcomputer chip, (8) ...
Circuit element, (4) ... Hole, (7) ... Case material, (21a) ...
Ultraviolet permeable resin, (21b) ... Ultraviolet opaque resin.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中本 修 大阪府守口市京阪本通2丁目18番地 三洋 電機株式会社内 (72)発明者 長浜 浩二 大阪府守口市京阪本通2丁目18番地 三洋 電機株式会社内 (72)発明者 小池 保広 大阪府守口市京阪本通2丁目18番地 三洋 電機株式会社内 (72)発明者 金子 正雄 大阪府守口市京阪本通2丁目18番地 三洋 電機株式会社内 (72)発明者 上野 聖和 大阪府守口市京阪本通2丁目18番地 三洋 電機株式会社内 (72)発明者 斉藤 保雄 群馬県山田郡大間々町大間々414―1 東 京アイシー株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Osamu Nakamoto 2-18 Keihanhondori, Moriguchi-shi, Osaka Sanyo Electric Co., Ltd. (72) Koji Nagahama 2-18-2 Keihanhondori, Moriguchi-shi, Osaka Sanyo Electric Co., Ltd. (72) Inventor Yasuhiro Koike, 2-18 Keihan Hondori, Moriguchi City, Osaka Sanyo Electric Co., Ltd. (72) Inventor Masao Kaneko 2-18, Keihan Hondori, Moriguchi City, Osaka Sanyo Electric Co., Ltd. (72) Inventor Seiwa Ueno, 2-18-18 Keihanhondori, Moriguchi-shi, Osaka Sanyo Electric Co., Ltd. (72) Inventor Yasuo Saito 41-1, Omama-machi, Yamada-gun, Gunma Prefecture Tokyo ICI Co., Ltd.
Claims (7)
と 前記導電路に接続され且つ所望のプログラム・データを
内蔵したEPROM内蔵マイクロコンピュータチップと 前記EPROM内蔵マイクロコンピュータチップの所定の制
御出力信号が供給され且つ前記基板上の導電路と接続さ
れたその周辺回路素子と 前記基板に一体化されたケース材とを具備し、 前記ケース材の所望位置に孔を設け、前記孔で露出した
前記基板上の前記導電路に前記マイクロコンピュータチ
ップを固着し、前記EPROM内蔵マイクロコンピュータチ
ップの電極と所望の前記導電路をボンディングワイヤで
接続し前記基板と前記ケースで形成された封止空間に前
記周辺回路素子を配置したことを特徴とする混成集積回
路装置。1. An integrated circuit substrate, a conductive path having a desired pattern formed on the substrate, an EPROM built-in microcomputer chip connected to the conductive path and containing desired program data, and the EPROM built-in microcomputer. The chip includes a peripheral circuit element supplied with a predetermined control output signal of the chip and connected to a conductive path on the substrate, and a case member integrated with the substrate, and a hole is provided at a desired position of the case member. The microcomputer chip is fixed to the conductive path on the substrate exposed by the hole, and the electrode of the EPROM built-in microcomputer chip and the desired conductive path are connected by a bonding wire to form the substrate and the case. A hybrid integrated circuit device characterized in that the peripheral circuit element is arranged in a sealed space.
属基板を用いたことを特徴とする請求項1記載の混成集
積回路装置。2. The hybrid integrated circuit device according to claim 1, wherein a metal substrate whose surface is insulated is used as the integrated circuit substrate.
とする請求項1記載の混成集積回路装置。3. The hybrid integrated circuit device according to claim 1, wherein a copper foil is used as the conductive path.
封止樹脂層で前記EPROM内蔵マイクロコンピュータチッ
プを封止することを特徴とする請求項1記載の混成集積
回路装置。4. The hybrid integrated circuit device according to claim 1, wherein the EPROM built-in microcomputer chip is sealed with a sealing resin layer in which a resin that transmits ultraviolet rays is injected into the hole.
るシール樹脂層を設けたことを特徴とする請求項4記載
の混成集積回路装置。5. The hybrid integrated circuit device according to claim 4, wherein a sealing resin layer for blocking ultraviolet rays is provided on the sealing resin layer in the hole.
上面とを実質的に一致させたことを特徴とする請求項5
記載の混成集積回路装置。6. The upper surface of the sealing resin layer and the upper surface of the case member are substantially aligned with each other.
A hybrid integrated circuit device as described.
プコンデンサーを用いていることを特徴とする請求項1
記載の混成集積回路装置。7. A chip resistor and a chip capacitor are used as the peripheral circuit element.
A hybrid integrated circuit device as described.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1420790A JPH079963B2 (en) | 1990-01-23 | 1990-01-23 | Hybrid integrated circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1420790A JPH079963B2 (en) | 1990-01-23 | 1990-01-23 | Hybrid integrated circuit device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03218058A JPH03218058A (en) | 1991-09-25 |
| JPH079963B2 true JPH079963B2 (en) | 1995-02-01 |
Family
ID=11854660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1420790A Expired - Lifetime JPH079963B2 (en) | 1990-01-23 | 1990-01-23 | Hybrid integrated circuit device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH079963B2 (en) |
-
1990
- 1990-01-23 JP JP1420790A patent/JPH079963B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03218058A (en) | 1991-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0748539B2 (en) | Hybrid integrated circuit device | |
| JPH079963B2 (en) | Hybrid integrated circuit device | |
| JPH079964B2 (en) | Hybrid integrated circuit device | |
| JPH079965B2 (en) | Hybrid integrated circuit device | |
| JPH0748538B2 (en) | Hybrid integrated circuit device | |
| JPH0770681B2 (en) | Hybrid integrated circuit device | |
| JPH03104153A (en) | Hybrid integrated circuit device | |
| JPH03104152A (en) | Hybrid integrated circuit device | |
| JPH0748540B2 (en) | Hybrid integrated circuit device | |
| JPH0770678B2 (en) | Hybrid integrated circuit device | |
| JPH0770680B2 (en) | Hybrid integrated circuit device | |
| JPH0770679B2 (en) | Hybrid integrated circuit device | |
| JPH0397255A (en) | Hybrid integrated circuit device | |
| JPH0758755B2 (en) | Hybrid integrated circuit device | |
| JPH0748541B2 (en) | Hybrid integrated circuit device | |
| JPH03104154A (en) | Hybrid integrated circuit device | |
| JPH0748537B2 (en) | Hybrid integrated circuit device | |
| JPH03174756A (en) | Hybrid integrated circuit device | |
| JPH0758756B2 (en) | Hybrid integrated circuit device | |
| JPH0680767B2 (en) | Hybrid integrated circuit device | |
| JPH0680783B2 (en) | Hybrid integrated circuit device | |
| JPH0821674B2 (en) | Hybrid integrated circuit device | |
| JPH0680779B2 (en) | Hybrid integrated circuit device | |
| JPH03174753A (en) | Hybrid integrated circuit device | |
| JPH0371662A (en) | Hybrid integrated circuit device |