JPH079965B2 - Hybrid integrated circuit device - Google Patents
Hybrid integrated circuit deviceInfo
- Publication number
- JPH079965B2 JPH079965B2 JP2040019A JP4001990A JPH079965B2 JP H079965 B2 JPH079965 B2 JP H079965B2 JP 2040019 A JP2040019 A JP 2040019A JP 4001990 A JP4001990 A JP 4001990A JP H079965 B2 JPH079965 B2 JP H079965B2
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer chip
- substrate
- integrated circuit
- chip
- microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Combinations Of Printed Boards (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
Description
【発明の詳細な説明】 (イ)産業上の利用分野 本発明は集積回路基板にチップ型のEPROM内蔵マイクロ
コンピュータを実装してなるEPROM内蔵マイクロコンピ
ュータ搭載型の混成集積回路装置に関する。DETAILED DESCRIPTION OF THE INVENTION (a) Field of Industrial Application The present invention relates to an EPROM-embedded microcomputer-mounted hybrid integrated circuit device in which a chip-type EPROM-embedded microcomputer is mounted on an integrated circuit substrate.
(ロ)従来の技術 紫外線を照射することによって既に書き込まれた記憶情
報を消去し、再書込みが可能な紫外線照射窓を有するEP
ROM内蔵のマイクロコンピュータ素子は各種電子機器に
好んで用いられている。このEPROM内蔵マイクロコンピ
ュータは、制御用あるいは駆動用集積回路と共に現在、
その殆んどがプリント配線板に実装されている。各種電
子機器で小型軽量化が要求される機器は、チップ・オン
・ボードと称される技法によってプリント配線板に半導
体集積回路(IC)チップが直接搭載され、所要の配線が
施された後この配線部分を含んで前記ICチップが合成樹
脂によって被覆され、極めて小型軽量化が達成されてい
る。(B) Conventional technology EP with an ultraviolet irradiation window that can erase the stored information that has already been written by irradiating it with ultraviolet rays and rewrite it
Microcomputer elements with a built-in ROM are preferably used in various electronic devices. This EPROM built-in microcomputer is currently used together with a control or drive integrated circuit.
Most of them are mounted on a printed wiring board. For various electronic devices that are required to be small and lightweight, a semiconductor integrated circuit (IC) chip is directly mounted on a printed wiring board by a technique called chip-on-board, and after the required wiring is performed, this The IC chip including the wiring portion is covered with a synthetic resin, and the size and weight are extremely reduced.
かかる従来のEPROM内蔵マイクロコンピュータの実装構
造を第12図に従って説明すると、第12図は従来のEPROM
内蔵マイクロコンピュータの一部断面を有する斜視図で
あって、主表面上に導電性配線パターン(41)が形成さ
れたガラス・エポキシ樹脂などから構成された絶縁性基
板(42)のスルーホール(43)にサーディップ型パッケ
ージに組込まれたEPROM内蔵マイクロコンピュータ(4
4)が搭載されている。このEPROM内蔵マイクロコンピュ
ータ(44)はヘッダー(45)およびキャップ(46)を有
し、前記ヘッダー(45)はセラミック基材(47)に外部
導出リード(48)か低融点ガラス材で接着されている。
又このヘッダー(45)はガラスに金粉が多量に混入した
いわゆる金ペーストを焼結した素子搭載部(50)が前記
低融点ガラス材上あるいはセラミック基材(47)上に接
着されており、この素子搭載部(50)にEPROM内蔵マイ
クロコンピュータチップ(51)が装着され、このチップ
(51)の電極と前記外部導出リード(48)とが金属細線
(52)によって接続されている。このキャップ(46)は
低融点ガラスによってヘッダー(45)に配置されたEPRO
M内蔵マイクロコンピュータチップ(51)を密封してい
る。この様にEPROM内蔵マイクロコンピュータチップ(5
1)を密封したEPROM内蔵マイクロコンピュータ(44)
は、前記絶縁性基板(42)のスルーホール(43)に外部
導出リード(48)を挿通させ半田によって固定される。
このスルーホール(43)は導電性配線パターン(41)に
よって所要の配線引回しが施され、前記絶縁性基板の端
部に設けられた雄型コネクタ端子部(55)から図示しな
い雌型コネクタへと接続される。The conventional EPROM built-in microcomputer mounting structure will be described with reference to FIG. 12, which shows a conventional EPROM.
FIG. 1 is a perspective view with a partial cross section of a built-in microcomputer, which shows a through hole (43) of an insulating substrate (42) made of glass epoxy resin or the like having a conductive wiring pattern (41) formed on a main surface. ) Microcomputer with built-in EPROM (4
4) is installed. The EPROM built-in microcomputer (44) has a header (45) and a cap (46), and the header (45) is bonded to a ceramic base material (47) by an external lead (48) or a low melting point glass material. There is.
Further, in this header (45), an element mounting portion (50) obtained by sintering a so-called gold paste in which a large amount of gold powder is mixed in glass is adhered onto the low melting point glass material or the ceramic base material (47). An EPROM built-in microcomputer chip (51) is mounted on the element mounting portion (50), and the electrodes of the chip (51) and the external lead-outs (48) are connected by a thin metal wire (52). This cap (46) is EPRO placed on the header (45) by low melting glass
The built-in microcomputer chip (51) is sealed. In this way, a microcomputer chip (5
Microcomputer with built-in EPROM (1) sealed
The external lead-out lead (48) is inserted into the through hole (43) of the insulating substrate (42) and fixed by soldering.
The through hole (43) is routed by the conductive wiring pattern (41) as required, and the male connector terminal portion (55) provided at the end of the insulating substrate is transferred to a female connector (not shown). Connected with.
さて、かかる従来のEPROM内蔵マイクロコンピュータ素
子の実装構造は、EPROM内蔵マイクロコンピュータチッ
プ(51)に比べパッケージ外形が極めて大きく、平面占
有率もさることながら三次元、つまり高さもチップの高
さの数倍となり、薄型化に極めて不利である。更にスル
ーホール(43)に外部導出リードを挿通した後、半田な
どで固定する必要も生ずる。更に特筆すべき大きな欠点
は、絶縁性基板への実装に先立ってEPROM内蔵マイクロ
コンピュータ素子を一旦パッケージに組立てることであ
る。Now, in the conventional mounting structure of the microcomputer element with built-in EPROM, the package outer shape is much larger than that of the microcomputer chip (51) with built-in EPROM, and the plane occupancy ratio is also three-dimensional, that is, the height is the number of chips. It is doubled, which is extremely disadvantageous for thinning. Furthermore, it is necessary to fix the lead-out lead through the through-hole (43) with solder or the like. A further major drawback to be noted is that the EPROM-embedded microcomputer device is once assembled in a package prior to mounting on an insulating substrate.
ここではサーディップパッケージタイプのEPROM内蔵マ
イクロコンピュータ素子について述べたが樹脂封止型パ
ッケージについても上述した問題は発生する。Although the cerdip package type microcomputer device with a built-in EPROM has been described here, the above-mentioned problems also occur in the resin-sealed package.
かかる問題を解決するために第13図に示した実装構造が
既に使用されている。In order to solve such a problem, the mounting structure shown in FIG. 13 has already been used.
以下に第13図に示したEPROM内蔵マイクロコンピュータ
実装構造について説明する。The EPROM built-in microcomputer mounting structure shown in FIG. 13 will be described below.
主表面(60a)に導電性配線パターン(60b)が形成され
たガラス・エポキシ樹脂板などの絶縁性基板(60)上に
は、EPROM内蔵マイクロコンピュータチップ(61)を載
置するチップ搭載エリア(60c)を有し、前記配線パタ
ーン(60b)は、このエリア近傍から主表面(60a)上を
引回されて図示しない雄型コネクタ端子部に接続されて
いる。前記エリア(60c)には、EPROM内蔵マイクロコン
ピュータチップ(61)が搭載され、このチップ(61)の
表面電極と前記配線パターン(60b)とが金属細線(6
2)により接続されている。勿論金属細線(62)の1本
は前記チップ(61)のサブストレートと接続する為に、
このチップ(61)が搭載された配線パターン(60b)と
ワイヤリングされている。On the insulating substrate (60) such as a glass / epoxy resin plate with the conductive wiring pattern (60b) formed on the main surface (60a), the chip mounting area () for mounting the EPROM built-in microcomputer chip (61) 60c), and the wiring pattern (60b) is routed from the vicinity of this area on the main surface (60a) and connected to a male connector terminal portion (not shown). A microcomputer chip (61) with a built-in EPROM is mounted in the area (60c), and the surface electrode of the chip (61) and the wiring pattern (60b) are formed by a thin metal wire (6).
Connected by 2). Of course, one of the thin metal wires (62) is connected to the substrate of the chip (61),
The chip (61) is wired with the wiring pattern (60b) mounted thereon.
上述した様にEPROM内蔵マイクロコンピュータチップを
直接基板上に搭載することが既に周知技術として知られ
ている。It is already known as a well-known technique to mount the EPROM-embedded microcomputer chip directly on the substrate as described above.
(ハ)発明が解決しようとする課題 第13図で示したEPROM内蔵マイクロコンピュータ実装構
造ではEPROM内蔵マイクロコンピュータのチップをプリ
ント基板上にダイボンディングしているため、小型化と
なることはいうまでもない。しかしながら、ここでいう
小型化はあくまでEPROM内蔵マイクロコンピュータ自体
の小型化である。即ち、第13図からは明らかにされてい
ないがEPROM内蔵マイクロコンピュータの周辺に固着さ
れているその周辺回路素子はディスクリート等の電子部
品で構成されているために、EPROM内蔵マイクロコンピ
ュータを搭載したプリント基板用の集積回路としてのシ
ステム全体を見た場合なんら小型化とはならず従来通り
プリント基板の大型化、即ちシステム全体が大型化にな
る問題がある。(C) Problem to be Solved by the Invention Needless to say, in the structure for mounting the microcomputer with built-in EPROM shown in FIG. 13, the chip of the microcomputer with built-in EPROM is die-bonded onto the printed circuit board, resulting in miniaturization. Absent. However, the miniaturization referred to here is only miniaturization of the EPROM built-in microcomputer itself. That is, although not clearly shown in FIG. 13, since the peripheral circuit elements fixed to the periphery of the EPROM built-in microcomputer are composed of electronic components such as discretes, a printout mounted with the EPROM built-in microcomputer is provided. When the entire system as an integrated circuit for a board is viewed, it cannot be downsized at all, and there is a problem that the printed board is upsized as usual, that is, the entire system is upsized.
また、第12図に示した実装構造においても第13図と同様
にEPROM内蔵マイクロコンピュータの周辺の回路、即ちL
SI,IC等の回路素子がディスクリート等の電子部品で構
成されているため、プリント基板の大型化、即ちシステ
ム全体が大型化となりユーザが要求される軽薄短小のEP
ROM内蔵マイクロコンピュータ搭載の集積回路を提供す
ることができない大きな問題がある。Also, in the mounting structure shown in FIG. 12, as in FIG. 13, circuits around the EPROM built-in microcomputer, that is, L
Since circuit elements such as SI and IC are composed of electronic components such as discretes, the printed circuit board becomes large, that is, the entire system becomes large, and the light, thin, short, and small EP required by users.
There is a big problem that it is not possible to provide an integrated circuit equipped with a microcomputer with built-in ROM.
更に第12図および第13図で示したEPROM内蔵マイクロコ
ンピュータ実装構造では、上述した様にシステム全体が
大型化になると共にEPROM内蔵マイクロコンピュータお
よびその周辺の回路素子を互いに接続する導電パターン
が露出されているため信頼性が低下する問題がある。Furthermore, in the EPROM built-in microcomputer mounting structure shown in FIGS. 12 and 13, as described above, the entire system becomes large and the conductive patterns for connecting the EPROM built-in microcomputer and its peripheral circuit elements to each other are exposed. Therefore, there is a problem that reliability is lowered.
更に第12図および第13図で示したEPROM内蔵マイクロコ
ンピュータ実装構造ではEPROM内蔵マイクロコンピュー
タと、その周辺のIC,LSI等の回路素子が露出されている
ため、基板上面に凹凸が生じて取扱いにくく作業性が低
下する問題がある。Further, in the EPROM built-in microcomputer mounting structure shown in FIG. 12 and FIG. 13, the EPROM built-in microcomputer and the peripheral circuit elements such as IC and LSI are exposed, so that unevenness is generated on the upper surface of the substrate, which makes it difficult to handle. There is a problem of reduced workability.
(ニ)課題を解決するための手段 本発明は上述した課題に鑑みて為されたものであり、一
方の基板上にEPROM内蔵マイクロコンピュータチップを
搭載すると共にそのEPROM内蔵マイクロコンピュータチ
ップと接続される周辺の回路素子を夫々の基板上に搭載
し、且つ、ケース材と両基板とで形成された封止空間に
周辺の回路素子全てが密封封止されEPROM内蔵マイクロ
コンピュータチップのみがケース材の周辺の所定位置よ
り突出した一方の基板上に設けられた構造を有すること
を特徴とする。(D) Means for Solving the Problems The present invention has been made in view of the above-described problems, and has an EPROM built-in microcomputer chip mounted on one substrate and connected to the EPROM built-in microcomputer chip. Peripheral circuit elements are mounted on each board, and all peripheral circuit elements are hermetically sealed in the sealed space formed by the case material and both boards. Only the EPROM built-in microcomputer chip is surrounded by the case material. It has a structure provided on one of the substrates protruding from a predetermined position.
従ってEPROM内蔵マイクロコンピュータチップを搭載し
た混成集積回路を極めて小型化に行える。Therefore, a hybrid integrated circuit equipped with a microcomputer chip with built-in EPROM can be extremely miniaturized.
(ホ)作用 この様に本発明に依れば、ケース材の周辺に拡張した一
方の基板上にEPROM内蔵マイクロコンピュータチップを
接続しているのでEPROM内蔵マイクロコンピュータチッ
プの載置位置をケース材の周辺の任意に設定できるの
で、EPROM内蔵マイクロコンピュータチップともっとも
関連する回路素子との電気的接続を考慮して、効率良く
EPROMともっとも関連深い回路素子とを接続することが
でき、信号線即ち導電路の引回し線を不要にすることが
できる。(E) Function As described above, according to the present invention, since the microcomputer chip with the built-in EPROM is connected to one of the substrates extended to the periphery of the case material, the mounting position of the microcomputer chip with the built-in EPROM can be changed to the case material. Since it can be set arbitrarily in the periphery, it is efficient considering the electrical connection between the EPROM built-in microcomputer chip and the most related circuit elements.
It is possible to connect the EPROM and the circuit element most closely related thereto, and it is possible to eliminate the need for a signal line, that is, a wiring line for a conductive path.
更にEPROM内蔵マイクロコンピュータチップの隣接する
基板の周辺に上述した様にもっとも関連の深い回路素子
を配置でき、EPROM内蔵マイクロコンピュータチップと
回路素子間のデータのやりとりを行うデータ線を最短距
離あるいは最小距離で実現でき、データ線の引回しによ
る実装密度のロスを最小限に抑制することになり、高密
度の実装が行える。Furthermore, as described above, the most closely related circuit element can be placed around the adjacent substrate of the microcomputer chip with built-in EPROM, and the data line for exchanging data between the microcomputer chip with built-in EPROM and the circuit element can be used for the shortest distance or the minimum distance. It is possible to realize high-density mounting by minimizing the loss of mounting density due to routing of data lines.
更に本発明ではEPROM内蔵マイクロコンピュータチップ
以外の全ての素子がチップ状で且つケース材と基板で形
成された封止空間内に収納されるため小型化でしかも取
り扱い性の優れた混成集積回路装置を提供することがで
きる。Further, in the present invention, all elements other than the EPROM built-in microcomputer chip are housed in a chip-like shape and are housed in the sealed space formed by the case material and the substrate, so that a hybrid integrated circuit device that is compact and easy to handle is provided. Can be provided.
(ヘ)実施例 以下に第1図乃至第10図に示した実施例に基づいて本発
明の混成集積回路装置を詳細に説明する。(F) Embodiment A hybrid integrated circuit device according to the present invention will be described below in detail with reference to the embodiments shown in FIGS. 1 to 10.
第1図および第2図には、本発明の一実施例の混成集積
回路装置(1)が示されている。この混成集積回路装置
(1)は独立した電子部品として用いられインバータエ
アコン等の幅広いインバータモータの分野で機能を独立
して有する集積回路として用いられる。1 and 2 show a hybrid integrated circuit device (1) according to an embodiment of the present invention. This hybrid integrated circuit device (1) is used as an independent electronic component and is used as an integrated circuit having independent functions in the field of a wide range of inverter motors such as an inverter air conditioner.
この混成集積回路装置(1)は第1図および第2図に示
す様に、二枚の集積回路基板(2)(3)と、集積回路
基板(2)(3)上に形成された所望形状の導電路
(4)と、一方の基板(2)より延在されケース材
(5)より突出した突出基板(2a)上の導電路(4)と
接続されたEPROM内蔵マイクロコンピュータチップ
(6)(以下EPマイコンチップという)と、EPROM内蔵
マイクロコンピュータチップ(6)からデータを供給さ
れ且つ一方の基板(2)上の導電路(4)と接続された
その周辺回路素子(8)と、両基板(2)(3)に一体
化され且つ突出基板(2a)を露出するケース材(5)と
をから構成されている。As shown in FIGS. 1 and 2, this hybrid integrated circuit device (1) has two integrated circuit boards (2) and (3) and a desired one formed on the integrated circuit boards (2) and (3). A micro computer chip (6) with a built-in EPROM connected to a conductive path (4) in a shape and a conductive path (4) on a protruding substrate (2a) extending from one substrate (2) and protruding from a case material (5) ) (Hereinafter referred to as an EP microcomputer chip) and its peripheral circuit element (8) supplied with data from the EPROM built-in microcomputer chip (6) and connected to the conductive path (4) on one substrate (2), It comprises a case member (5) which is integrated with both substrates (2) and (3) and exposes the protruding substrate (2a).
両集積回路基板(2)(3)はセラミックス、ガラスエ
ポキシあるいは金属等の硬質基板が用いられ、本実施例
では放熱性および機械的強度に優れた金属基板を用いる
ものとする。Both integrated circuit boards (2) and (3) are hard boards made of ceramics, glass epoxy, metal or the like. In this embodiment, metal boards excellent in heat dissipation and mechanical strength are used.
金属基板としては例えば0.5〜1.0mm厚のアルミニウム基
板を用いる。その基板(2)(3)の表面には第3図に
示す如く、周知の陽極酸化により酸化アルミニウム膜
(9)(アルマイト層)が形成され、その一主面側に10
〜70μ厚のポリイミド等のフレキシブル性を有した絶縁
樹脂層(10)が貼着される。更に絶縁樹脂層(10)上に
は10〜70μ厚の銅箔(11)が絶縁樹脂層(10)と同時に
ローラーあるいはホットプレス等の手段により貼着され
ている。ところで、二枚の基板(2)(3)はフレキシ
ブル性を有する絶縁樹脂層(10)によって所定の間隔離
間されて連結された状態となっている。As the metal substrate, for example, an aluminum substrate having a thickness of 0.5 to 1.0 mm is used. As shown in FIG. 3, an aluminum oxide film (9) (almite layer) is formed on the surface of the substrates (2) and (3) by well-known anodic oxidation, and the aluminum oxide film (9) (alumite layer) is formed on one main surface side of the aluminum oxide film (9).
A flexible insulating resin layer (10) made of polyimide or the like having a thickness of about 70 μm is attached. Furthermore, a copper foil (11) having a thickness of 10 to 70 μm is adhered to the insulating resin layer (10) at the same time as the insulating resin layer (10) by means such as a roller or a hot press. By the way, the two substrates (2) and (3) are in a state of being connected to each other with a predetermined gap therebetween by the insulating resin layer (10) having flexibility.
二枚の基板(2)(3)の一主面上に設けられた銅箔
(11)表面上にはスクリーン印刷によって所望形状の導
電路を露出してレジストでマスクされ、貴金属(金、
銀、白金)メッキ層が銅箔(11)表面にメッキされる。
然る後、レジストを除去して貴金属メッキ層をマスクと
して銅箔(11)のエッチングを行い所望の導電路(4)
が形成される。ここでスクリーン印刷による導電路
(4)の細さは0.5mmが限界であるため、極細配線パタ
ーンを必要とするときは周知の写真蝕刻技術に依り約2
μまでの極細導電路(4)の形成が可能となる。On the surface of the copper foil (11) provided on one main surface of the two substrates (2) and (3), a conductive path of a desired shape is exposed by screen printing and masked with a resist.
A silver, platinum) plating layer is plated on the surface of the copper foil (11).
After that, the resist is removed, and the copper foil (11) is etched using the noble metal plating layer as a mask to perform the desired conductive path (4).
Is formed. Since the thinness of the conductive path (4) by screen printing is 0.5 mm, when it is necessary to use a very fine wiring pattern, it is possible to use about 2 by the well-known photo-etching technique.
It is possible to form ultrafine conductive paths (4) up to μ.
一方の基板(2)の周端辺の一部は他方の基板(3)の
周端辺より突出して形成され、その突出した突出基板
(2a)の導電路(4)上の所定の位置にはEPROM内蔵マ
イクロコンピュータチップ(4)が接続され、その近傍
の一方の基板(2)上にはEPROM内蔵マイクロコンピュ
ータチップ(6)からデータを供給されるもっとも関連
深い回路素子を含む周辺の複数の回路素子(8)が搭載
され導電路(4)と接続されている。また、他方の基板
(3)上には回路動作上に必要な回路素子が搭載されて
いる。導電路(4)は両基板(2)(3)の略全面に延
在形成され、両基板(2)(3)の周端部に延在される
導電路(4)の先端部はリード固着パッドが形成され、
そのパッドには外部リード端子(12)(13)が固着され
ている。その外部リード(12)(13)は取付け基板に取
付けるために略直角に折曲げ形成されている。また両基
板(2)(3)上に形成されている導電路(4)はフレ
キシブル樹脂層(10)上に形成されているので二枚の基
板(2)(3)を股がる様にパターニングされ両基板
(2)(3)の接続が所定の位置でしかも任意に行える
ことができる。A part of the peripheral edge of one substrate (2) is formed so as to protrude from the peripheral edge of the other substrate (3), and the protruding substrate (2a) is projected at a predetermined position on the conductive path (4). Is connected to a microcomputer chip (4) with a built-in EPROM, and a plurality of peripheral circuits including the most closely related circuit elements to which data is supplied from the microcomputer chip (6) with a built-in EPROM on one substrate (2) in the vicinity thereof. A circuit element (8) is mounted and connected to the conductive path (4). Further, circuit elements necessary for circuit operation are mounted on the other substrate (3). The conductive path (4) is formed to extend over substantially the entire surfaces of both substrates (2) and (3), and the leading end of the conductive path (4) extending to the peripheral ends of both substrates (2) and (3) is a lead. A sticking pad is formed,
External lead terminals (12, 13) are fixed to the pad. The external leads (12) (13) are bent and formed at a substantially right angle for mounting on the mounting substrate. Further, since the conductive paths (4) formed on both the substrates (2) and (3) are formed on the flexible resin layer (10), the two substrates (2) and (3) are cleaved. Both substrates (2) and (3) that are patterned can be connected at predetermined positions and arbitrarily.
EPマイコンチップ(6)は周知の如く、プログラムプロ
セッサ(CPU)を中心にプログラムメモリにRAM,EPROM、
周辺装置に入出力インターフェイスを組合せている素子
である。EPマイコンチップ(6)は市販されているもの
であり、ここではEPマイコンチップ(6)の説明を省略
する。As is well known, the EP microcomputer chip (6) is mainly composed of a program processor (CPU), a program memory such as RAM, EPROM,
It is an element that combines a peripheral device with an input / output interface. Since the EP microcomputer chip (6) is commercially available, the description of the EP microcomputer chip (6) is omitted here.
EPマイコンチップ(6)のプログラム・データを選択し
て供給される周辺回路素子(8)のIC、トランジスタ、
チップ抵抗およびチップコンデンサー等はチップ状態で
所望の導電路(4)上に半田付けあるいはAgペースト等
のろう材によって付着され、回路素子(8)は近傍の導
電路(4)にボンディング接続されている。更に導電路
(4)間にはスクリーン印刷によるカーボン抵抗体およ
びニッケルメッキによるニッケルメッキ抵抗体が夫々抵
抗素子として形成されている。The IC, transistor, and peripheral circuit element (8) supplied by selecting the program data from the EP microcomputer chip (6)
Chip resistors, chip capacitors, etc. are attached to the desired conductive paths (4) in a chip state by soldering or a brazing material such as Ag paste, and the circuit element (8) is bonded to the nearby conductive paths (4) by bonding. There is. Further, a carbon resistor by screen printing and a nickel-plated resistor by nickel plating are formed as resistive elements between the conductive paths (4).
一方、ケース材(5)は絶縁部材としての熱可塑性樹脂
から形成され、第4図に示す如く、両基板(2)(3)
と固着した際封止空間部が形成される様に枠状に形成さ
れている。その枠状のケース材(5)の周端部は両基板
(2)(3)の略周端部に配置されて接着性を有したシ
ール剤(Jシート:商品名)によって基板(2)(3)
と強固に固着一体化される。この結果、基板(2)
(3)とケース材(5)間に所定の封止空間部(14)が
形成されることになる。また、ケース材(5)の一側辺
は両基板(2)(3)を配置したときにフィルム樹脂層
(10)が容易に折曲される様に円弧状に形成されてい
る。On the other hand, the case material (5) is made of a thermoplastic resin as an insulating member, and as shown in FIG. 4, both the substrates (2) and (3).
It is formed in a frame shape so that a sealed space is formed when it is fixed. The peripheral edge of the frame-shaped case material (5) is arranged substantially at the peripheral edges of both substrates (2) and (3), and the adhesive sealant (J sheet: product name) is used for the substrate (2). (3)
It is firmly fixed and integrated with. As a result, the substrate (2)
A predetermined sealed space portion (14) is formed between (3) and the case material (5). Further, one side of the case member (5) is formed in an arc shape so that the film resin layer (10) can be easily bent when both substrates (2) and (3) are arranged.
ケース材(5)と二枚の基板(2)(3)との固着は上
述した様に接着シートによって行われ、フィルム樹脂層
(10)によって連絡された両基板(2)(3)でケース
材(5)を挾む様に且つ搭載された回路素子(8)を対
向させる様にして固着される。このとき、両基板(2)
(3)を連結するフィルム樹脂層(10)は上述したケー
ス材(5)に設けられた円弧状部と当接され折曲げされ
るために折曲げ部分の導電路(4)が折曲時に切断する
恐れはない。ケース材(5)と両基板(2)(3)とを
一体化した後、連結部の樹脂層(10)が露出されるため
に、本実施例では蓋体(20)で露出した連結部を完全に
封止するものとする。尚、蓋体(20)はケース材(5)
と同一材料で形成され、その接着は上述した接着シート
等の手段によって行われている。The case material (5) and the two substrates (2) and (3) are fixed to each other by the adhesive sheet as described above, and the two substrates (2) and (3) connected by the film resin layer (10) form a case. The material (5) is fixed so as to sandwich it and the mounted circuit elements (8) face each other. At this time, both substrates (2)
The film resin layer (10) connecting (3) is abutted against the arcuate portion provided on the case member (5) and bent, so that the conductive path (4) at the bent portion is bent at the time of bending. There is no fear of cutting. After the case material (5) and the two substrates (2) and (3) are integrated, the resin layer (10) of the connecting portion is exposed, so in this embodiment, the connecting portion exposed by the lid (20). Shall be completely sealed. The lid (20) is the case material (5).
It is formed of the same material as, and is adhered by means such as the above-mentioned adhesive sheet.
本実施例では一方の基板(2)の一周端辺の一部はケー
ス材(5)から突出して突出基板(2a)が露出され、こ
の突出基板(2a)はEPマイコンチップ(6)が載置でき
る大きさに形成されている。なおこの突出基板(2a)は
一方の基板(2)の4辺あるいは他方の基板(3)の4
辺のどの位置にも設けられることができ、EPマイコンチ
ップ(6)ともっとも関連深い回路素子(8)との関係
でその位置が決定される。In the present embodiment, a part of one peripheral edge of one substrate (2) is projected from the case material (5) to expose the protruding substrate (2a), and the protruding substrate (2a) is mounted with the EP microcomputer chip (6). It is formed so that it can be placed. The protruding substrate (2a) is formed on four sides of one substrate (2) or four of the other substrate (3).
It can be provided at any position on the side, and its position is determined by the relationship between the EP microcomputer chip (6) and the circuit element (8) which is most closely related.
ケース材(5)から露出した一方の基板(2)から延在
された突出基板(2a)上にはEPマイコンチップ(6)の
電極と超音波ボンディング接続される複数の導電路
(4)の一端が延在形成され、その導電路(4)の先端
部にEPマイコンチップ(6)が固着搭載される。EPマイ
コンチップ(6)が固着された導電路(4)の他端はEP
マイコンチップ(6)ともっとも関連深い回路素子
(8)の近傍に効率よく引回しされチップ状のその回路
素子(8)とボンディングワイヤで電気に接続される。On the protruding substrate (2a) extending from one substrate (2) exposed from the case material (5), a plurality of conductive paths (4) for ultrasonic bonding connection with the electrodes of the EP microcomputer chip (6) are formed. One end is extendedly formed, and the EP microcomputer chip (6) is fixedly mounted on the tip of the conductive path (4). The other end of the conductive path (4) to which the EP microcomputer chip (6) is fixed is EP
It is efficiently routed in the vicinity of the circuit element (8) which is most closely related to the microcomputer chip (6) and electrically connected to the circuit element (8) in a chip shape by a bonding wire.
ここでEPマイコンチップ(6)ともっとも関連深い回路
素子(8)との位置関係について述べる。EPマイコンチ
ップ(6)とチップ状の回路素子(8)とは多数本の導
電路(4)を介して接続されるため、その導電路(4)
の引回しを短くするためにEPマイコンチップ(6)とも
っとも関連する回路素子(8)は夫々、隣接する位置か
あるいはできるだけ近傍に位置する様に配置される。従
ってEPマイコンチップ(6)と回路素子(8)との導電
路(4)の引回しは最短距離で形成でき基板上の実装面
積を有効に使用することができる。EPマイコンチップ
(6)とその近傍あるいは隣接した位置に配置されたチ
ップ状の回路素子(8)は夫々の近傍に延在された導電
路(4)の先端部とワイヤ線によってボンディング接続
されEPマイコンチップ(6)と電気的に接続される。Here, the positional relationship between the EP microcomputer chip (6) and the circuit element (8) which is most closely related will be described. Since the EP microcomputer chip (6) and the chip-shaped circuit element (8) are connected via a large number of conductive paths (4), the conductive paths (4)
The circuit elements (8) most closely related to the EP microcomputer chip (6) are arranged so as to be adjacent to each other or as close to each other as possible in order to shorten the routing. Therefore, the conductive path (4) between the EP microcomputer chip (6) and the circuit element (8) can be formed in the shortest distance, and the mounting area on the substrate can be effectively used. The EP microcomputer chip (6) and the chip-shaped circuit element (8) arranged in the vicinity of or adjacent to the EP microcomputer chip (6) are bonded and connected by a wire line to the tip end of the conductive path (4) extending in the vicinity thereof. It is electrically connected to the microcomputer chip (6).
EPマイコンチップは第1図および第2図から明らかな如
く、一方の基板(2)から延在されケース材(5)より
突出した突出基板(2a)上に搭載される。更に詳述する
と突出基板(2a)上にはEPマイコンチップ(6)とその
EPマイコンチップ(6)と近傍の導電路(4)とを接続
するワイヤ線が搭載されることになる。As is apparent from FIGS. 1 and 2, the EP microcomputer chip is mounted on a protruding substrate (2a) extending from one substrate (2) and protruding from the case material (5). More specifically, on the protruding substrate (2a), the EP microcomputer chip (6) and its EP
A wire wire that connects the EP microcomputer chip (6) and the nearby conductive path (4) will be mounted.
更に突出基板(2a)上には1層以上の樹脂が被覆され、
EPマイコンチップ(6)およびワイヤ線がその樹脂層に
よって完全に被覆される。EPマイコンチップ(6)上に
直接被覆される第1層目の樹脂はEPマイコンチップ
(6)のデータを消去する際に紫外線を透過する必要が
あるために紫外線透過性樹脂(21a)が用いられる。紫
外線透過性樹脂(21a)は非芳香族系であれば限定され
ず、例えばメチル系シリコンゴムあるいはシリコンゲル
が用いられる。Furthermore, one or more layers of resin are coated on the protruding substrate (2a),
The EP microcomputer chip (6) and the wire wire are completely covered by the resin layer. The first layer resin that is directly coated on the EP microcomputer chip (6) needs to transmit ultraviolet rays when erasing the data of the EP microcomputer chip (6), so the ultraviolet transparent resin (21a) is used. To be The ultraviolet-transparent resin (21a) is not limited as long as it is a non-aromatic resin, and for example, methyl silicon rubber or silicon gel is used.
本実施例では第1層目の樹脂層(21a)上に第2層目の
樹脂層(21b)が充填されている。第2層目の樹脂層は
第1層目とは異なりEPマイコンチップ(6)の誤消去を
防止するために紫外線を遮断する紫外線不透過性樹脂
(21b)が用いられる。この樹脂層(21b)は芳香環(ベ
ンゼン環)を含んだ樹脂であれば限定されず、例えばエ
ポキシ系あるいはポリイミド系の樹脂が用いられる。In this embodiment, the second resin layer (21b) is filled on the first resin layer (21a). Unlike the first layer, the second resin layer is made of a UV impermeable resin (21b) that blocks UV rays in order to prevent erroneous erasing of the EP microcomputer chip (6). The resin layer (21b) is not limited as long as it is a resin containing an aromatic ring (benzene ring), and for example, an epoxy resin or a polyimide resin is used.
従ってEPマイコンチップ(6)だけが突出基板(2a)上
に搭載され且つ2層の樹脂で被覆され、その他の回路素
子(8)は両基板(2)(3)とケース材(5)とで形
成される封止空間(14)内に配置されることになる。Therefore, only the EP microcomputer chip (6) is mounted on the protruding substrate (2a) and covered with two layers of resin, and the other circuit elements (8) include both substrates (2) (3) and the case material (5). It will be arranged in the sealed space (14) formed by.
上述の如く、EPマイコンチップ(6)と接続されるその
周辺の回路素子(8)は両基板(2)(3)とケース材
(5)で形成された封止空間部(14)に配置する様に設
定されている。即ち、チップ状の電子部品および印刷抵
抗、メッキ抵抗等の抵抗素子の全ての素子が封止空間部
(14)内に設けられている。As described above, the peripheral circuit element (8) connected to the EP microcomputer chip (6) is arranged in the sealed space (14) formed by both substrates (2) and (3) and the case material (5). It is set to do. That is, all elements such as chip-shaped electronic components and resistance elements such as printing resistors and plating resistors are provided in the sealing space (14).
本実施例でEPマイコンチップ(6)のデータ消去を行う
場合は紫外線不透過性樹脂(21b)を剥離して紫外線を
照射し、再書き込みをする場合はEPマイコンチップ
(6)上の紫外線透過性樹脂(21a)も剥してボンディ
ングされている近傍の導電路(4)にブローブ等の端子
を当接させ、書き込み装置よりデータを書き込む。この
とき、紫外線透過性樹脂(21a)を剥す場合、樹脂(21
a)はあまり接着力が強くないためにワイヤ線が切断す
ることはない。In this embodiment, when the data of the EP microcomputer chip (6) is erased, the ultraviolet ray opaque resin (21b) is peeled off and the ultraviolet rays are irradiated, and when the data is rewritten, the ultraviolet rays of the EP microcomputer chip (6) are transmitted. The conductive resin (21a) is also peeled off and a terminal such as a probe is brought into contact with the conductive path (4) in the vicinity of the bonding, and data is written by the writing device. At this time, when removing the ultraviolet transparent resin (21a),
In a), the wire is not cut because the adhesive strength is not so strong.
以下に本発明を用いたモータ駆動用のインバータの混成
集積回路装置の具体例を示す。A specific example of a hybrid integrated circuit device for an inverter for driving a motor according to the present invention will be shown below.
モータ駆動用インバータとは、一般的に直流電源から任
意の交流電源を作り、例えば三相モータの回転数を任意
にコントロールするものである。即ち、商用交流電源を
整流回路を用いて整流した直流電源を電源として用い
る。その入力直流電源をインバータ主回路と呼び、三相
ブリッジ構成されたスイッチ素子を用いて所定のコント
ロール信号のもとでチョッピングして疑似交流を負荷に
出力する。コントロール信号を変化させることにより出
力交流の電圧、周波数を可変にすることができモータの
回転数やトルクを可変に調整することができる。An inverter for driving a motor generally makes an arbitrary AC power supply from a DC power supply and arbitrarily controls the rotation speed of a three-phase motor, for example. That is, a DC power supply obtained by rectifying a commercial AC power supply using a rectifier circuit is used as a power supply. The input DC power supply is called an inverter main circuit, and chopping is performed under a predetermined control signal using a switching element having a three-phase bridge structure to output a pseudo AC to a load. By changing the control signal, the output AC voltage and frequency can be made variable, and the rotation speed and torque of the motor can be adjusted variably.
第5図に示したブロック図に基づいてモータ駆動用イン
バータを簡単に説明する。The motor driving inverter will be briefly described based on the block diagram shown in FIG.
第5図は集積回路基板(2)(3)上にモータ駆動用イ
ンバータを搭載したときのブロック図である。FIG. 5 is a block diagram when a motor driving inverter is mounted on the integrated circuit boards (2) and (3).
モータ駆動用インバータは、交流電源を入力し直流に変
換する整流回路(21)と、その整流回路(21)から出力
された直流電源を所定の間隔でチョッピングし負荷(モ
ータ)に疑似交流を供給するインバータ主回路(22)
と、インバータ主回路(22)を所定間隔でチョッピング
させる出力信号および他の装置の動作を行わせる出力信
号を供給するEPROM内蔵マイクロコンピュータ(6)
(以下EPマイコンチップと称する)と、EPマイコンチッ
プ(6)から出力された出力信号を所望に増幅させるバ
ッファ(23)と、バッファ(23)により増幅された信号
を電位の異なるベースアンプ(25)に伝達する第1のイ
ンターフェイス(24)と、第1のインターフェイス(2
4)から伝達された信号をインバータ主回路(22)に増
幅して供給するベースアンプ(25)と、整流回路(21)
からインバータ主回路(22)に供給される電流を検出す
ると共にインバータ主回路(22)の発熱を検出して第1
のインターフェイス(24)を介してEPマイコンチップ
(6)に所定の信号をフィードバックさせてインバータ
主回路(22)および周辺回路を保護する保護回路(26)
と、マイコン(6)に電位の異なる信号を入出力する第
2のインターフェイス(27)と、EPマイコンチップ
(6)から出力される出力信号を外部装置に供給するた
めに増幅させる出力バッファ(28)とから構成されてい
る。以下に上述した各構成について簡単に説明する。The motor drive inverter chops the rectifier circuit (21) that inputs AC power and converts it to DC, and the DC power output from the rectifier circuit (21) at specified intervals to supply pseudo AC to the load (motor). Inverter main circuit (22)
And an EPROM built-in microcomputer (6) for supplying an output signal for chopping the inverter main circuit (22) at predetermined intervals and an output signal for operating the other device.
(Hereinafter referred to as an EP microcomputer chip), a buffer (23) for amplifying an output signal output from the EP microcomputer chip (6) as desired, and a base amplifier (25) having a different potential for the signal amplified by the buffer (23). ) To the first interface (24) and the first interface (2
4) A base amplifier (25) that amplifies and supplies the signal transmitted from the inverter to the inverter main circuit (22), and a rectifier circuit (21)
The current supplied from the inverter to the inverter main circuit (22) is detected, and the heat generation of the inverter main circuit (22) is detected.
Circuit (26) that protects the inverter main circuit (22) and peripheral circuits by feeding back a specified signal to the EP microcomputer chip (6) through the interface (24)
A second interface (27) for inputting and outputting signals having different potentials to the microcomputer (6), and an output buffer (28) for amplifying the output signal output from the EP microcomputer chip (6) to supply it to an external device. ) And is composed of. The respective configurations described above will be briefly described below.
先ず整流回路は周知のダイオードのブリッジ回路で構成
され、商用交流を直流に順変換するものである。本実施
例において、整流回路は基板上にチップ部品で構成され
ているが、整流回路のみを外付によって構成する場合も
使用目的によって発生するが本発明には何んら支障はな
い。First, the rectifier circuit is composed of a well-known diode bridge circuit, and is for converting commercial alternating current into direct current. In this embodiment, the rectifier circuit is composed of chip parts on the substrate, but when the rectifier circuit is externally attached, it may occur depending on the purpose of use, but the present invention does not cause any problems.
次にインバータ主回路(22)は第6図に示す如く、直列
接続された2個のスイッチング素子(22a)(トランジ
スタ、MOSFET、IGBT等)を夫々並列接続(ブリッジ接
続)されている。本実施例においてはトランジスタ素子
を用いて説明するものとする。以下に説明をつづける。
主回路(22)の夫々のトランジスタのコレクタ−エミッ
タ間にはフライホイル用のダイオードが接続されると共
に夫々の直列接続された各トランジスタ間と負荷とを結
ぶための出力端子(U,V,W)が設けられている。また、
(22b)は入力用の入力端子である。Next, as shown in FIG. 6, the inverter main circuit (22) has two switching elements (22a) connected in series (transistor, MOSFET, IGBT, etc.) connected in parallel (bridge connection). In this embodiment, a transistor element will be used for description. The explanation is continued below.
A flywheel diode is connected between the collector and emitter of each transistor of the main circuit (22), and output terminals (U, V, W) for connecting each series-connected transistor and a load. ) Is provided. Also,
(22b) is an input terminal for input.
次にEPマイコンチップ(6)は例えば、LM8051P(三洋
製)のICチップ化されたものが用いられている。Next, as the EP microcomputer chip (6), for example, an IC chip of LM8051P (manufactured by Sanyo) is used.
第7図はマイコンの基本構成を示すブロック図であり、
命令の取出しと実行を行うCPU(4a)と、所定のプログ
ラム・データが記憶されているメモリー部(4b)と外部
装置とのデータの入出力を行うためのI/Oポート部(4
c)から構成されている。EPマイコンチップ(6)自体
には新規なところがないため、ここでは詳細に説明しな
いものとする。このEPマイコンチップ(6)によってイ
ンバータ主回路(22)および所望の外部装置はコントロ
ールされる。FIG. 7 is a block diagram showing the basic configuration of the microcomputer,
A CPU (4a) that fetches and executes instructions, a memory section (4b) that stores predetermined program data, and an I / O port section (4) that inputs and outputs data to and from external devices.
It is composed of c). Since the EP microcomputer chip (6) itself has nothing new, it will not be described in detail here. The EP microcomputer chip (6) controls the inverter main circuit (22) and desired external devices.
次にバッファ(23)はLC4049B(三洋製)等のICチップ
化されたものが用いられる。このバッファ(23)はEPマ
イコンチップ(6)からの出力信号を所定に増幅させる
ものである。Next, as the buffer (23), an IC chip such as LC4049B (manufactured by Sanyo) is used. The buffer (23) amplifies an output signal from the EP microcomputer chip (6) in a predetermined manner.
次に第1のインターフェイス(24)は複数のフォトカプ
ラから構成され、例えば、PC817(シャープ製)等のIC
チップにより構成されている。第1のインターフェイス
(24)は上述した如く、バッファ(23)から出力された
出力信号を光でベースアンプ(25)に伝達させるもので
ある。Next, the first interface (24) is composed of multiple photocouplers, for example, an IC such as PC817 (made by Sharp).
It is composed of chips. As described above, the first interface (24) optically transmits the output signal output from the buffer (23) to the base amplifier (25).
次にベースアンプ(25)は第8図に示す如く、第1のイ
ンターフェイス(24)から出力された信号が入力される
信号入力端子(25a)と、入力端子(25a)から入力され
た信号が供給されON,OFFされる第1および第3のトラン
ジスタ(Tr1)(Tr3)と、第3のトランジスタ(Tr3)
のコレクタとそのベースが接続された第1のトランジス
タ(Tr1)とマイナスライン間に接続された第2のトラ
ンジスタ(Tr2)と、電源ライン間に接続された抵抗お
よびダイオードと、ダイオードと並列に接続されたコン
デンサーとから構成されている。また、第1および第2
のトランジスタ間とインバータ主回路の各トランジスタ
のベースとエミッタとを接続する出力端子(25b)が設
けられている。例えば、ベースアンプ(25)の信号入力
端子(25a)にON信号が入力されると第1のトランジス
タ(Tr1)と第3のトランジスタ(Tr3)がONし、第2の
トランジスタ(Tr2)がOFFする。すると、電源VDから第
1のトランジスタ(Tr1)、制御抵抗R1を介してインバ
ータ主回路(22)のベースに所望の電流が供給される。
また、信号OFF時には第1のトランジスタ(Tr1)および
第3のトランジスタ(Tr3)がOFFし、第2のトランジス
タ(Tr2)をONさせる。そしてダイオードとコンデンサ
ーより作られた電源からインバータ主回路(22)のオフ
を早くさせるものである。Then, as shown in FIG. 8, the base amplifier (25) receives a signal input terminal (25a) to which the signal output from the first interface (24) is input and a signal input from the input terminal (25a). First and third transistors (Tr 1 ) (Tr 3 ) that are supplied and turned on and off, and a third transistor (Tr 3 )
The first transistor (Tr 1 ) to which the collector and the base of the are connected, and the second transistor (Tr 2 ) connected between the minus line, the resistor and the diode connected between the power supply lines, and the diode in parallel. It consists of a capacitor connected to. Also, the first and second
An output terminal (25b) is provided for connecting the transistors and the base and emitter of each transistor of the inverter main circuit. For example, when an ON signal is input to the signal input terminal (25a) of the base amplifier (25), the first transistor (Tr 1 ) and the third transistor (Tr 3 ) are turned on, and the second transistor (Tr 2) ) Turns off. Then, a desired current is supplied from the power supply V D to the base of the inverter main circuit (22) via the first transistor (Tr 1 ) and the control resistor R 1 .
Further, when the signal is OFF, the first transistor (Tr 1 ) and the third transistor (Tr 3 ) are OFF, and the second transistor (Tr 2 ) is ON. Then, the power supply made up of the diode and capacitor accelerates the turning off of the inverter main circuit (22).
次に保護回路(26)は第9図に示す如く、インバータ主
回路(22)の近傍に設けられインバータ主回路(22)の
発熱による温度上昇を検出するダイオード等より構成さ
れる温度検出部(26a)と、整流回路(21)からインバ
ータ主回路(22)に供給される電流を検出する抵抗より
構成される電流検出部(26b)と、内部基準電圧を形成
する基準電圧部(26c)と、夫々の検出部(26a)(26
b)からの出力信号と基準電圧部(26c)から出力される
信号を比較する電圧比較部(26d)と、電圧比較部(26
d)からの信号をEPマイコンチップ(6)にフィードバ
ックさせる保護、制御信号出力部(26e)とから構成さ
れている。Next, as shown in FIG. 9, the protection circuit (26) is provided in the vicinity of the inverter main circuit (22) and is provided with a temperature detecting section (such as a diode for detecting a temperature rise due to heat generation of the inverter main circuit (22) ( 26a), a current detection section (26b) composed of a resistor for detecting a current supplied from the rectification circuit (21) to the inverter main circuit (22), and a reference voltage section (26c) forming an internal reference voltage. , The respective detectors (26a) (26
a voltage comparison unit (26d) that compares the output signal from b) with the signal output from the reference voltage unit (26c);
It is composed of a control signal output section (26e) for feeding back the signal from d) to the EP microcomputer chip (6).
次に第2のインターフェイス(27)は第1のインターフ
ェイス(24)と同様に複数個のフォトカプラから構成さ
れ、EPマイコンチップ(6)と入出力端子S0,S1から入
出力される信号をEPマイコンチップ(6)に伝達するも
のである。Next, the second interface (27) is composed of a plurality of photocouplers like the first interface (24), and is a signal input / output from the EP microcomputer chip (6) and the input / output terminals S 0 and S 1. Is transmitted to the EP microcomputer chip (6).
最後に出力バッファ(28)はバッファ(23)と同様にLC
4049B(三洋製)等のICチップ化されたものが用いら
れ、EPマイコンチップ(6)からの信号を増幅し、出力
端子PO0,PO9に信号を出力するものである。Finally the output buffer (28) is LC as well as the buffer (23).
An IC chip such as 4049B (manufactured by Sanyo) is used, which amplifies the signal from the EP microcomputer chip (6) and outputs the signal to the output terminals PO 0 and PO 9 .
以下にモータ駆動用のインバータの動作について簡単に
説明する。The operation of the motor driving inverter will be briefly described below.
商用交流が端子(21X)から入力されると、上述した様
に整流回路(21)によって直流に変換される。その変換
された直流電流はインバータ主回路(22)に供給され
る。インバータ主回路(22)の出力端子(U,V,W)は負
荷(モータ)に接続され負荷に所望の電流を供給する。When commercial AC is input from the terminal (21X), it is converted to DC by the rectifier circuit (21) as described above. The converted direct current is supplied to the inverter main circuit (22). The output terminals (U, V, W) of the inverter main circuit (22) are connected to a load (motor) and supply a desired current to the load.
入出力端子S0,S1、デジタル入力端子D0〜D5、アナログ
入力端子A0〜A8の各入力端子から所定の制御あるいは指
令信号が入力されるとEPマイコンチップ(6)はその入
力信号に基づいて動作する。即ち、入力信号に基づい
て、EPマイコンチップ(6)内に記憶されているメモリ
ー内のプログラム・データに基づいた所定の処理が実行
されるコントロール信号を出力する。そのコントロール
信号はバッファ(23)により増幅され第1のインターフ
ェイス(24)を介してベースアンプ(25)に供給され
る。When a predetermined control or command signal is input from the input / output terminals S 0 and S 1 , the digital input terminals D 0 to D 5 , and the analog input terminals A 0 to A 8 , the EP microcomputer chip (6) will It operates based on the input signal. That is, a control signal for executing a predetermined process based on the program data in the memory stored in the EP microcomputer chip (6) is output based on the input signal. The control signal is amplified by the buffer (23) and supplied to the base amplifier (25) via the first interface (24).
ベースアンプ(25)に供給された信号はインバータ主回
路(22)の各トランジスタ素子のベースに供給され、イ
ンバータ主回路(22)の各トランジスタ素子をON,OFFさ
せて直流をチョッピングして疑似交流を形成し、出力端
子(U,V,W)を介して負荷へ交流を供給させて負荷を所
定の回転数で回転させる。The signal supplied to the base amplifier (25) is supplied to the base of each transistor element of the inverter main circuit (22), and each transistor element of the inverter main circuit (22) is turned on and off to chop the direct current to generate a pseudo alternating current. Is formed and AC is supplied to the load through the output terminals (U, V, W) to rotate the load at a predetermined rotation speed.
即ち、EPマイコンチップ(6)内の所定のプログラム・
データに基づいてインバータ主回路(22)で直流をチョ
ッピングして交流に変換されている。また、ベースアン
プ(25)には別電源がVD1〜VD4端子を介して常時印加さ
れている。That is, a predetermined program in the EP microcomputer chip (6)
Based on the data, the inverter main circuit (22) chops the direct current and converts it to alternating current. Further, another power supply is constantly applied to the base amplifier (25) via the V D1 to V D4 terminals.
上述したEPマイコンチップ(6)内のプログラム・デー
タを変換すると、即ち別のマイコンに変換すればそのEP
マイコンチップ内の内蔵されたプログラム・データに応
じた回転にコントロールすることができる。If the program data in the EP microcomputer chip (6) described above is converted, that is, if it is converted to another microcomputer, the EP
The rotation can be controlled according to the program data stored in the microcomputer chip.
出力端子PO0〜PO9から出力される信号はEPマイコンチッ
プ(6)に入力される入力指令に基づいてEPマイコンチ
ップ(6)が所定の信号処理を行った結果に基づいた信
号を出力する。出力端子PO0〜PO9から出力される出力信
号は外部の機器あるいは装置をコントロールする。例え
ばインバータエアコンであれば電磁リレー、冷媒調整す
る弁等を室内の温度変化に対応して所定にコントロール
する。The signals output from the output terminals PO 0 to PO 9 are output based on the result of the predetermined signal processing performed by the EP microcomputer chip (6) based on the input command input to the EP microcomputer chip (6). . The output signals output from the output terminals PO 0 to PO 9 control external equipment or devices. For example, in the case of an inverter air conditioner, an electromagnetic relay, a valve for adjusting the refrigerant, etc. are controlled in a predetermined manner in response to a temperature change in the room.
上述したインバータ動作を行っている際にはインバータ
システム、即ち、基板(2)(3)上の温度は定格最大
温度以下になる様に設計されているが、システム自体を
異常な環境下(高温、高湿下)での使用、あるいは放熱
が正常に行われない場合にはインバータ主回路(22)や
周辺の温度が異常に上昇し、システムあるいはセットを
破壊する恐れはあるが、本実施例では保護回路(26)の
温度検出部(26a)によって異常温度を検出してインバ
ータの動作を止めてインバータの発熱をおさえてセット
あるいはシステムを保護するものである。また、インバ
ータ主回路(22)には負荷が接続されているが、この負
荷内部の配線の異常による短絡、出力端子(U,V,W)の
短絡、あるいは外部ノイズによるEPマイコンチップ
(6)の誤動作でインバータ主回路(22)の直列された
素子が同時ONしたりすると異常な大電流がインバータ主
回路(22)に流れるが、この場合においても、保護回路
(26)内の電流検出部(26b)でその大電流を検出した
だちに動作を停止させて保護する。When performing the above-mentioned inverter operation, the inverter system, that is, the temperature on the boards (2) and (3) is designed to be less than or equal to the maximum rated temperature, but the system itself does not operate under an abnormal environment (high temperature). When used in high humidity, or when heat radiation is not performed normally, the temperature of the inverter main circuit (22) and surroundings may rise abnormally, which may damage the system or set. The abnormal temperature is detected by the temperature detecting section (26a) of the protection circuit (26) to stop the operation of the inverter and suppress the heat generation of the inverter to protect the set or the system. Also, a load is connected to the inverter main circuit (22), but a short circuit due to an abnormality in the wiring inside the load, a short circuit in the output terminals (U, V, W), or an EP microcomputer chip (6) due to external noise If the series elements of the inverter main circuit (22) are turned on at the same time due to the malfunction of, an abnormally large current will flow into the inverter main circuit (22). Even in this case, the current detection section in the protection circuit (26) (26b) stops the operation immediately after detecting the large current and protects it.
上述した動作を行うことでモータ駆動用インバータの動
作が行われて負荷(モータ)の回転コントロールおよび
外部機器の動作を所定にコントロールして例えば、イン
バータエアコン等の制御を正常に動作させる。By performing the above-described operation, the operation of the motor drive inverter is performed, and the rotation control of the load (motor) and the operation of the external device are controlled in a predetermined manner to normally operate the control of the inverter air conditioner or the like.
第10図は第5図で示したモータ駆動用インバータ回路を
本実施例の一方の基板(2)上に実装した場合を示す平
面図であり、実装される各回路素子の符号は第6図のブ
ロック図で示した符号と同一にしてある。尚、複数の各
回路素子を接続する導電路は煩雑となるため矢印にて示
すものとする。FIG. 10 is a plan view showing a case where the motor driving inverter circuit shown in FIG. 5 is mounted on one substrate (2) of the present embodiment, and the reference numerals of the mounted circuit elements are shown in FIG. The same reference numerals as those shown in the block diagram of FIG. Since the conductive path connecting the plurality of circuit elements is complicated, it is indicated by an arrow.
第11図に示す如く、一方の基板(2)の対向する周端部
には外部リード端子(12)が固着される複数の固着用パ
ッド(4a)が設けられている。固着パッド(4a)から延
在される導電路(4)上の封止空間(14)の位置には複
数の回路素子(8)が、突出基板(2a)上にはEPマイコ
ンチップ(6)が固着される。斯る一方の基板(2)上
にはEPマイコンチップ(6)以外の複数の回路素子が固
着されており、(25)はベースアンプ、(23)はバッフ
ァ、(24)は第1のインターフェイス、(27)は第2の
インターフェイス、(28)は出力バッファ、(26)は保
護回路である。なお、他方の基板(3)にはポリイミド
等のフィルム樹脂層(10)を介して一方の基板(2)よ
り複数の導電路(5)が延在されており、他方の基板
(3)上にはインバータ主回路(22)および整流回路
(21)等のインバータに必要な一部の回路あるいはオプ
ション用回路が配置されている。As shown in FIG. 11, a plurality of fixing pads (4a) to which external lead terminals (12) are fixed are provided at the opposing peripheral ends of one substrate (2). A plurality of circuit elements (8) are provided in the position of the sealing space (14) on the conductive path (4) extending from the fixing pad (4a), and an EP microcomputer chip (6) is provided on the protruding substrate (2a). Is fixed. A plurality of circuit elements other than the EP microcomputer chip (6) are fixed on the one substrate (2), (25) is a base amplifier, (23) is a buffer, and (24) is a first interface. , (27) is a second interface, (28) is an output buffer, and (26) is a protection circuit. The other substrate (3) has a plurality of conductive paths (5) extending from the one substrate (2) through a film resin layer (10) such as polyimide, and is provided on the other substrate (3). The inverter main circuit (22) and the rectifier circuit (21) are provided with some circuits necessary for the inverter or optional circuits.
第10図から明らかな如く、EPマイコンチップ(6)と一
番関連深い回路素子の近傍(ここではバッファ、出力バ
ッファ)に隣接する位置にEPマイコンチップ(6)が搭
載される。As is clear from FIG. 10, the EP microcomputer chip (6) is mounted in a position adjacent to the vicinity (here, a buffer and an output buffer) of the circuit element most closely related to the EP microcomputer chip (6).
EPマイコンチップ(6)ともっとも関連する回路素子
(8)をEPマイコンチップ(6)の近傍に配置すること
により、両者を接続させる導電路(4)の引回し線の距
離を最短でしかも最小で配置形成でき、その結果、他の
実装パターンを有効に使用できると共に高密度実装が行
える。このときEPマイコンチップ(6)はケース材
(5)から露出し一方の基板(2)の任意の周端部に設
けた突出基板(2a)に設けられる。尚、一点鎖線で囲ま
れた領域は接着シートでケース材(5)が固着される領
域を示す。By arranging the circuit element (8) that is most related to the EP microcomputer chip (6) in the vicinity of the EP microcomputer chip (6), the distance between the wiring lines of the conductive path (4) that connects the two is the shortest and the smallest. Can be arranged and formed, and as a result, other mounting patterns can be effectively used and high-density mounting can be performed. At this time, the EP microcomputer chip (6) is exposed from the case material (5) and provided on the protruding substrate (2a) provided at an arbitrary peripheral end portion of the one substrate (2). The area surrounded by the alternate long and short dash line shows the area where the case material (5) is fixed with an adhesive sheet.
第11図は第10図で示した一方の基板(2)上にケース材
(5)を固着したときのモデム用の混成集積回路装置の
完成品の平面図であり、ケース材(5)の周端辺の突出
基板(2a)上にはEPマイコンチップ(6)が樹脂被覆さ
れた状態となる。即ち、EPマイコンチップ(6)以外の
他の素子は全てケース材(5)と両基板(2)(3)と
で形成された封止空間(14)内に封止される。FIG. 11 is a plan view of a finished product of the hybrid integrated circuit device for the modem when the case material (5) is fixed on the one substrate (2) shown in FIG. The EP microcomputer chip (6) is resin-coated on the protruding substrate (2a) at the peripheral edge. That is, all the elements other than the EP microcomputer chip (6) are sealed in the sealing space (14) formed by the case material (5) and the substrates (2) and (3).
斯る本発明に依れば、一方の基板(2)の所望位置に突
出基板(2a)を設け、その突出基板(2a)上の導電路
(4)にEPマイコンチップ(6)を接続し、両基板
(2)(3)とケース材(5)とで形成された封止空間
(14)に他の全ての回路素子(8)を配置することによ
り、混成集積回路とEPマイコンとの一体化した装置が極
めて小型化に提供することができる。According to the present invention, the protruding substrate (2a) is provided at a desired position on the one substrate (2), and the EP microcomputer chip (6) is connected to the conductive path (4) on the protruding substrate (2a). , All other circuit elements (8) are arranged in the sealed space (14) formed by both the substrates (2) and (3) and the case material (5), so that the hybrid integrated circuit and the EP microcomputer are integrated. The integrated device can be provided in extremely small size.
(ト)発明の効果 以上に詳述した如く、本発明に依れば、第1に一方の基
板(2)の任意の周端辺に突出基板(2a)を設け、その
突出基板(2a)上の導電路(4)にEPマイコンチップ
(6)を接続しているので、EPマイコンチップ(6)の
載置位置の周辺の任意に選定できる利点を有する。この
ため内蔵するもっとも関連深い回路素子との電気的接続
を考慮して、効率良くEPマイコンチップ(6)ともっと
も関連深い回路素子(8)とを接続できデータ線の引回
しを不要にできる。更に詳述すると、EPマイコンチップ
(6)の隣接する位置にもっとも関連の深い回路素子
(8)を配置でき、その結果EPマイコンチップ(6)と
もっとも関連深い回路素子(8)間のデータのやりとり
を行うデータ線を最短距離あるいはもっとも設計容易な
レイアウトで実現でき、データ線の引回しによる実装密
度のロスを最小限に抑制できる。(G) Effects of the Invention As described above in detail, according to the present invention, first, the protruding substrate (2a) is provided on an arbitrary peripheral edge of the one substrate (2), and the protruding substrate (2a) is provided. Since the EP microcomputer chip (6) is connected to the upper conductive path (4), there is an advantage that it can be arbitrarily selected around the mounting position of the EP microcomputer chip (6). Therefore, in consideration of the electrical connection with the most closely related circuit element built in, the EP microcomputer chip (6) and the most closely related circuit element (8) can be efficiently connected, and the routing of the data line can be eliminated. More specifically, the circuit element (8) most closely related to the EP microcomputer chip (6) can be arranged at a position adjacent to each other, and as a result, the data between the EP microcomputer chip (6) and the circuit element (8) most closely related can be stored. The data lines to be exchanged can be realized with the shortest distance or the layout that is the easiest to design, and the loss of mounting density due to the routing of the data lines can be minimized.
第2に一方の基板(2)の周端部に設けた突出基板(2
a)にEPマイコンチップ(6)を配置しているので、一
体化した小型の混成集積回路装置として取り扱える利点
を有する。更に両集積回路基板(2)(3)上の組み込
むマイクロコンピュータおよびその周辺回路素子の実装
密度を向上することにより、従来必要とされたプリント
基板を廃止することができる。Secondly, the protruding substrate (2
Since the EP microcomputer chip (6) is arranged in a), there is an advantage that it can be handled as an integrated small hybrid integrated circuit device. Further, by improving the mounting density of the microcomputer and its peripheral circuit elements to be incorporated on both integrated circuit boards (2) and (3), the conventionally required printed circuit board can be eliminated.
第3に両集積回路基板(2)(3)として金属基板を用
いることにより、その放熱効果をプリント基板に比べて
大幅に向上でき、より実装密度の向上に寄与できる。ま
た導電路(4)として銅箔(11)を用いることにより、
導電路(4)の抵抗値を導電ペーストより大幅に低減で
き、実装される回路をプリント基板と同等以上に拡張で
きる。Thirdly, by using a metal substrate as both the integrated circuit boards (2) and (3), the heat radiation effect thereof can be significantly improved as compared with the printed circuit board, which can contribute to further improvement of the mounting density. Moreover, by using the copper foil (11) as the conductive path (4),
The resistance value of the conductive path (4) can be significantly reduced as compared with the conductive paste, and the mounted circuit can be expanded to a level equal to or greater than that of the printed circuit board.
第4にEPマイコンチップ(6)と接続される周辺回路素
子(8)はケース材(5)と両集積回路基板(2)
(3)とで形成される封止空間(14)にダイ形状あるい
はチップ形状で組み込まれるので、従来のプリント基板
の様に樹脂モールドしたものに比較して極めて占有面積
が小さくなり、実装密度の大幅に向上できる利点を有す
る。Fourthly, the peripheral circuit element (8) connected to the EP microcomputer chip (6) is a case material (5) and both integrated circuit boards (2).
Since it is incorporated in the sealing space (14) formed by (3) in a die shape or a chip shape, it occupies a much smaller area than a resin-molded one such as a conventional printed circuit board, and the mounting density is reduced. It has the advantage that it can be greatly improved.
第5にケース材(5)と両集積回路基板(2)(3)の
周端を実質的に一致させることにより、両集積回路基板
(2)(3)のほぼ全面を封止空間(14)として利用で
き、実装密度の向上と相まって極めてコンパクトな混成
集積回路装置を実現できる。Fifthly, by substantially matching the peripheral edges of the case material (5) and both integrated circuit boards (2) and (3), almost the entire surfaces of both integrated circuit boards (2) and (3) are sealed. ), And an extremely compact hybrid integrated circuit device can be realized in combination with an improvement in packaging density.
第1図は本実施例を示す斜視図、第2図は第1図のI−
I断面図、第3図は本実施例で用いられる基板を示す断
面図、第4図は本実施例で用いるケース材を示す斜視
図、第5図は本実施例で用いたモータ駆動用インバータ
を示すブロック図、第6図は第5図で示したインバータ
の主回路を示す回路図、第7図は第5図で示したインバ
ータのマイコンを示すブロック図、第8図は第5図で示
したインバータのベースアンプを示す回路図、第9図は
第5図で示したインバータの保護回路を示すブロック
図、第10図は第5図で示したブロック図を基板上に実装
したときの平面図、第11図は第10図に示した基板上にケ
ース材を固着したときの平面図、第12図および第13図は
従来のマイコン実装構造を示す斜視図である。 (1)…混成集積回路装置、(2)(3)…集積回路基
板、(2a)…突出基板、(4)…導電路、(6)…EPマ
イコンチップ、(8)…回路素子、(5)…ケース材、
(21a)…紫外線透過性樹脂、(21b)…紫外線不透過性
樹脂。FIG. 1 is a perspective view showing this embodiment, and FIG. 2 is I- in FIG.
I sectional view, FIG. 3 is a sectional view showing a substrate used in this embodiment, FIG. 4 is a perspective view showing a case member used in this embodiment, and FIG. 5 is a motor drive inverter used in this embodiment. 6 is a circuit diagram showing the main circuit of the inverter shown in FIG. 5, FIG. 7 is a block diagram showing a microcomputer of the inverter shown in FIG. 5, and FIG. 8 is FIG. FIG. 9 is a circuit diagram showing a base amplifier of the inverter shown in FIG. 9, FIG. 9 is a block diagram showing a protection circuit of the inverter shown in FIG. 5, and FIG. 10 is a block diagram showing the block diagram shown in FIG. A plan view, FIG. 11 is a plan view when a case member is fixed on the substrate shown in FIG. 10, and FIGS. 12 and 13 are perspective views showing a conventional microcomputer mounting structure. (1) ... Hybrid integrated circuit device, (2) (3) ... Integrated circuit board, (2a) ... Projection substrate, (4) ... Conductive path, (6) ... EP microcomputer chip, (8) ... Circuit element, ( 5) ... Case material,
(21a) ... UV transparent resin, (21b) ... UV impermeable resin.
Claims (6)
と 前記基板の対向する主面に形成された所望のパターンを
有する導電路と 前記導電路に接続され且つ所望のプログラム・データを
内蔵したEPROM内蔵マイクロコンピュータチップと 前記EPROM内蔵マイクロコンピュータチップの前記デー
タが供給され且つ前記基板上の導電路と接続されたその
周辺回路素子と 前記基板に一体化されたケース材とを具備し、 前記ケース材より突出した一方の前記基板上の前記導電
路に前記マイクロコンピュータチップを固着し、前記EP
ROM内蔵マイクロコンピュータチップの電極と所望の前
記導電路をボンディングワイヤで接続し前記EPROM内蔵
マイクロコンピュータチップおよび前記ボンディングワ
イヤを樹脂で封止し、前記両基板と前記ケースで形成さ
れた封止空間に前記周辺回路素子を配置したことを特徴
とする混成集積回路装置。1. Two integrated circuit substrates arranged to face each other, a conductive path having a desired pattern formed on the main surfaces of the substrate facing each other, and desired program data connected to the conductive path. A microcomputer chip with a built-in EPROM, a peripheral circuit element to which the data of the microcomputer chip with a built-in EPROM is supplied and which is connected to a conductive path on the substrate, and a case member integrated with the substrate. , The microcomputer chip is fixed to the conductive path on the one substrate protruding from the case member, and the EP
The electrodes of the microcomputer chip with built-in ROM and the desired conductive paths are connected with a bonding wire, and the microcomputer chip with the built-in EPROM and the bonding wire are sealed with a resin, and the sealed space is formed by the both substrates and the case. A hybrid integrated circuit device in which the peripheral circuit element is arranged.
属基板を用いたことを特徴とする請求項1記載の混成集
積回路装置。2. The hybrid integrated circuit device according to claim 1, wherein a metal substrate whose surface is insulated is used as the integrated circuit substrate.
とする請求項1記載の混成集積回路装置。3. The hybrid integrated circuit device according to claim 1, wherein a copper foil is used as the conductive path.
プコンデンサーを用いていることを特徴とする請求項1
記載の混成集積回路装置。4. A chip resistor and a chip capacitor are used as the peripheral circuit element.
A hybrid integrated circuit device as described.
部とほぼ一致させたことを特徴とする請求項1記載の混
成集積回路装置。5. The hybrid integrated circuit device according to claim 1, wherein a peripheral edge portion of the case material is substantially aligned with peripheral edge portions of the both substrates.
プを被覆樹脂として紫外線を透過する樹脂を用いたこと
を特徴とする請求項1記載の混成集積回路装置。6. The hybrid integrated circuit device according to claim 1, wherein a resin that transmits ultraviolet rays is used as a coating resin for the microcomputer chip incorporating the EPROM.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2040019A JPH079965B2 (en) | 1990-02-21 | 1990-02-21 | Hybrid integrated circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2040019A JPH079965B2 (en) | 1990-02-21 | 1990-02-21 | Hybrid integrated circuit device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03242965A JPH03242965A (en) | 1991-10-29 |
| JPH079965B2 true JPH079965B2 (en) | 1995-02-01 |
Family
ID=12569195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2040019A Expired - Lifetime JPH079965B2 (en) | 1990-02-21 | 1990-02-21 | Hybrid integrated circuit device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH079965B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008140916A (en) * | 2006-11-30 | 2008-06-19 | Sanyo Electric Co Ltd | Circuit module, and digital broadcast receiver |
-
1990
- 1990-02-21 JP JP2040019A patent/JPH079965B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008140916A (en) * | 2006-11-30 | 2008-06-19 | Sanyo Electric Co Ltd | Circuit module, and digital broadcast receiver |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03242965A (en) | 1991-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0748539B2 (en) | Hybrid integrated circuit device | |
| JPH079965B2 (en) | Hybrid integrated circuit device | |
| JPH0770681B2 (en) | Hybrid integrated circuit device | |
| JPH079964B2 (en) | Hybrid integrated circuit device | |
| JPH079963B2 (en) | Hybrid integrated circuit device | |
| JPH0748538B2 (en) | Hybrid integrated circuit device | |
| JPH03104152A (en) | Hybrid integrated circuit device | |
| JPH03104153A (en) | Hybrid integrated circuit device | |
| JPH0397255A (en) | Hybrid integrated circuit device | |
| JPH0770680B2 (en) | Hybrid integrated circuit device | |
| JPH0770678B2 (en) | Hybrid integrated circuit device | |
| JPH0748540B2 (en) | Hybrid integrated circuit device | |
| JPH0758755B2 (en) | Hybrid integrated circuit device | |
| JPH0748537B2 (en) | Hybrid integrated circuit device | |
| JPH079969B2 (en) | High power hybrid integrated circuit device | |
| JPH03104154A (en) | Hybrid integrated circuit device | |
| JPH0770679B2 (en) | Hybrid integrated circuit device | |
| JPH0748541B2 (en) | Hybrid integrated circuit device | |
| JPH03174756A (en) | Hybrid integrated circuit device | |
| JPH0821674B2 (en) | Hybrid integrated circuit device | |
| JPH0758756B2 (en) | Hybrid integrated circuit device | |
| JPH0397256A (en) | Hybrid integrated circuit device | |
| JPH03174753A (en) | Hybrid integrated circuit device | |
| JPH0371662A (en) | Hybrid integrated circuit device | |
| JPH03174754A (en) | Hybrid integrated circuit device |