「"gate oxidation"」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

To suppress variations in cell characteristics due to widening of a diffusion layer as a bit line in a thermal process at the time of gate oxidation.例文帳に追加

ゲート酸化時の熱工程で、ビット線としての拡散層が広がることによるセル特性のばらつきを抑制することを課題とする。 - 特許庁

To efficiently perform a thick gate oxidation, when plural gate oxide films having different thicknesses are formed by a one-time thermal oxidation treatment.例文帳に追加

厚さを異にする複数のゲート酸化膜を１回の熱酸化処理により形成する際に厚いゲート酸化を効率的に行なう。 - 特許庁

To provide a manufacturing method of a semiconductor device which can suppress adding of charge damages to gate oxidation film, when forming a gate electrode.例文帳に追加

ゲート電極を形成するときにチャージダメージがゲート酸化膜に加わることを抑制できる半導体装置の製造方法を提供する。 - 特許庁

To provide a manufacturing method of an array substrate for a liquid crystal device capable of preventing a defect due to a leak at a gate oxidation film and enhancing yield.例文帳に追加

ゲート酸化膜でのリークによる不良を防止でき、歩留まりを向上できる液晶表示装置用アレイ基板の製造方法を提供する。 - 特許庁

Subsequently, gate oxidation is performed and a gate insulation film 5a is formed on the sidewall of the trench 4 and a gate insulation film 5b thicker than the gate insulation film 5a is formed on the bottom face of the trench 4.例文帳に追加

その後、ゲート酸化を行い、トレンチ４の側壁にゲート絶縁膜５ａを、トレンチ４の底面にゲート絶縁膜５ａより厚いゲート絶縁膜５ｂを形成する。 - 特許庁

A thicker gate oxidation film 30 and a higher supply potential VH are provided on the transistor 28 used for forming a power amplifier 78, a thinner gate oxidation film 60 related to the conventional speedy switching speed and progressed process technology is used for the other use on the same integrated circuit 10, so that the following can be performed.例文帳に追加

電力増幅器７８を形成するために使用されるトランジスタ２８に、より厚いゲート酸化膜３０及びより高い供給電位Ｖ_Hとを設け、従来の速いスイッチング速度及び進歩したプロセス技術に関連したより薄いゲート酸化膜６０を同じ集積回路１０上の別の用途に使用することによって、このことを行うことができる。 - 特許庁

To disclose a single tunnel gate oxidation method for fabricating a NAND memory string where a gate oxide (24) of select transistor and floating gate memory transistor is fabricated in a single oxidation step.例文帳に追加

選択トランジスタと浮遊ゲート・メモリ・トランジスタのゲート酸化物（２４）を単一の酸化工程で製造する、ＮＡＮＤメモリ・ストリングを製造するための単一トンネル・ゲート酸化方法を開示する。 - 特許庁

To provide a single tunnel gate oxidation process for fabricating NAND memory strings in which gate oxide of the selection transistor and floating gate memory transistor is fabricated in a single oxidation step.例文帳に追加

選択トランジスタ及び浮遊ゲート・メモリ・トランジスタのゲート酸化物を１つの酸化工程で製造する、ＮＡＮＤメモリ・ストリングを製造するための単一トンネル・ゲート酸化方法を提供する。 - 特許庁

Therefore, when the silicon oxidation film 6 of the peripheral area, the first gate material 5 and the gate oxidation film 4 are removed by wet etching, the etching solution is prevented from entering between the silicon oxidation film 10 and the semiconductor substrate 1.例文帳に追加

したがって、周辺領域のシリコン窒化膜６、第１のゲート材５、ゲート酸化膜４をウェットエッチングにより除去する際、エッチング溶液がシリコン酸化膜１０と半導体基板１との間に入り込むことを防ぐことができる。 - 特許庁

A silicon oxidation film 7 is deposited on only the side of a silicon nitriding film 6 of a peripheral area, a first gate material 5 and a gate oxidation film 4, and next the silicon oxidation films 6, 7 form a trench 9 as a mask to remove the silicon oxidation film 7.例文帳に追加

周辺領域のシリコン窒化膜６、第１のゲート材５、ゲート酸化膜４の側面上のみにシリコン酸化膜７を堆積し、次いでこのシリコン酸化膜７及びシリコン窒化膜６をマスクとしてトレンチ９を形成し、シリコン酸化膜７を除去する。 - 特許庁

To provide a semiconductor device with use of a carbon silicate substrate having a (000-1) face which is high-quality as compared to (0001) and (11-20) faces, and particularly to provide an SiC semiconductor device having a high-breakdown voltage and a high channel mobility provided by optimizing a heat-treatment process after gate-oxidation.例文帳に追加

（０００１）面や（１１−２０）面よりも優れた（０００−１）面の炭化珪素基板を用いた半導体装置において、ゲート酸化後の熱処理方法を最適化することにより、高耐圧で高チャネル移動度を有するＳｉＣ半導体装置を提供する。 - 特許庁

It is coupled with a chamber 3 for introducing a sample, a gate precleaning chamber 4, a lamp heating or electrical heating gate oxidation furnace 5, a gate deposition furnace 6 by CVD, a physical analysis chamber 7, and a gate electrode deposition furnace 8 by CVD, wherein the physical analysis chamber 7 is coupled with a spectrum analyzer 9.例文帳に追加

サンプル導入用のイントロ室３、ゲート前洗浄室４、ランプ加熱式または電気加熱式のゲート酸化炉５、化学気相蒸着法等によるゲート堆積炉６、物理分析室７、化学気相蒸着等によるゲート電極堆積室８と接続され、上記物理分析室７はスペクトル解析装置９と繋がっている。 - 特許庁

To provide a method of manufacturing a semiconductor device that can prevent buried gate oxidation caused by subsequent processing, can increase a contact area among a bit line contact, storage node contact and substrate, can reduce contact resistance, can reduce GIDL among the bit line contact, storage node contact and the buried gate, and can prevent a failure of a self-aligned contact.例文帳に追加

後続の工程に伴う埋め込みゲートの酸化を防止し、ビットラインコンタクト及びストレージノードコンタクトと基板との間のコンタクト面積を増加させ、コンタクト抵抗を低減し、ビットラインコンタクト及びストレージノードコンタクトと埋め込みゲートとの間のＧＩＤＬを低減し、自己整合コンタクト不良を防止することのできる半導体装置の製造方法を提供すること。 - 特許庁

The GOI evaluation method of the silicon wafer is provided, which determines quality of electric characteristics of a gate oxidation film by at least forming the gate oxide film on the silicon wafer, by performing X-ray diffraction measurement to silicon wafer surface layer part directly under the formed gate oxide film, and whether or not half width of a rocking curve to be obtained by measurement is 0.00110° or less.例文帳に追加

少なくとも、シリコンウェーハ上にゲート酸化膜を形成し、形成されたゲート酸化膜直下のシリコンウェーハ表層部をＸ線回折測定して、測定により得られるロッキングカーブの半値幅が０．００１１０°以下であるか否かにより、ゲート酸化膜の電気的特性の良否判定をするシリコンウェーハのＧＯＩ評価方法を提供する。 - 特許庁

In a semiconductor substrate after STI formation as element isolation, a channel dope step is performed on the memory cell of a memory region before gate oxidation, and wet etching is performed for adjusting an STI step using a hydrofluoric acid containing solution in a state with a resist after a predetermined impurity is completely injected, so that a difference between the STI protruding amounts of the memory region and the logic region becomes approximately equal.例文帳に追加

素子分離としてのＳＴＩ形成後の半導体基板において、メモリ領域のメモリセル部に対するチャネルドープ工程をゲート酸化前に行い、所定の不純物注入完了後にレジスト付きの状態にてフッ酸含有の溶液によりＳＴＩ段差を調整するためウエットエッチングを行い、メモリ領域とロジック領域のＳＴＩ突き出し量の差が同程度になるようにした。 - 特許庁