「"gate region"」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

A silicon carbide semiconductor device comprises channel set regions 7a, 7b partly deepened in a junction depth of a second gate region 7 in a site disposed on a first gate region 3 to a second gate region 7.例文帳に追加

第２ゲート領域７に対し、第１ゲート領域３の上に位置する部位内において、第２ゲート領域７の接合深さを部分的に深くしたチャネル設定領域７ａ、７ｂを備える。 - 特許庁

The n-type impurity region has an impurity concentration higher than that of the channel region and back gate region and receives little influence of diffusion of a p-type impurity from the gate region and back gate region.例文帳に追加

ｎ型不純物領域はチャネル領域およびバックゲート領域より不純物濃度が高く、ゲート領域およびバックゲート領域からのｐ型不純物の拡散の影響をほとんど受けない。 - 特許庁

On an n^--type epitaxial layer 2 and a 1st gate region 3, a channel layer 4 is formed and on the 1st gate region 3, an electric field concentration region 5 and a 2nd gate region 6 are formed.例文帳に追加

ｎ^-型エピ層２及び第１ゲート領域３の上にチャネル層４を形成すると共に、第１ゲート領域３の上に電界集中領域５と第２ゲート領域６とを形成する。 - 特許庁

An n-type channel region 5 is provided under the gate region 2.例文帳に追加

ｎ型のチャネル領域５が、ゲート領域２の下部に設けられる。 - 特許庁

The annealing is carried out with the protective layer on the gate region.例文帳に追加

アニールは、保護層をゲート領域上に載せたままで実施される。 - 特許庁

Furthermore, a plurality of logic gates are arranged in the gate region 5.例文帳に追加

更に、ゲート領域５に配設された複数の論理ゲートを具備する。 - 特許庁

A p^+ gate region 4 is formed at the inner wall section of the trench 3.例文帳に追加

トレンチ３の内壁部にｐ^+ゲート領域４が形成されている。 - 特許庁

A p-type gate region 103 is provided on the n-type channel region 203.例文帳に追加

Ｎ型チャネル領域２０３上にＰ型ゲート領域１０３がある。 - 特許庁

The back gate region 12 is adjacent to the gate electrode 20 partially.例文帳に追加

バックゲート領域１２は、その一部がゲート電極２０に隣接している。 - 特許庁

The memory cell array comprises the first floating gate region 42 having memory cells surrounded by the isolation regions 45, the second floating gate region 48 formed selectively only on the first floating gate region 42, the dielectric layer 51 formed on the second floating gate region 48 and the isolation region 45, and a control gate 52 formed on the dielectric layer 51 provided on the first floating gate region 42.例文帳に追加

メモリセルアレイは、各メモリセルが、アイソレーション領域45により囲まれた第1浮遊ゲート領域42と、第1浮遊ゲート領域42のみに選択的に形成された第2浮遊ゲート領域48と、第2浮遊ゲート領域48及びアイソレーション領域45上に形成された誘電層51と、第1浮遊ゲート領域42上に設けられた誘電体51上に形成された制御ゲート52とを含む。 - 特許庁

Third gate regions 15 are arranged between a first gate region 3 and a second gate region 7, such that they are always from the first and second gate regions 3 and 7.例文帳に追加

第１ゲート領域３と第２ゲート領域７との間に、第１、第２ゲート領域３、７から離間するように第３ゲート領域１５を配置する。 - 特許庁

A gate region 7 is formed on the p-type semiconductor substrate under the channel region 4, and the upper surface of the gate region 7 contacts the undersurface of the channel region 4.例文帳に追加

チャネル領域４下方のｐ型半導体基板に、ゲート領域７を設け、ゲート領域７の上面は、チャネル領域４下面と接触する。 - 特許庁

The semiconductor device can include a first gate region and a second gate region, between which an interface covered by the internal spacer layer is formed.例文帳に追加

半導体デバイスは、内部スペーサ層によって覆われた界面を間に有する第１のゲート領域および第２のゲート領域を含むことができる。 - 特許庁

Each of the gate insulating films is provided between an inner wall of the trench and the gate region.例文帳に追加

ゲート絶縁膜は、トレンチ内壁とゲート領域との間に設けられる。 - 特許庁

The gate electrode GE is formed on the p-type gack gate region BG.例文帳に追加

ゲート電極ＧＥは、ｐ型バックゲート領域ＢＧ上に形成されている。 - 特許庁

A gate region 19 is provided inside the channel region 14.例文帳に追加

また、チャンネル領域１４の内部にゲート領域１９が設けられている。 - 特許庁

A p^+-type gate region 2 is embedded into an SiC substrate 1.例文帳に追加

ｐ^+型ゲート領域２をＳｉＣ基板１の内部に埋め込んだ構造とする。 - 特許庁

The diffusion layer 17 has a gate region 24 provided right below the gate electrode 20 and is provided with a pair of groove portions 25 between the gate region 24 and source electrode and between the gate region 24 and drain electrode 22.例文帳に追加

拡散層１７は、ゲート電極２０の直下に設けられたゲート領域２４を有しており、このゲート領域２４とソース電極２１との間およびゲート領域２４とドレイン電極２２との間に一対の溝部２５が設けられている。 - 特許庁

The gate region 13 of the first semiconductor element 1 and the gate region 23 of the second semiconductor element 2 are commonly connected to a terminal 43 of input Vin.例文帳に追加

さらに、第１の半導体素子１のゲート領域１３と、第２の半導体素子２のゲート領域２３とが共通に、入力Ｖｉｎの端子４３に接続される。 - 特許庁

To provide a lateral semiconductor device that prevents the overheat of a gate region.例文帳に追加

横型の半導体装置において、ゲート領域が過熱されることを抑制する。 - 特許庁

A basic cell and a plurality of logic gates are further disposed in the gate region 12.例文帳に追加

ゲート領域１２にはさらに、基本セルや複数の論理ゲートが配置されている。 - 特許庁

An n^+ region is used for a contact region between a p gate region and a gate electrode.例文帳に追加

ｐゲート領域とゲート電極との間のコンタクト領域にｎ^＋領域を用いる。 - 特許庁

The second conductive gate region 18 is formed in a depth direction across the channel region.例文帳に追加

第２導電型のゲート領域は、チャネル領域を挟んで深さ方向に形成される。 - 特許庁

A floating gate 15b formed on the control gate region 9b through the silicon oxide film 11 spreads partially above a tunnel oxide film 13a on the control gate region 9a.例文帳に追加

コントロールゲート領域９ｂ上にシリコン酸化膜１１を介して形成されたフローティングゲート１５ｂの一部はコントロールゲート領域９ａ上のトンネル酸化膜１３ａ上に延伸している。 - 特許庁

A floating gate 15a formed on a control gate region 9a through a silicon oxide film 11 spreads partially above a tunnel oxide film 13b on a control gate region 9b.例文帳に追加

コントロールゲート領域９ａ上にシリコン酸化膜１１を介して形成されたフローティングゲート１５ａの一部はコントロールゲート領域９ｂ上のトンネル酸化膜１３ｂ上に延伸している。 - 特許庁

A second gate electrode 17 between a source region 12 and a gate region 14 and another second gate electrode 17 between a drain region 13 and the gate region 14 cover offset regions 16.例文帳に追加

ソース領域１２・ゲート領域１４間の第２のゲート電極１７、及びドレイン領域１３・ゲート領域１４間の第２のゲート電極１７は、オフセット領域１６を覆っている。 - 特許庁

A semiconductor transistor is formed on a substrate which has an activated source region, drain region, gate region, channel formed between the source region and the drain region and arranged under the gate region, and a high dielectric constant material which is not thermally deteriorated and formed in at least a part of the gate region.例文帳に追加

活性化されたソース領域、ドレン領域、ゲート領域、およびソース領域とドレン領域の間にあり、ゲート領域の下にあるチャネルを備え、ゲート領域の少なくとも一部分が熱的に劣化しない高誘電率材料を備える、基板上の半導体トランジスタに関する。 - 特許庁

The method for forming the memory cell array comprises the step of forming a first floating gate region 42 between isolation regions 45 in a semiconductor substrate, the step of selectively forming a second floating gate region 48 only on the first floating gate region 42, the step of forming a dielectric layer 51 on at least the second floating gate region 48, and the step of forming a control gate layer 52 on the dielectric layer 51.例文帳に追加

アレイの形成方法は、半導体基板内のアイソレーション領域45間に、第1浮遊ゲート領域42を形成するステップと、第1浮遊ゲート領域42上のみに、第2浮遊ゲート領域48を選択的に形成するステップと、少なくとも第2浮遊ゲート領域48上に誘電層51を形成するステップと、誘電層51上に制御ゲート層52を形成するステップとを含む。 - 特許庁

When applying a high voltage to the control gate region 9a and a low voltage to the control gate region 9b, electrons are injected into the floating gate 15a from a part extended on the control gate region 9b via the tunnel oxide film 13b and electrons are drawn out from a part extended on the control gate region 9a via the tunnel oxide film 13a in the floating gate 15b.例文帳に追加

コントロールゲート領域９ａに高電圧、コントロールゲート領域９ｂに低電圧を印加した場合、フローティングゲート９ａにはコントロールゲート領域９ｂ上に延伸する部分からトンネル酸化膜１３ｂを介して電子が注入され、フローティングゲート９ｂにはコントロールゲート領域９ａ上に延伸する部分からトンネル酸化膜１３ａを介して電子が引き抜かれる。 - 特許庁

The n-channel region 14a is sandwiched with a trench gate region 18 coated with an insulating film 16.例文帳に追加

ｎチャネル領域１４ａは絶縁膜１６で被覆されたトレンチゲート領域１８で挟まれる。 - 特許庁

The back gate region BG forms p-n junction with the epitaxial layer EP, and is a second conductivity type one.例文帳に追加

バックゲート領域ＢＧはエピタキシャル層ＥＰとｐｎ接合を構成し、第２導電型である。 - 特許庁

Further, the narrowest section of a channel 14 is made deeper than the half depth of the junction of the p-type gate region 13.例文帳に追加

また、チャネル１４の最狭部をｐ型ゲート領域１３の接合の１／２よりも深くする。 - 特許庁

A first field-effect transistor gate region 265 is formed on the first device region.例文帳に追加

第１の電界効果トランジスタゲート領域２６５が、第１のデバイス領域上に形成される。 - 特許庁

On the both sides of the gate region 66, a source region 68 composed of an n-region and a drain region 70 are formed and a channel region 72 composed of an n-region is formed below the gate region 66.例文帳に追加

ゲート領域６６の両側には、ｎ^+領域からなるソース領域６８、ドレイン領域７０が形成され、ゲート領域６６の下方がｎ領域からなるチャネル領域７２となっている。 - 特許庁

The semiconductor device includes a semiconductor substrate including an active region and a gate region, and a gate channel formed in a portion of the active region that overlaps the gate region.例文帳に追加

以上のようにして製造された半導体素子は活性領域とゲート領域を含む半導体基板と、ゲート領域と重畳する活性領域の一部に形成されたゲートチャンネルとを含む。 - 特許庁

The n^+ source region SR is formed on a principal surface 12 in the p-type back gate region BG.例文帳に追加

ｎ^+ソース領域ＳＲは、ｐ型バックゲート領域ＢＧ内の主表面１２に形成されている。 - 特許庁

An n^++ source region 3 and drain region 4 are provided with a p^+ gate region 2 in-between.例文帳に追加

ｎ^＋＋型のソース領域３及びドレイン領域４が、ｐ^＋型のゲート領域２を挟んで設けられる。 - 特許庁

A P type diffusion layer 5 used as a back gate region is formed on the epitaxial layer 2.例文帳に追加

エピタキシャル層２には、バックゲート領域として用いられるＰ型の拡散層５が形成されている。 - 特許庁

When writing redundancy, the redundancy sub bit line RSB and a main bit line MBL are coupled in a select gate region SGA2 and when reading the redundancy, the redundancy sub bit line RSB and the redundancy bit line RBL are coupled in the redundancy gate region RGA of the same layout as the layout of the select gate region SGA.例文帳に追加

冗長書込時には、セレクトゲート領域ＳＧＡ２にて、冗長サブビット線ＲＳＢとメインビット線ＭＢＬとが結合され、冗長読出時には、セレクトゲート領域ＳＧＡと同レイアウトの冗長ゲート領域ＲＧＡにて、冗長サブビット線ＲＳＢと冗長ビット線ＲＢＬとが結合される。 - 特許庁

After that, the gate region of a memory transistor 16 is formed, so as to be along the side face and the bottom face of the trench 9.例文帳に追加

その後、メモリトランジスタ１６のゲート領域をトレンチ９の側面，底面に沿うように形成する。 - 特許庁

A gate is located at each side of a silicon film which is about 80 nm or below in vertical thickness and positioned in a gate region.例文帳に追加

ゲートは、ゲート領域に位置する垂直厚約８０ｎｍ以下のシリコン膜の両側にある。 - 特許庁

There is provided a semiconductor circuit comprising: a gate region shared between a first transistor and a second transistor; a gate insulating film arranged so as to contact the gate region; and a semiconductor layer arranged so as to contact the gate insulating film.例文帳に追加

半導体回路は、第１および第２のトランジスタで共有されるゲート領域と、ゲート領域に接するように配置されるゲート絶縁膜と、ゲート絶縁膜に接するように配置される半導体層と、を備える。 - 特許庁

Accordingly, the thermal conditions becomes close each other in a gate region and a non-gate region, and it becomes possible to optimize the process conditions for laser annealing, covering both regions, consequently this thin film transistor can materialize the magnification of the crystal size.例文帳に追加

従って、ゲート領域と非ゲート領域とで熱的な条件が近くなり、両領域に亘ってレーザアニールのプロセス条件を最適化することが可能となり、結果として結晶サイズの拡大化を実現できる。 - 特許庁

In the gate region deriving the gate conductor 30 to the surface of the substrate, the inside of the gate region trench 22 is completely filled with the gate conductor 30.例文帳に追加

ＭＯＳＦＥＴとして電流を駆動する活性領域では、活性領域トレンチ内にゲート導電体および柱状ドレイン電極を設け、ドレイン電極とゲート導電体とのオーバーラップ容量を小さくする。 - 特許庁

Also, a parasitic resistance is reduced in the back gate region, and the operation breakdown voltage is improved in the MOS transistor.例文帳に追加

その一方で、バックゲート領域での寄生抵抗が低減し、ＭＯＳトランジスタの動作耐圧が向上する。 - 特許庁