「Subtraction」に関連した英語例文の一覧と使い方(13ページ目) - Weblio英語例文検索

The frequency multiplication mixing means 11 performs addition and subtraction on n-times the signal LO and a signal RF, and outputs an obtained value as an intermediate frequency signal IF.例文帳に追加

周波数てい倍混合手段１１は、信号ＬＯのｎ倍と信号ＲＦとを加算・減算し、中間周波数信号ＩＦとして出力する。 - 特許庁

When a remainder is left when the subtraction is performed, the next or the third AT activation preparation period (J) is determined in advance, until no remainder is left.例文帳に追加

減算したときに余りが生じる場合には、この余りが無くなるまで、次回、次々回のＡＴ発動準備期間（Ｊ）を事前に決定する。 - 特許庁

A linear noise component subtraction block 15 subtracts the linear noise component, which is extracted by the linear noise component extraction block 14, from the input image.例文帳に追加

ライン状ノイズ成分減算ブロック15により、入力画像からライン状ノイズ成分抽出ブロック14で抽出されたライン状ノイズ成分を減算する。 - 特許庁

In a third step, in accordance with a result of the comparison in the second step, contents of subtraction processing using the data of the main image and the data of the dark image are modified.例文帳に追加

第３ステップでは、第２ステップでの比較結果に応じて、本画像のデータおよび暗黒画像のデータを用いた減算処理の内容を変更する。 - 特許庁

The interference generation unit 15 generates an interference signal based on the interference coefficient, and an interference subtraction unit 13 subtracts the interference signal from a desired signal.例文帳に追加

干渉生成部１５で干渉係数に基づいて干渉信号を生成し、干渉減算部１３で希望信号から干渉信号を減算する。 - 特許庁

A subtraction unit 14 subtracts an output signal x'_n of the inverse fast Fourier transform unit 13 from the input signal x_n to make the low-power signal remain.例文帳に追加

減算部１４により、入力信号ｘ_nから逆高速フーリエ変換部１３の出力信号ｘ'_nを減算して小さな電力の信号を残す。 - 特許庁

A difference component generating unit 54 generates a difference component S with a localization component reduced at a specific position, by subtraction between the acoustic signal SIN_L and the acoustic signal SIN_R.例文帳に追加

差成分生成部５４は、特定位置の定位成分を抑圧した差成分Ｓを音響信号ＳIN_Lと音響信号ＳIN_Rとの間の減算で生成する。 - 特許庁

BINARY CARRY ARITHMETIC CIRCUIT, HALF ADDITION CIRCUIT AND INCREMENTER USING THE SAME, BINARY BORROW ARITHMETIC CIRCUIT, HALF SUBTRACTION CIRCUIT AND DECREMENTER USING THE SAME例文帳に追加

２進キャリー演算回路並びにこれを用いた半加算回路及びインクリメンタ、２進ボロー演算回路並びにこれを用いた半減算回路及びデクリメンタ - 特許庁

A count value CSABS corresponding to SOx absorption amount is calculated by integrating the additional value SABS and the subtraction value SDES (S61, S62).例文帳に追加

加算値ＳＡＢＳ及び減算値ＳＤＥＳを積算することにより、ＳＯｘ吸収量に対応するカウント値ＣＳＡＢＳを算出する（Ｓ６１，Ｓ６２）。 - 特許庁

A delay part 14 delays the subtraction result for 1 sampling time and outputs the signal towards the addition part 11 as the feedback signal.例文帳に追加

遅延部１４は、上記減算結果を１サンプリング時間遅延させ、この信号を上記フィードバック信号として、上記加算部１１に向けて出力する。 - 特許庁

The main control CPU subtracts the total number of prize balls for every time of inputting the prize ball signal and displays the value after the subtraction on a prize ball residual number display device.例文帳に追加

主制御用ＣＰＵは、賞球信号を入力する毎に賞球総数を減算し、その減算後の値を賞球残数表示装置に表示させる。 - 特許庁

The load current detection signal and the load voltage detection signal are supplied to a subtraction circuit 18 and a difference signal representing difference between the both is generated.例文帳に追加

負荷電流検出信号と負荷電圧検出信号とが減算回路１８に供給され、両者の差を表す差信号が生成される。 - 特許庁

A value (initial value '0') set to a holding means 2 and the addition value C1 are added and the said subtraction value C2 is subtracted from the added result.例文帳に追加

保持手段２（初期値０）に設定された値と上記加算値Ｃ１を加算するとともに、その加算結果から上記減算値Ｃ２を減算する。 - 特許庁

A subtraction portion 21 in a signal processing unit 20 outputs a differential signal S_OUT between output signals S_OUT1 and S_OUT2 of the sound pickup portions 17 and 18, respectively.例文帳に追加

信号処理部２０内の減算部２１は、収音部１７および１８の出力信号Ｓ_OUT１およびＳ_OUT２の差分信号Ｓ_OUTを出力する。 - 特許庁

The position data of the height direction of each imaged data undergoing the subtraction processing is arranged in the imaging order based on predetermined color tone reference, thereby preparing an image for inspection.例文帳に追加

また、減算処理された各撮像データの高さ方向の位置データを所定の色調基準に基づき撮像順に並べて検査用画像を作成する。 - 特許庁

Thereafter, for each row, a value obtained by subtraction between the two noise signals is output by a differential amplifier 17, and stored in a line memory of a succeeding stage as correction data.例文帳に追加

その後、各列毎に、この２つのノイズ信号の減算した値を差動増幅器１７より出力し、補正データとして後段のラインメモリに格納する。 - 特許庁

The subtraction section 56-1 subtracts the output of the switching section 55-1 from voltage value Vb1/target voltage VR1, which is a voltage feedforward compensation term.例文帳に追加

減算部５６−１は、電圧フィードフォワード補償項である電圧値Ｖｂ１／目標電圧ＶＲ１から切替部５５−１の出力を減算する。 - 特許庁

A phase difference between this subtraction signal 41 and a signal point set as the reference is detected via a phase-error detecting circuit 20 as a phase error signal 21.例文帳に追加

この減算信号４１と、基準として設定された信号点との位相差を、位相誤差信号２１として位相誤差検出回路２０により検出する。 - 特許庁

Since a switched capacitor circuit is used to perform subtraction and amplification of a reset voltage from an optical signal by several clock cycles, they are performed quickly.例文帳に追加

光信号からのリセット電圧の引き算と増幅を、スイッチトキャパシタ回路を使って、数クロックサイクルに分けて行うようにしたため、高速に行うようにした。 - 特許庁

To provide an information processor for performing plural kinds of arithmetic operations such as multiplication, addition, and subtraction, and for improving the arithmetic speed.例文帳に追加

乗算、加算、減算などの複数種類の演算を行うことができるとともに、その演算速度を向上させた情報処理装置を提供する。 - 特許庁

The measurement part 11 measures the range of pixel values of a difference image signal DS1 obtained by subtraction of input image signals S1 and S2.例文帳に追加

計測部１１は、入力画像信号Ｓ１及びＳ２を減算処理することにより得られる差分画像信号ＤＳ１の画素値の変化幅を計測する。 - 特許庁

A subtracting part 206 outputs sign bits in signals obtained by the subtraction using both absolute values of F signals and Q' signals as bits of 3N+2.例文帳に追加

減算部２０６は、Ｉ’信号の絶対値とＱ’信号の絶対値とを用いた減算により得られた信号の符号ビットを、ビット３Ｎ＋２として出力する。 - 特許庁

To provide a calculation dice and a calculation dice set which can be used not only for addition, subtraction, multiplication and division but also for differentiation and integration.例文帳に追加

足し算、引き算、掛け算、割り算に使用できるだけでなく、微分や積分の計算にも利用できる計算用サイコロおよび計算用サイコロセットを提供する。 - 特許庁

The subtraction output is outputted as an image signal after the NR process from a terminal 512 and stored in the memory 8 through a terminal 504.例文帳に追加

この減算出力はＮＲ処理された画像信号として端子５１２から出力されると共に、端子５０４からメモリ８に格納される。 - 特許庁

Then, the server 4 generates a subtraction instruction, transmits the substraction instruction to the electronic money card 9, and subtracts a value stored on the electronic money card 9 by the amount for the settlement of accounts.例文帳に追加

そして、減算命令を生成して電子マネーカード９に送信し、電子マネーカード９が記憶しているバリューを決済金額分だけ減算させる。 - 特許庁

Then, the CPU 21 and the random number generator 25 determine a subtraction value by a lottery whenever the special game state is generated in the high probability mode.例文帳に追加

さらに、ＣＰＵ２１と乱数発生器２５は、高確率モード中に特別遊技状態が発生する毎に減算値を抽選により決定する。 - 特許庁

As the result of this subtraction, when there is a periodic difference of a prescribed threshold value or more in the vertical direction, the signal processing circuit 8 determines the image is affected by a flicker.例文帳に追加

この減算処理の結果、垂直方向に周期性をもって所定の閾値以上の差がある場合、フリッカによる影響があると判定する。 - 特許庁

When addition/subtraction buttons 29, 30 are depressed to adjust the number of prints and a determination button 31 is depressed, number of print data denoting the number of prints are input.例文帳に追加

加算／減算ボタン２９、３０を押圧してプリント枚数を調節し、決定ボタン３１を押圧すると、プリント枚数の枚数データが入力される。 - 特許庁

Then, a subtraction circuit 115 subtracts the AGC correction value of each branch from the common gain power value and outputs the AGC correction value to the circuit 103 as the AGC gain of each branch.例文帳に追加

そして、減算回路115が、各ブランチのＡＧＣ補正値を共通ゲイン電力値より減じて、各ブランチのＡＧＣゲインとしてＡＧＣ回路103に出力する。 - 特許庁

To provide a flow measuring instrument of high flow measuring precision, by measuring an offset amount, and by subtraction-canceling it in flow measurement thereinafter.例文帳に追加

オフセット量を測定し、それ以降の流量計測から減算キャンセルすることにより流量計測精度の高い流量計測装置を提供する。 - 特許庁

The absolute value obtained by this subtraction (ΔV1=|V2-V1|) is calculated as an amount of change of the output values to compare the amount of change with the integrated allowable value.例文帳に追加

この減算された値の絶対値（ΔＶ１＝｜Ｖ２−Ｖ１｜）を同出力値の変化量として算出し、同変化量を積算許容値と比較する。 - 特許庁

Thus, the high speed addition/subtraction device in which carry transmission logic and carry generation logic are not necessary to be generated after latching, and the number of transistors is small is provided.例文帳に追加

このため、ラッチ後に桁上げ伝搬論理、桁上げ生成論理を生成する必要がなく高速でトランジスタ数の少ない加減算装置を構成できる。 - 特許庁

The bits of an order lower than the n-th bit are replaced with a specified value for not making the n-th bit be influenced by an addition/ subtraction processing to the LSB.例文帳に追加

そのｎビット目より下位のビットは、ＬＳＢに対する加減算処理によってｎビット目が影響を受けないような特定の値で置換する。 - 特許庁

When the simultaneity is secured, 0-th to second bits storing the timing code in integrated data are cancelled by subtraction, all the bits turns into '0' and a carrier flag is not flagged.例文帳に追加

計測データが得られると、そのときのタイミングコードが計測データの上位３ビットに格納され、タイミングコードと計測データとが一体に関係付けられる。 - 特許庁

To delete an unnecessary part in an excellent way by means of subtraction processing and excellently extracts a required part in an X-ray diagnostic device.例文帳に追加

本発明の目的は、Ｘ線診断装置において、サブトラクションにより不要な部分を良好に消し、必要な部分を良好に抽出することにある。 - 特許庁

To shorten a processing time required for deciding a direction of subtraction and to restrain a reduction in the compression rate of image data encoded using an in-truck prediction.例文帳に追加

減算方向の決定にかかる処理時間を短縮し、しかもイントラ予測を使って符号化された画像データの圧縮率低下を抑える。 - 特許庁

A low frequency component is removed from the transmitted read data by a subtraction part 161, and sharpness emphasizing processing is performed to the data by a sharpness emphasis part 168.例文帳に追加

透過読み取りデータは、減算部１６１により低周波成分が除去され、シャープネス強調部１６８によりシャープネス強調処理が施される。 - 特許庁

METHOD AND APPARATUS FOR IMAGINARY SUBTRACTION OF STOOL FROM ANALYSIS BASED ON ALIGNMENT OF SCANNING AT TIME OF LYING DOWN ON ONE'S FACE AND SCANNING AT TIME OF LYING ON ONE'S BACK OF COLON AND SHAPE例文帳に追加

結腸の伏臥時走査及び仰臥時走査の位置合わせ及び形状に基づく解析からの便の仮想的減算の方法及び装置 - 特許庁

Also, a subtraction processing result is displayed, making it possible to know how many pieces can be printed afterwards or how many of the individual pieces of the label are already printed.例文帳に追加

減算処理結果が表示されることで、これから何枚印字できるか、あるいは既にラベル個体を何枚印字したかを知ることができる。 - 特許庁

After the alignment, the subtraction processing is applied to the soft picture data S1T, S2T to obtain difference data Ss denoting a secular change of a soft organization of the object.例文帳に追加

位置合わせ後、軟部画像データＳ１Ｔ、Ｓ２Ｔの減算処理を行い、被写体の軟部組織の経時変化を示す差分データＳｓを求める。 - 特許庁

An address register value (A) 20, an addition/sub-traction offset (C) 18, a buffer area lower limit value(LB) 14, a buffer area upper limit value (LE) 12, and an addition/subtraction control signal (A/S) 16 are set up.例文帳に追加

アドレスレジスタ値Ａ、加減算オフセットＣ、バッファ領域下限値ＬＢ、バッファ領域上限値ＬＥ、加減算コントロール信号Ａ／Ｓを設定する。 - 特許庁

A result of subtraction of the number of the prize balls not yet put out (the total number of the prize balls -1) is informed on the display unit 22 whenever a single prize ball is put out.例文帳に追加

そして、１個の賞球が払い出される毎に未払出し個数の減算結果（賞球総数−１）を表示ユニット２２上に報知させる。 - 特許庁

To reduce position deviation artifacts due to the body movement of a subject that are generated when performing subtraction processing between images before and after contrast medium injection.例文帳に追加

造影剤注入前後の画像間でサブトラクション処理を行う際に生じる、被検体の体動に起因する位置ずれアーチファクトを軽減する。 - 特許庁

In an RT state, when winning a cherry corresponding to the stored selection information, an avoidance operation is notified of without any subtraction of navigation points.例文帳に追加

そして、ＲＴ状態では、記憶された選択情報と対応するチェリーに当選した場合、ナビポイントが減算されることなく回避操作が報知される。 - 特許庁

To provide a data arithmetic processor suitable for simplifying an arithmetic processing when performing addition or subtraction by a block floating system.例文帳に追加

ブロックフローティング方式により加算または減算を行う場合において、演算処理の簡素化を図るのに好適なデータ演算処理装置を提供する。 - 特許庁