A/Pを含む例文一覧と使い方
該当件数 : 7181件
This means that, since a p+ type 4H-SiC anode layer 12 likened to a p-type substrate is fabricated by epitaxial growth, its crystal growth speed is slower than for a p-type substrate fabricated by bulk growth, so that excellent crystal quality is obtained even when the concentration of aluminum which is a p-type dopant is increased.例文帳に追加
つまり、ｐ型基板に見立てるｐ＋型４Ｈ-ＳｉＣアノード層１２は、エピタキシャル成長により作製するから、バルク成長で作製されるｐ型基板に比べて結晶成長速度が遅く、ｐ型ドーパントであるアルミニウムの濃度を上げても、結晶品質が良くなる。 - 特許庁
When discriminating that a P siren performance is won by the drawing, a P siren winning flag is set, and pattern variation is started after setting is completed.例文帳に追加
抽選によりＰサイレン演出に当選したと判別した場合、Ｐサイレン当選フラグをセットし、セット完了後、図柄変動を開始する。 - 特許庁
A p^+-type semiconductor region 17 is formed in a semiconductor substrate 11 by introducing a p-type impurity into the substrate 11 from one main surface SA of the substrate 11.例文帳に追加
半導体基体１１の一方の主面ＳＡからＰ型不純物を導入し、Ｐ^＋型半導体領域１７を形成する。 - 特許庁
On the surface of an N type layer 22, a P+ type layer 26 is formed.例文帳に追加
Ｎ型層２２の表面にはＰ＋型層２６が形成されている。 - 特許庁
A p type polysilicon embedded layer 17 is formed in the insulating film.例文帳に追加
絶縁膜内にｐ型の多結晶シリコン埋込層１７を形成する。 - 特許庁
The semiconductor laser 1 is comprised of an n-type DBR layer 12, an n-type clad layer 13, an active layer 14 having a light emitting area 14A, a p-type clad layer 15, a p-type DBR layer 16, and a p-type contact layer 17.例文帳に追加
半導体レーザ１は、ｎ型ＤＢＲ層１２、ｎ型クラッド層１３、発光領域１４Ａを有する活性層１４、ｐ型クラッド層１５、ｐ型ＤＢＲ層１６およびｐ型コンタクト層１７とを有する。 - 特許庁
Rh layers 27A are provided in a lattice pattern on a surface of a p-type GaN contact layer, so that a p-type GaN contact layer 25 and a p-side multilayer electrode 27 make ohmic contact to each other with an excellent bonding property.例文帳に追加
ｐ型ＧａＮコンタクト層２５の表面にＲｈ層２７Ａを格子状に設けることで、ｐ型ＧａＮコンタクト層２５とのｐ側多層電極２７とがオーミック接触し、良好な接合性が得られる。 - 特許庁
Then, a p-GaP current diffusion layer 105 is laminated on the substrate.例文帳に追加
そして、基板上にｐ-ＧaＰ電流拡散層１０５を積層する。 - 特許庁
A p-type gate region 103 is provided on the n-type channel region 203.例文帳に追加
Ｎ型チャネル領域２０３上にＰ型ゲート領域１０３がある。 - 特許庁
A p-type impurity is embedded in the groove by a selective epitaxial growth, to form a p-type epitaxial layer and then the oxide film is removed.例文帳に追加
そして、選択エピタキシャル成長によって溝部分にｐ型不純物を埋め込み、ｐ型エピタキシャル層を形成し酸化膜を除去する。 - 特許庁
A 1st double correlator 74 generates a correlation Pe in which a p sample is early and a correlation P1 in which a p sample is late about a synchronizing burst slot.例文帳に追加
第１の二重相関器７４は、同期化バースト・スロットに関してｐサンプルの早い相関Ｐｅ及び遅い相関Ｐｌを発生する。 - 特許庁
A GaN buffer layer 2, an n-type GaN layer 3, an n-type AlGaInN cladding layer 4, a GaN active layer 5, a p-type AlGaInN cladding layer 6, and a p-type GaN layer 7 are sequentially deposited on a sapphire substrate 1 in this order.例文帳に追加
サファイア基板１上にGaNバッファ層２、n-GaN層３、n-AlGaInNクラッド層４、GaN活性層５、p-AlGaInNクラッド層６、p-GaN層７を順次堆積する。 - 特許庁
A P-type semiconductor region 106 is disposed in the active region 115.例文帳に追加
活性領域１１５にＰ型半導体領域１０６が配される。 - 特許庁
A P-type well region 2 is formed on the surface of an N-type Si substrate 1.例文帳に追加
n型Si基板1の表面に、p型ウェル領域2が形成されている。 - 特許庁
A p-side electrode 114 is formed over a p^+-GaAs contact layer 113 having a doping concentration of ≥1×10^18 cm^-3 and a p-AlGaAs second upper cladding layer 109 having a doping concentration of ≤1×10^17 cm^-3.例文帳に追加
ドーピング濃度が１×１０^18ｃｍ^-3以上のｐ^+-ＧaＡsコンタクト層１１３上およびドーピング濃度が１×１０^17ｃｍ^-3以下のｐ-ＡlＧaＡs第２上クラッド層１０９上にｐ側電極１１４を形成する。 - 特許庁
The MOSFET region 10 includes a p+ type diffusion region 5 provided in a p type base region 3 and having a first impurity concentration.例文帳に追加
ＭＯＳＦＥＴ領域１０は、ｐ型ベース領域３に設けられ第１の不純物濃度を有するｐ＋型拡散領域５を備える。 - 特許庁
A p+-type diffused layer 21 provided at the upper part of a semiconductor substrate 11.例文帳に追加
半導体基板１１の上部にｐ^+ 型の拡散層２１を設ける。 - 特許庁
The front surface semiconductor region 154 includes a p-type impurity.例文帳に追加
表面部半導体領域１５４は、ｐ型の不純物を含んでいる。 - 特許庁
According to an embodiment, a semiconductor light-emitting device comprises a semiconductor layer, a p-side electrode, an n-side electrode, an insulating film, a p-side contact, an n-side contact, a p-side wiring layer, and an n-side wiring layer.例文帳に追加
実施形態によれば、半導体発光装置は、半導体層と、ｐ側電極と、ｎ側電極と、絶縁膜と、ｐ側コンタクト部と、ｎ側コンタクト部と、ｐ側配線層と、ｎ側配線層とを備えている。 - 特許庁
The VCSEL 20 has a P-type contact and an N-type contact on the same surface.例文帳に追加
ＶＣＳＥＬは、同一面にｐ型とｎ型のコンタクトを有する。 - 特許庁
A plurality of stripe shape grooves 5 are formed at a p-type base layer 4 side which has a p-type emitter layer 3, a n-type base layer 1 and a p-type base layer 4, and an insulated gate electrode 7 is embedded/formed in the groove 5.例文帳に追加
ｐ型エミッタ層３，ｎ型ベース層１，ｐ型ベース層４を持つｐ型ベース層４側に複数のストライプ状の溝５が形成され、この溝５に絶縁ゲート電極７が埋込み形成される。 - 特許庁
The light emitting element 100 includes a first groove 108 formed on a surface on a side of a p-type layer 104 bonded to a p-type electrode 103.例文帳に追加
発光素子１００は、ｐ型層１０４のｐ電極１０３と接合している側の表面に、第１の溝１０８が形成されている。 - 特許庁
A p base layer 5 is arranged on a surface of an n^- drift layer 1.例文帳に追加
ｎ^-ドリフト層１の表面にはｐベース層５が備えられている。 - 特許庁
A semiconductor substrate 10 of a P type, for example, includes a P+type element isolation region 12 adjoining an N--type semiconductor layer 11.例文帳に追加
例えばＰ型の半導体基板１０には、Ｎ−型の半導体層１１と隣接するＰ＋型の素子分離領域１２が形成されている。 - 特許庁
The light emitting element 100 has a p-electrode 103, a p-type layer 104, an active layer 105, and an n-type layer 106 on a ceramic substrate 101.例文帳に追加
発光素子１００は、セラミック基板１０１上にｐ電極１０３、ｐ型層１０４、活性層１０５、ｎ型層１０６を有している。 - 特許庁
In addition, a p-type GaAs contact layer 10 and a p-type electrode 11 are successively formed on the second clad layer 8 and current blocking layers 9.例文帳に追加
第二のクラッド層８上及び電流ブロック層９上にｐ−ＧａＡｓコンタクト層１０、Ｐ型電極１１を順次有している。 - 特許庁
A p-side electrode is electrically connected to the p-type contact layer 14.例文帳に追加
ｐ型コンタクト層１４にはｐ側電極が電気的に接続される。 - 特許庁
The surface of a p-type substrate 1 is formed with varactor elements 13 and 14.例文帳に追加
Ｐ型基板１の表面にバラクタ素子１３及び１４を設ける。 - 特許庁
A P+ base lead out diffusion layer 14 is formed on a substrate of SOI structure.例文帳に追加
SOI構造の基板上にP+ベース引き出し拡散層１４を形成する。 - 特許庁
The semiconductor device has a p-well 13 and an n-well 14 formed on a p-type silicon substrate 11 and bordering an isolation oxide film 12.例文帳に追加
この半導体装置は、ｐ型シリコン基板１１に素子分離酸化膜１２を境界するｐウェル１３およびｎウェル１４を有する。 - 特許庁
The separator 34 separates the incident light into a P-wave and an S-wave.例文帳に追加
偏波分離器３４は入射光をＰ波とＳ波に分離する。 - 特許庁
The p-type back gate region 1 comprises a p-type diffusion region 1a which is relatively shallow and a p-type diffusion region 1b which is relatively deep.例文帳に追加
ｐ型バックゲート領域１は、比較的浅いｐ型拡散領域１ａと比較的深いｐ型拡散領域１ｂとを有している。 - 特許庁
A P-type contact layer 101 and a first electrode layer 113 are formed on a ridge part 120 provided in a P-type clad layer 112.例文帳に追加
ｐ型クラッド層１１２に設けられたリッジ部１２０の上に、ｐ型コンタクト層１０１および第一の電極層１１３を形成する。 - 特許庁
A P-type anode layer 2 is provided above an N^--type drift layer 1.例文帳に追加
Ｎ^−型ドリフト層１上にＰ型アノード層２が設けられている。 - 特許庁
To smoothly perform a shift operation from a P range of a shift lever to the other range.例文帳に追加
シフトレバーのＰレンジから他のレンジへのシフト操作をスムーズに行なう。 - 特許庁
A first region and a second region, which are different in thickness, are installed in a p- epitaxial layer 3a formed on the main face of a p+ silicon substrate 1a.例文帳に追加
ｐ^+ シリコン基板１ａの主表面上に形成されるｐ^- エピタキシャル層３ａに、厚みの異なる第１および第２領域を設ける。 - 特許庁
To form a p-type group III nitride semiconductor on a desired region.例文帳に追加
所望の領域にｐ型のIII 族窒化物半導体を形成すること。 - 特許庁
To provide a new technology for activating a p-type impurity.例文帳に追加
ｐ型不純物を活性化するための新規の技術を提供する。 - 特許庁
Further, in a (p) base region on the bottom of a trench, an n+ source region and a p+ contact region are formed, and a source electrode is connected to an n+ source region and p+ contact region respectively via a source connecting conductor and a p+ connecting conductor.例文帳に追加
また、トレンチ底部のｐベース領域内に、ｎ^+ ソース領域とｐ^+ コンタクト領域とを形成し、ソース電極とｎ^+ ソース領域、ｐ^+ コンタクト領域とをそれぞれソース接続導体、ｐ^+ 接続導体で接続する。 - 特許庁
On the surface of the N^- layer 2, a P layer 4, a P^+ layer 5, and a P^- reduced surface field layer 6 are provided selectively and an N^+ stopper layer 7 is provided on the surface of the N^- layer 2 while spaced apart from the P^- reduced surface field layer 6.例文帳に追加
Ｎ^−層２の表面にはＰ層４、Ｐ^＋層５、Ｐ^−リサーフ層６がそれぞれ選択的に設けられ、Ｐ^−リサーフ層６と離間して、Ｎ^−層２の表面にはＮ^＋ストッパ層７が設けられている。 - 特許庁
To provide a P-concrete trace filling instrument, in which the degree of skill is not required and workability can be improved in the filling works of a P-concrete trace.例文帳に追加
Ｐコン跡の充填作業において、熟練度を要さず、作業性を向上することができるＰコン跡充填具を提供する。 - 特許庁
An n^+-type source/drain region 112, a p^+-type source/drain region 113, a p-type well 114, an n-type well 117, a p^+-diffusion layer 115, and an n^+-diffusion layer 116 are formed on the embedded oxide film 102.例文帳に追加
埋め込み酸化膜１０２上にｎ^+ 型ソース／ドレイン領域１１２，ｐ^+ 型ソース／ドレイン領域１１３，ｐ型ウェル１１４，ｎ型ウェル１１７，ｐ^+ 拡散層１１５，及びｎ^+ 拡散層１１６が形成されている。 - 特許庁
A charge transfer element is constituted of a P-channel enhancement transistor.例文帳に追加
また、電荷転送用素子をＰチャネル型エンハンスメントトランジスタで構成した。 - 特許庁
In an epitaxial layer 12, a p-type embedded layer 13 A of the bottom is embeddedly formed and further a p-type connection layer 13B which connects the p-type embedded layer 13 and a p-type base layer 14 is embeddedly formed.例文帳に追加
エピタキシャル層１２には、底部のｐ型埋め込み層１３Ａが埋め込み形成され、更にｐ型埋め込み層１３とｐ型ベース層１４とを接続するｐ−型接続層１３Ｂが埋め込み形成されている。 - 特許庁
An n-type drift layer 13 and a p-type base layer 15 are formed adjacent on the surface of a p-type semiconductor active layer 11.例文帳に追加
ｐ型の半導体活性層１１の表面にｎ型のドリフト層１３とｐ型のベース層１５とが互いに隣接するように形成される。 - 特許庁
The output thereof is used as an on/off signal for a P-channel FET 6.例文帳に追加
この出力をＰチヤネルＦＥＴ６のオンオフ制御信号とする。 - 特許庁
a junction transistor having an n-type semiconductor between a p-type semiconductor that serves as an emitter and a p-type semiconductor that serves as a collector 例文帳に追加
エミッタとして用いられるP型半導体と集電装置として機能するP型半導体の間のN型半導体を備える接合トランジスタ - 日本語WordNet
An n^- semiconductor layer 3 is formed on a p^- semiconductor substrate 1.例文帳に追加
ｐ^-半導体基板１上にｎ^-半導体層３が形成されている。 - 特許庁
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|