「FIELD-EFFECT TRANSISTOR」に関連した英語例文の一覧と使い方(54ページ目) - Weblio英語例文検索

To prevent a conductive film from remaining on a gate electrode sidewall and to improve the production yield of a semiconductor device including a field-effect transistor where the source and drain regions are piled up with a conductive film.例文帳に追加

ソース領域及びドレイン領域を導電性膜による積上げ型とした電界効果トランジスタを含む半導体装置であって、ゲート電極側壁に上記導電性膜の残りが生ずるのを防止し、歩留りを向上できるものを提供する。 - 特許庁

To provide a semiconductor device with a p-type MISFET (metal insulator semiconductor field effect transistor) and an n-type MISFET having respectively the optimal gate insulating film and gate electrode while not generating poly silicon film residue which becomes the cause of failure.例文帳に追加

それぞれが最適なゲート絶縁膜及びゲート電極を有するｐ型ＭＩＳＦＥＴ及びｎ型ＭＩＳＦＥＴを備え且つ不良の原因となるポリシリコン膜残渣が発生することがない半導体装置を実現できるようにする。 - 特許庁

To provide a method for manufacturing a field effect transistor for reducing distance between a gate electrode and a trench to zero not depending on alignment accuracy and moreover for making narrower an aperture width of the trench not depending on aperture capability of a stepper.例文帳に追加

位置合わせの精度に依存しないでゲート電極とトレンチとの間の距離をゼロにすることができ、さらにステッパーの開口能力に依存しないでトレンチの開口幅を狭くすることの可能な電界効果トランジスタの製造方法を提供する。 - 特許庁

In a field-effect transistor whose gate electrode is insulated from a semiconductor substrate surface, gate air gap is provided at least between a gate electrode surface and the semiconductor substrate surface which is opposite to the gate electrode surface, and the gate air gap is filled with a gas.例文帳に追加

ゲート電極が半導体基板表面と絶縁された電界効果トランジスタにおいて、少なくともゲート電極面と対向する半導体基板表面との間にゲート空隙が存在し、そのゲート空隙が気体で満たされている構成である。 - 特許庁

The semiconductor integrated circuit device is provided with a first protection circuit 30 which has two diodes 31 and 32 and a second protection circuit 40 which has a field-effect transistor 41 and a resistor 49 between a supply voltage line 27 and a reference voltage line 28.例文帳に追加

半導体集積回路装置において、２個のダイオード３１、３２を有する第１の保護回路３０と、電界効果トランジスタ４１と抵抗４９を有する第２の保護回路４０を電源電圧線２７と基準電圧線２８との間に設ける。 - 特許庁

A metal oxide semiconductor field-effect transistor (MOSFET) in a non-volatile memory cell has a source, a drain and a channel region between the source and the drain, and all of them are formed in a substrate of opposite conductivity type to the conductivity type of the source and drain.例文帳に追加

非揮発性メモリセル内の酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）は、ソースと、ドレインと、ソースとドレイン間のチャネル領域とを有し、これら全てがソース及びドレインの導電型と逆導電型の基板内に形成されている。 - 特許庁

As a result, during the off period of the electric field effect transistor 3a, electric charges charged in a capacitor 11a are regenerated in a d-c power supply 1 through a path the capacitor 11a →a reactor 12 a → a switching means 15a for snubber → a d-c power supply 1 → the capacitor 11a.例文帳に追加

これにより、電界効果型トランジスタ３ａのオフ期間にコンデンサ１１ａに充電された電荷を、コンデンサ１１ａ→リアクトル１２ａ→スナバ用スイッチング手段１５ａ→直流電源１→コンデンサ１１ａの経路で直流電源１に回生する。 - 特許庁

This unit pixel has the photodetector for generating a signal charge according to an incident light, and a JFET (junction field effect transistor) which captures the signal charge generated by the photodetector and outputs a pixel signal according to the signal charge.例文帳に追加

この単位画素は、入射光に応じて信号電荷を生成する受光素子と、受光素子で生成された信号電荷を取り込み、信号電荷に応じた画素信号を出力するＪＦＥＴ（接合型電界効果トランジスタ）とを備える。 - 特許庁

Relating to the high-concentration impurity regions 112, 122, 132, and 142, one end contacts to the end of the low-concentration impurity regions 121, 131, and 141, while the other end contacts the impurity region of other elements (field effect transistor, other resistive elements, or the like).例文帳に追加

高濃度不純物領域１１２，１２２，１３２，１４２は、一方の端部が低濃度不純物領域１２１，１３１，１４１の端部に接し、且つ、他方の端部が他の素子（電界効果トランジスタ、他の抵抗素子等）の不純物領域と接する。 - 特許庁

To allow sufficient electric power to be charged in a glow plug by suppressing heat generation of an FET (Field Effect Transistor) for energization in a normal case, and to prevent a failure of the EFT for energization by suppressing instantaneous application of high energy to the FET for energization in a short circuit case.例文帳に追加

正常時には、通電用ＦＥＴの発熱を抑制し、グロープラグに十分な電力を投入可能とし、短絡時には、通電用ＦＥＴに瞬間的に大きなエネルギーが加わってしまうことを抑制し、その故障を防止する。 - 特許庁

A local oscillation amplifier 1 is constituted of a field effect transistor 4, its source is grounded at high frequency by using a capacitor 20, and its gate is connected with a resistor 7, whose one end is grounded and a resistor 8.例文帳に追加

局部発振増幅器１は電界効果型トランジスタ４で構成され、ソースは容量２０で高周波的に接地され、ゲートは一端が接地された抵抗７と抵抗８が接続され、抵抗８の他端は電源供給端子１９に接続される。 - 特許庁

To provide a structure and a manufacturing method without deterioration in reliability and characteristics in an MOS-type field effect transistor, with respect to a semiconductor having a wiring formed in a dual-damascene method.例文帳に追加

デュアルダマシン法により形成された配線を有するＭＯＳ型電界効果トランジスタでは、ゲート電極の上方を窒化膜が覆っていて水分が上方に逃げず、水酸基による半導体基板界面近傍における再結合準位の増大を招く。 - 特許庁

The structure may comprise a substantially cap-free gate 108 and conductive contacts 134 and 170 to a diffusion part 116 adjacent to the cap-free gate, and the conductive contact may include a field effect transistor (FET) borderless to the gate.例文帳に追加

この構造は、実質的に無キャップのゲート１０８と、無キャップのゲートに隣接する拡散部１１６への導電コンタクト１３４，１７０とを備え、導電コンタクトは、ゲートに対しボーダレスである電界効果トランジスタ（ＦＥＴ）を含むことができる。 - 特許庁

To reduce interface level density on an interface between a silicon substrate and a gate insulating film, and to improve the mobility of a carrier on the gate insulating film in a field effect transistor provided with the gate insulating film, consisting of a high dielectric film containing hafnium.例文帳に追加

ハフニウムを含む高誘電体膜からなるゲート絶縁膜を備えた電界効果トランジスタにおいて、シリコン基板とゲート絶縁膜との界面における界面準位密度を低減し、ゲート絶縁膜におけるキャリアの移動度を高めることにある。 - 特許庁

MULTI-INPUT CMOS AMPLIFIER USING INSULATED GATE FIELD EFFECT TRANSISTOR, HIGH-GAIN MULTI-INPUT CMOS AMPLIFIER, HIGHLY STABLE MULTI-INPUT CMOS AMPLIFIER, HIGH-GAIN HIGHLY STABLE MULTI-INPUT CMOS AMPLIFIER, AND MULTI-INPUT CMOS DIFFERENTIAL AMPLIFIER例文帳に追加

絶縁ゲート電界効果トランジスタを用いた多入力ＣＭＯＳ増幅器と、それを用いた高利得多入力ＣＭＯＳ増幅器、高安定多入力ＣＭＯＳ増幅器、高利得高安定多入力ＣＭＯＳ増幅器、多入力ＣＭＯＳ差動増幅器 - 特許庁

To form an oxide semiconductor layer superior in crystallinity to manufacture a transistor having a desired high field-effect mobility while a larger substrate can be used, thereby to achieve the practical application of a large display device, a high-performance semiconductor device, etc.例文帳に追加

基板の大面積化を可能とするとともに、結晶性の優れた酸化物半導体層を形成し、所望の高い電界効果移動度を有するトランジスタを製造可能とし、大型の表示装置や高性能の半導体装置等の実用化を図る。 - 特許庁

In a field effect transistor provided in the first switch, compensation capacitors (Cdb11-Cdb14) for offsetting a parasitic capacity generated when the first switch is in an off state are formed between a drain and a body or between a source and a body.例文帳に追加

第１のスイッチが備える電界効果トランジスタには、第１のスイッチがオフ状態の時に生成される寄生容量を相殺する補償容量（Ｃｄｂ１１〜Ｃｄｂ１４）がドレインとボディとの間、またはソースとボディとの間に形成されている。 - 特許庁

Also, in a field effect transistor provided in the second switch, compensation capacitors (Cdb21-Cdb24) for offsetting a parasitic capacity generated when the second switch is in an off state are formed between a drain and a body or between a source and a body.例文帳に追加

また、第２のスイッチが備える電界効果トランジスタには、第２のスイッチがオフ状態の時に生成される寄生容量を相殺する補償容量（Ｃｄｂ２１〜Ｃｄｂ２４）が、ドレインとボディとの間、またはソースとボディとの間に形成されている。 - 特許庁

To provide a technology capable of reducing harmonic distortion generated at an antenna switch even if particularly, the antenna switch is constituted of a field effect transistor formed on a silicon substrate, from a standpoint of achieving cost reduction of the antenna switch.例文帳に追加

アンテナスイッチのコスト削減を図る観点から、特に、アンテナスイッチをシリコン基板上に形成された電界効果トランジスタから構成する場合であっても、アンテナスイッチで発生する高調波歪みをできるだけ低減できる技術を提供する。 - 特許庁

To improve electric characteristics and device performance by improving an interface characteristic between a high-K dielectric film and a metal gate in a metal oxide semiconductor field effect transistor (MOSFET).例文帳に追加

金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）において、本発明の目的は、ｈｉｇｈ−Ｋ誘電膜と金属ゲートとの間の界面特性を向上させることにより、電気的特性およびデバイス性能を向上させることである。 - 特許庁

To provide a laminated structure for GaInP system high electron mobility field effect transistor, which has uniform mutual conductance and pinch-off voltage, by improving the surface states of a channel layer and an electron supply layer and making the indium composition to be uniform.例文帳に追加

チャネル層、電子供給層の表面状態に改善し、インジウム組成を均一とすることにより、均一な相互コンダクタンスやピンチオフ電圧を有するＧａＩｎＰ系高電子移動度電界効果トランジスタ用途の積層構造体を提供する。 - 特許庁

To provide a probe for probe scanning microscopes, which has a sharp tip and an improved electrical property, and to provide its manufacturing method which includes producing a planar field-effect transistor and forming a conductive carbon nanotube thereon.例文帳に追加

平面型電界効果トランジスタを製作し、その上に導電体の炭素ナノチューブを形成することによって、鋭いチップを形成すると共に電気的特性もまた向上させた探針走査型顕微鏡の探針及びその製造方法を提供する。 - 特許庁

This semiconductor device includes nitrogen in a gate insulation film 205 of an insulated gate field effect transistor formed in a region of width less than 1.5 μm in the length direction of the gate, and in the interface between a semiconductor substrate 201 and the gate insulation film 205.例文帳に追加

この半導体装置は、ゲート長手方向の幅が１.５μｍ以下の領域に形成された絶縁ゲート型電界効果型トランジスタのゲート絶縁膜２０５中および、半導体基板２０１とゲート絶縁膜２０５界面に窒素を含む。 - 特許庁

In a field-effect transistor using one of carbon nanotubes and an organic semiconductor or a composite material of the both for a channel region, an amino parylene high polymer or the copolymer thereof is used for a gate insulating film and/or an electrode protective film.例文帳に追加

カーボンナノチューブおよび有機半導体のいずれか一方、またはその両方の複合材料をチャネル領域とする電界効果トランジスタにおいて、ゲート絶縁膜および／または電極保護膜にアミノパリレン高分子あるいはその共重合体を用いる。 - 特許庁

A mesa shape lamination unit 15, having a side surface or a wall surface 16 which is extended over an n-type GaN layer 6, a p-type GaN layer 7 and another n-type GaN layer 8, is formed on a nitride semiconductor lamination structural unit 5 in this field effect transistor.例文帳に追加

この電界効果トランジスタにおける窒化物半導体積層構造部５には、ｎ型ＧａＮ層６、ｐ型ＧａＮ層７およびｎ型ＧａＮ層８に跨る壁面１６を側面とするメサ状積層部１５が形成されている。 - 特許庁

The field-effect transistor is provided with the substrate 1 wherein a surface of predetermined plain orientation is made a main surface 1b and it is formed so that a channel (30) is formed on a different plain orientation surface 1c different from that of the main surface.例文帳に追加

電界効果トランジスタが、所定の面方位の面を主面１ｂとする基板１を備え、前記基板上に、前記主面の面方位と異なる面方位の面である異面方位面１ｃにチャネル（３０）が形成されるように形成されている。 - 特許庁

The potential change of the surface of the inclusion compound 21 due to the formation of the complex of the target ions and the inclusion compound 21 is detected as a change in the gate voltage of the field-effect transistor 10 and the target ions are approximately quantified using a Nernst equation.例文帳に追加

標的イオンと包接化合物２１との錯形成による包接化合物２１表面の電位変化を電界効果型トランジスタ１０のゲート電圧の変化として検出し、標的イオンをネルンスト式を用いて近似的に定量する。 - 特許庁

Assuming that the drain current is Id, the absolute temperature is T(K), constant numbers determined by the field-effect transistor and a bias condition are a0, a1, and the Boltzmann constant is kB(1.38×10^-23J/K), an equality Id=a0×exp{-a1/(kB×T)} is fulfilled.例文帳に追加

このとき、ドレイン電流をＩｄ、絶対温度をＴ（Ｋ）、電界効果トランジスタ及びバイアス条件により決まる定数をａ０、ａ１、ボルツマン定数をｋＢ（１．３８×１０^−２３Ｊ／Ｋ）とすると、Ｉｄ＝ａ０・exp｛−ａ１／（ｋＢ・Ｔ）｝を満足する。 - 特許庁

To provide a normally off type MOS field effect transistor using a nitride-based group III-V compound semiconductor which has a small ohmic resistance, a small interface level and a large mobility, while requiring fewer number of steps, and to provide a manufacturing method thereof.例文帳に追加

少ない工程でオーミック抵抗が小さく、界面準位が少なく、移動度が大きい窒化物系III−Ｖ族化合物半導体を用いたノーマリオフ型のＭＯＳ電界効果トランジスタおよびその製造方法を提供することを課題とする。 - 特許庁

A charge and discharge control circuit has: a switching circuit that controls a gate of a bidirectional conduction type field effect transistor by an output of a control circuit that controls charge and discharge of a secondary battery; and two MOS transistors that prevent a charging current and a discharging current from counterflowing.例文帳に追加

二次電池の充放電を制御する制御回路の出力によって双方向導通型電界効果トランジスタのゲートを制御するスイッチ回路と、充電電流と放電電流の逆流を防止する２つのＭＯＳトランジスタを備える。 - 特許庁

To provide an organic semiconductor material which simplifies the formation of a thin film for use as a semiconductor material and which is excellent in properties, and also to provide an organic semiconductor device using the same, and an organic semiconductor element such as an organic field-effect transistor using the same.例文帳に追加

半導体材料としての薄膜形成が容易で、しかも特性の優れた有機半導体材料、それを用いた有機半導体装置、及びそれを用いた有機電界効果トランジスタなどの有機半導体素子を提供する。 - 特許庁

To provide a semiconductor device capable of conducting an AND logic element operation with two inputs for a fine element, reducing element variation, and reducing a power consumption about an impact ionization MISFET (metal insulator semiconductor field-effect transistor).例文帳に追加

インパクトイオン化ＭＩＳＦＥＴに関して、微細素子において二つの入力によりＡＮＤ型論理素子動作することを可能とし、素子バラツキを低減することを可能とし、消費電力を低減することを可能とする半導体装置を提供する。 - 特許庁

To solve the problem that an MOS field-effect transistor has gate capacitance structurally, the gate capacitance is increased as the channel area is increased and the gate oxide film is thinned, resulting in a limit due to the gate capacitance for improving high frequency operation characteristics.例文帳に追加

ＭＯＳ電界効果トランジスタは、構造的にゲート容量を有しており、チャネル面積が大きくなるほど、ゲート酸化膜が薄くなるほどゲート容量が大きくなり、このゲート容量により高周波動作を向上させる上で限界が生じる。 - 特許庁

When the fluorescent lamps FL1, FL2 are lighted, an electric current value flowing to the electric field effect transistor Q2 is detected by an electric current detecting resistance R1 to be controlled so that the electric current value becomes constant, and the phase is adjusted so as to become different from when the fluorescent lamps FL1, FL2 are activated.例文帳に追加

蛍光ランプFL1 ，FL2 が点灯すると、電流検出抵抗R1により電界効果トランジスタQ2に流れる電流値を検出して、電流値が一定になるように制御し、位相を蛍光ランプFL1 ，FL2 の始動時とは異ならせて調整する。 - 特許庁

In the field effect transistor, a rectangular body 2 composed of an insulating material is provided on an insulating substrate 1, and a first electrode 3 is formed on the rectangular body 2 in a region from the top surface of the body 2 to the surface of the substrate 1 on both sides of the body 2 through the side faces of the body 2.例文帳に追加

絶縁性基板１上に、絶縁性材料からなる矩形体２を設け、この矩形体の上面と、側面と、この矩形体２の両側の絶縁性基板１の表面とに渡って、第１の電極３を形成する。 - 特許庁

SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD, THREE-TERMINAL SEMICONDUCTOR ELEMENT AND ITS MANUFACTURING METHOD, FIELD EFFECT TRANSISTOR AND ITS MANUFACTURING METHOD, ELECTRONIC DEVICE AND ITS MANUFACTURING METHOD AND THREE-TERMINAL ELECTRONIC ELEMENT AND ITS MANUFACTURING METHOD例文帳に追加

半導体装置およびその製造方法ならびに３端子半導体素子およびその製造方法ならびに電界効果トランジスタおよびその製造方法ならびに電子装置およびその製造方法ならびに３端子電子素子およびその製造方法 - 特許庁

It applies the positive voltage and the negative voltage to the gate electrode of the field effect transistor for voltage applied to the source and the drain, and then applies the negative voltage ( or the positive voltage ) pulse preferably for one or multiple times.例文帳に追加

前記電界効果型トランジスタのゲート電極に、ソースおよびドレインに印加される電圧に対して、正の電圧（または負の電圧）パルスを連続印加し、つぎに負の電圧（または正の電圧）パルスを１回または複数回印加するのが好ましい。 - 特許庁

This :field-effect transistor is provided with a channel 2, having a diamond hydrogen terminal surface exposed between a gate electrode 3 and a drain electrode 6 and a gate consisting of a liquid electrolyte 4 filling the exposed diamond hydrogen terminal surface of the channel 2.例文帳に追加

電界効果トランジスタにおいて、ゲート電極３とドレイン電極６間にダイヤモンドの水素終端表面が露出したチャネル２と、このチャネル２の露出したダイヤモンドの水素終端表面を満たす液体電解質４からなるゲートとを備える。 - 特許庁

In a reflection type liquid crystal device 100, adjacent reflective pixel electrodes 9a are electrically connected to a field-effect transistor 30 through a drain electrode 6b, and gaps 9s, 9t exist between the adjacent pixel electrodes 9a.例文帳に追加

反射型の液晶装置１００において、隣接する反射性の画素電極９ａは、ドレイン電極６ｂを介して電界効果型トランジスタ３０に電気的に接続され、隣接する画素電極９ａの間には隙間９ｓ、９ｔが存在する。 - 特許庁

In the p-channel electric field effect transistor, liquid electrolyte 20 is used as a gate, the hydrogen terminal 13 surface is aminated with the mixed plasma of hydrogen and nitrogen, and the diamond surface including the mixed hydrogen terminals and amino terminals is used as the channel.例文帳に追加

ｐチャネル電界効果トランジスタにおいて、液体電解質２０をゲートとして使用し、水素と窒素の混合プラズマにより水素終端１３表面をアミノ化し、水素終端とアミノ終端が混在したダイヤモンド表面をチャネルとする。 - 特許庁

To provide a field effect transistor provided with a gate electrode having a metal electrode and a silicon electrode formed on the metal electrode, which can reduce interface resistance occurring at a boundary face between the metal electrode and the silicon electrode.例文帳に追加

金属電極と該金属電極の上に形成されたシリコン電極とを有するゲート電極を備えた電界効果型トランジスタを実現する際に、金属電極とシリコン電極との界面に生じる界面抵抗を低減できるようにする。 - 特許庁

To provide a field-effect transistor that has an organic semiconductor layer and a gate insulating layer consisting principally of a piezoelectric material, and can control characteristics of a current gain, etc., with pressure applied to the gate insulating layer; and to provide a method of manufacturing the same.例文帳に追加

有機半導体層及び圧電材料を主成分とするゲート絶縁層を備え、ゲート絶縁層に印加する圧力により電流増幅率等の特性を制御することができる電界効果トランジスタ及びその製造方法を提供する。 - 特許庁

To provide a MOS field effect transistor which has no possibility of a short circuit between a source-drain and a gate electrode and a small etching amount, and in which a connecting part of the source-drain to a channel can be formed in a short time.例文帳に追加

ソース・ドレイン及びゲート電極間での短絡の可能性がなく、また、エッチング量が少なく、短いエッチング時間でソース・ドレインとチャネルとの接続部分とを形成できるＭＯＳ電界効果型トランジスタを提供することを課題とする。 - 特許庁

A field-effect transistor Q1 is turned on between a gate and a source through the Zener diode ZD1 with DC voltage through a starter resistor R2, and pulse starting voltage having a pulse width of 500 μs is applied to the arc tube 13 with a starter 36.例文帳に追加

始動手段36により発光管13に、ツェナダイオードZD1 を透して電界効果トランジスタQ1のゲート・ソース間が起動抵抗R2を介した交流電圧により電界効果トランジスタQ1がオンして、パルス幅５００μｓのパルス状の始動電圧を印加する。 - 特許庁

A target charge voltage Vc of a back electrode plate suited to obtain a predetermined target sensitivity is preset in accordance with a drain saturation current IDSS of a junction field effect transistor and a lowest resonant frequency F0 of a vibrating film.例文帳に追加

所定の目標感度を得るのに適した背面電極板の目標チャージ電圧Ｖｃを、接合型電界効果トランジスタのドレイン飽和電流ＩＤＳＳおよび振動膜の最低共振周波数Ｆ０に応じて予め設定しておく。 - 特許庁