「FIELD-EFFECT TRANSISTOR」に関連した英語例文の一覧と使い方(61ページ目) - Weblio英語例文検索

The field effect transistor comprises a source region and a drain region, a channel layer extending between the source region and the drain region comprising an organic semiconductor material, an electric insulating layer comprising an organic/inorganic mixed material arranged adjacently to the channel layer, and a gate region adjacent to the opposite side of the channel layer of the electric insulating layer.例文帳に追加

本発明はソース領域およびドレーン領域と、有機半導体材料からなる前記ソース領域と前記ドレーン領域の間を延びるチャネル層と、前記チャネル層に隣接するように配備された有機／無機混成材料からなる電気絶縁層と、ゲート領域が前記電気絶縁体層の前記チャネル層と反対側に隣接するように配備された電界効果トランジスタである。 - 特許庁

A semiconductor element which has a structure having an undoped AlN layer and an n-type AlN layer laminated in order on a semiconductor or an insulator substrate is a Schottky diode having a Schottky electrode and an ohmic electrode formed on an n-type AlN layer or a field-effect transistor having a source electrode, a gate electrode, and a drain electrode formed on an n-type AlN layer.例文帳に追加

半導体または絶縁体基板上に、アンドープＡｌＮ層、ｎ型ＡｌＮ層の順で積層された構造を有する半導体素子であって、その半導体素子が、ｎ型ＡｌＮ層上にショットキー電極およびオーミック電極を形成したショットキーダイオード、またはｎ型ＡｌＮ層上にソース電極、ゲート電極、ドレイン電極を形成した電界効果トランジスターである。 - 特許庁

In the semiconductor device including complementary field effect transistors, a p-type impurity diffusion region 5a to become an emitter electrode of a parasitically formed bipolar transistor and an n-type impurity diffusion region 3 electrically connected to a power supply line 14 are connected by connection wiring 40 formed of a high-melting point metal silicide having n-type impurities.例文帳に追加

相補型電界効果型トランジスタを含む半導体装置において、寄生的に形成されるバイポーラトランジスタのエミッタ電極となるｐ型不純物拡散領域５ａと、電源供給線１４と電気的に接続されているｎ型不純物拡散領域３とを、ｎ型不純物を有する高融点金属シリサイドからなる接続配線４０により接続する。 - 特許庁

The ion sensor is comprises an ion responsive field effect transistor (ISFET) 10, having a gate electrode for taking out the back gate photocurrent Ibp generated in between a back gate B and a source S and between the back gate B and the drain D, and photocurrents Isp and Idp generated in the source S or the drain D are corrected by using the back gate photocurrent Ibp.例文帳に追加

バックゲートＢとソースＳとの間、およびバックゲートＢとドレインＤとの間に発生するバックゲート光電流Ｉｂｐを取り出すためのゲート電極Ｇを持つイオン感応性電界効果トタンジスタ（ＩＳＦＥＴ）１０よりなるイオンセンサであって、バックゲート光電流Ｉｂｐを用いて、ソースＳやドレインＤにおいて発生する光電流Ｉｓｐ，Ｉｄｐを補正することを特徴とする。 - 特許庁

To enable for a control device to be adopted in a vehicle gauge which instructs in accordance with a pulse signal to normally maintain an waveform of the pulse signal without influenced by a temporary cutoff of a power voltage when the pulse signal is at a high level even if a field-effect transistor with high input impedance is effectively utilized and a condenser with small capacitance is used.例文帳に追加

パルス信号に応じて指示する車両用計器に採用する制御装置において、入力インピーダンスの高い電界効果型トランジスタを有効に活用して、小さな静電容量のコンデンサを用いても、パルス信号のハイレベル中に電源電圧の一時的遮断が生じたときこれに影響されることなくパルス信号の波形を正常に維持するようにすることを目的とする。 - 特許庁

The imaging apparatus is provided with a bypass circuit 200A comprising an inversion circuit 27 including an inverter for receiving the latching results from a latch circuit 25 while inverting, a switch 29 including a field effect transistor for turning on/off current supply to a bypass resistor 28 provided in the bypass circuit 200A, and a driver control circuit 30 for turning the switch 29 on/off depending on a strobe signal thereto.例文帳に追加

ラッチ回路２５のラッチ結果を反転して入力するインバータからなる反転回路２７と、該バイパス回路に設けたバイパス抵抗２８への電流をＯＮ／ＯＦＦさせる電界効果トランジスタからなるスイッチ２９と、該スイッチへ２９のストローブ信号に応じてスイッチのＯＮ／ＯＦＦを制御するドライバ制御回路３０とで構成されるバイパス回路２００Ａを設ける。 - 特許庁

In an epitaxial crystal substrate for a gallium nitride field effect transistor, the epitaxial crystal formed on the substrate 101 comprises a highly pure first buffer layer 107, including a channel layer which is in contact with a side interface of the substrate between a gate layer 108, a second buffer layer 106, an insulating layer 104 having an opening 104A, and a p-type semiconductor crystal layer 103.例文帳に追加

ＧａＮ系ＦＥＴ用エピタキシャル結晶基板において、下地基板１０１の上に設けられるエピタキシャル結晶が、ゲート層１０８の下地基板側界面に接するチャネル層を含む高純度な第１の緩衝層１０７と、第２の緩衝層１０６と、開口部１０４Ａを有する絶縁層１０４と、ｐ伝導型半導体結晶層１０３とを有している。 - 特許庁

A MOS field-effect transistor is provided with a SOI substrate 30, where contact holes 13-1 and 13-2 are each bored in source/drain diffused layers 10 and 11 from above extending over an adjacent element isolation oxide film 7 so as to reach to a silicon substrate 1, and impurity ions are implanted into the exposed surface region of the silicon substrate 1 for the formation of P-N junctions.例文帳に追加

ＳＯＩ基板３０を用いたＭＯＳ型電界効果トランジスタにおいて、コンタクト孔１３−１，１３−２をソース・ドレイン拡散層１０，１１上から隣接する素子分離用の酸化膜７上に亘って、シリコン基板１に到達する深さに形成し、露出されたシリコン基板の表面領域に不純物をイオン注入してＰＮ接合を形成することを特徴としている。 - 特許庁

To provide a bias setting circuit, which can automatically set the gate voltage of a field effect transistor, and can easily set the gate voltage, even if the circuit is mounted in an apparatus, while an input of a RF signal is disconnected automatically during setup, and to provide a bias setting circuit by which bias setting is conducted automatically during operation and the gate voltage is always operated at an optimal value.例文帳に追加

電界効果トランジスタのゲート電圧を自動的に設定でき、装置内に実装された後でも容易にゲート電圧を設定できるとともに設定時RF信号の入力を自動的に切断するようにしたバイアス設定回路、稼働中に自動的にバイアス設定が行われゲート電圧が常に最適値で動作するようにしたバイアス設定回路を提供する。 - 特許庁

A field-effect transistor 10 includes a source 18s and a drain 18d formed in a surface region of a semiconductor active layer 13 comprising a group III nitride semiconductor, a gate electrode 15 formed on the semiconductor active layer 13 through a gate oxide film 14, and a passivation film 20 formed on the semiconductor active layer 13 between the gate electrode 15 and the drain 18d.例文帳に追加

電界効果トランジスタ１０は、III族窒化物半導体から成る半導体活性層１３の表面領域に形成されたソース１８ｓ及びドレイン１８ｄと、半導体活性層１３上にゲート酸化膜１４を介して形成されたゲート電極１５と、ゲート電極１５とドレイン１８ｄの間の半導体活性層１３上に形成されたパッシべーション膜２０とを備える。 - 特許庁

The field effect transistor includes: a first semiconductor layer 14 made of a first group III-V nitride; a second semiconductor layer 15 formed on the first semiconductor layer 14, made of a second group III-V nitride and having a gate recess 16 for exposing the first semiconductor layer 14; and a gate electrode 18 formed on the gate recess 16 in the first semiconductor layer 14.例文帳に追加

電界効果トランジスタは、第１のIII−Ｖ族窒化物からなる第１の半導体層１４と、第１の半導体層１４の上に形成された第２のIII−Ｖ族窒化物からなり、第１の半導体層１４を露出するゲートリセス部１６を有する第２の半導体層１５と、第１の半導体層１４におけるゲートリセス部１６の上に形成されたゲート電極１８とを備えている。 - 特許庁

To provide a semiconductor epitaxial wafer used suitably in case of preventing a part (conductive layer) from being formed in high conductivity into a buffer layer by mixing a conductive dopant into an epitaxial layer, and, as a result, realizing to produce, a field effect transistor with high property (FET, HEMT, etc.).例文帳に追加

半導体エピタキシャルウェハの上に高電子移動度トランジスタを含む電界効果トランジスタやヘテロ接合バイポーラトランジスタなどの電子デバイスを作製した際に、エピタキシャル層の中に導電性不純物が混入することによって、バッファ層の中に高い導電性を有する部分（導電層）が形成されるのを防止し、その結果、高い特性を実現する半導体エピタキシャルウェハを提供する。 - 特許庁

A field-effect transistor is formed on a substrate 101 by sequentially stacking a first nitride semiconductor layer 102 serving as a nucleation layer, a second nitride semiconductor layer 103 having a larger electron affinity than the first nitride semiconductor layer 102, and a third nitride semiconductor layer 104 having a smaller electron affinity than the second nitride semiconductor layer 103.例文帳に追加

電界効果型トランジスタは、基板１０１上に、核形成層として機能する第一の窒化物半導体層１０２と、第一の窒化物半導体層１０２よりも電子親和力の大きい第二の窒化物半導体層１０３と、第二の窒化物半導体層１０３よりも電子親和力の小さい第三の窒化物半導体層１０４とを順に積層して形成されている。 - 特許庁

Thus, in the case of manufacturing a heterojunction field-effect transistor, a light emitting diode or a laser diode or the like by using GaN and AlGaN, by using GaGdN containing Gd, a crystal is grown in the state of keeping a substrate temperature fixed, and the nitride based III-V compound semiconductor device is manufactured without lowering the performance.例文帳に追加

したがって、ＧａＮやＡｌＧａＮを用いてヘテロ接合電界効果型トランジスタ、発光ダイオード、またはレーザダイオードなどを作製する場合に、Ｇｄを含むＧａＧｄＮを用いることによって基板温度を一定に保った状態で結晶を成長させることができ、性能を落とすことなく窒化物系III−Ｖ族化合物半導体装置の作製が可能となる。 - 特許庁

The MOS field effect transistor type quantum dot light-emitting element comprises a semiconductor substrate, a tunnel SiO_2 layer formed on the semiconductor substrate, a quantum dot which includes Ge nucleus within Si shell formed on the tunnel SiO_2 layer, a control SiO_2 layer formed on the quantum dot and tunnel SiO_2 layer, and a gate electrode layer formed on the control SiO_2 layer.例文帳に追加

ＭＯＳ電界効果トランジスタ型量子ドット発光素子は、半導体基板と、該半導体基板上に形成されたトンネルＳｉＯ_２層と、該トンネルＳｉＯ_２層上に形成されたＳｉ殻内にＧｅ核を内包した量子ドットと、該量子ドット上及び前記トンネルＳｉＯ_２層上に形成されたコントロールＳｉＯ_２層と、該コントロールＳｉＯ_２層上に形成されたゲート電極層と、を有する。 - 特許庁

An emitter electrode 11 is electrically connected with an emitter area 3 of each of the first and second insulated-gate field-effect transistor parts 32; is electrically connected with each of the first and second stabilization plates 5b; and is arranged, with an insulating layer 4b interposed, on the entire surface of the first principal surface 1A sandwiched between the first and second stabilization plates 5b.例文帳に追加

エミッタ電極１１は、第１および第２の絶縁ゲート型電界効果トランジスタ部３２の各々のエミッタ領域３と電気的に接続され、かつ第１および第２の安定化プレート５ｂの各々と電気的に接続され、かつ第１および第２の安定化プレート５ｂに挟まれる第１主面１Ａの全面上において絶縁層４ｂを介在して配置されている。 - 特許庁

A bipolar transistor and a field effect transistor (especially a MOS transistor) are formed on the same substrate.例文帳に追加

バイポーラトランジスタと電界効果トランジスタ（特にＭＯＳトランジスタ）を同一基板上に形成する半導体装置の製造方法において、半導体基板１上の全面に絶縁膜１６を形成する工程と、ＭＯＳトランジスタ部分の絶縁膜１６に開口を設け、開口底部にゲート絶縁膜２２を形成する工程と、少なくともＭＯＳトランジスタを被覆するレジスト２３を形成する工程と、バイポーラトランジスタ部分の絶縁膜１６にＲＩＥを行い、開口側壁に高分子膜を堆積させながら開口を設ける工程と、前記高分子膜を除去する工程と、バイポーラトランジスタおよびＭＯＳトランジスタの開口内に導電体層２４を形成する工程とを有する半導体装置の製造方法。 - 特許庁

The bias circuit for use with a receiving amplifier is so constructed that a resistor is connected in series between a drain electrode of a field effect transistor and a drain bias terminal, at least two resistors are connected in series between the drain electrode and a gate bias terminal, and a junction connecting two of the two or more series-connected resistors is connected to a gate electrode.例文帳に追加

バイアス回路は、受信用増幅器に用いられるバイアス回路であって、電界効果型トランジスタのドレイン電極とドレインバイアス端子の間に抵抗が直列に接続され、上記ドレイン電極とゲートバイアス端子の間に少なくとも２個以上の抵抗が直列に接続され、上記直列接続された２個以上の抵抗のうち２個の抵抗が接続される接続点を上記ゲート電極に接続する。 - 特許庁

To provide a semiconductor substrate in which a semiconductor layer formed on one substrate can be formed on other substrate by joining substrates with an insulating film disposed therebetween, and in this case the semiconductor substrate is manufacturable easily, while keeping a good crystalline structure without damaging the crystalline structure of the semiconductor layer, a field effect transistor, an integrated circuit and a method for manufacturing the semiconductor substrate.例文帳に追加

絶縁膜を介在させて基板同士を貼り合わせることで、一方の基板上に形成された半導体層を他方の基板に形成できると共に、この際に当該半導体層の結晶構造を損傷させることなく、高品質な結晶構造を維持したまま簡単に製造できる半導体基板、電界効果トランジスタ、集積回路、及び半導体基板の製造方法を提案する。 - 特許庁

The field effect transistor is characterized in that: a drain electrode and a source electrode are arranged on an insulating layer; a gate electrode is arranged under the insulating layer; a semiconductor active layer is provided between the drain and source electrodes arranged on the insulating layer; the drain electrode and/or source electrode comprises one or a plurality of carbon nano tubes; and the semiconductor active layer is an organic semiconductor.例文帳に追加

絶縁層上にドレイン電極とソース電極を配置し、絶縁層下にゲート電極を配置し、絶縁層上に配置されたドレイン電極とソース電極の間に半導体活性層を有する電界効果型トランジスタであって、ドレイン電極および／またはソース電極が１本あるいは複数本のカーボンナノチューブからなり、かつ半導体活性層が有機半導体であることを特徴とする電界効果型トランジスタ。 - 特許庁

The MOS field effect transistor comprises a semiconductor substrate having an element isolation region and an element forming region formed in a protruding state on the isolation region, the gate electrode formed on the element forming region via a gate insulation film, and a source-drain made of a conductive layer formed on the substrate so as to cover a side face of the protruding substrate.例文帳に追加

素子分離領域を有し、該素子分離領域に対して素子形成領域が凸状に形成されてなる半導体基板と、素子形成領域上にゲート絶縁膜を介して形成されたゲート電極と、凸状半導体基板の側壁を覆うように半導体基板上に形成された導電層からなるソース／ドレインとを備えることを特徴とするＭＯＳ電界効果型トランジスタにより、上記の課題を解決する。 - 特許庁

In the semiconductor apparatus 1 formed of a field effect transistor equipped with a gate electrode 15 formed on the semiconductor substrate 11 through the gate insulating film 14, a part of the gate electrode 15 coming into contact with the gate insulating film 14 is formed of a film containing hafnium and nitrogen, and the film contains, at least, nitrogen, and the compositional ratio of nitrogen to hafnium is 51% or below.例文帳に追加

半導体基板１１上にゲート絶縁膜１４を介してゲート電極１５を備えた電界効果トランジスタからなる半導体装置１であって、前記ゲート電極１５は少なくとも前記ゲート絶縁膜１４側がハフニウムと窒素とを含む膜からなり、前記ハフニウムと窒素とを含む膜は少なくとも窒素を含みかつハフニウムと窒素とに対する窒素の組成比が５１％以下である。 - 特許庁

An insulated gate field effect transistor is fabricated by forming an underlying silicide film or a gate insulation film on a substrate, forming an amorphous silicon film in contact therewith without exposing the film to the atmosphere, heat treating the amorphous silicon film to form a crystalline silicon film, and patterning the crystalline silicon film to form a semiconductor layer for forming a channel forming region.例文帳に追加

基板上の下地となる酸化珪素膜又はゲイト絶縁膜となる酸化珪素膜を形成し、その酸化珪素膜を大気に曝すことなく、それに接して非晶質珪素膜を形成し、その非晶質珪素膜を熱処理し、結晶性珪素膜を形成し、その結晶性珪素膜をパターニングし、チャネル形成領域が形成される半導体層を形成して、絶縁ゲイト型電界効果トランジスタを作製する。 - 特許庁

The MOS field-effect transistor includes a device isolating region disposed on a predetermined portion of the semiconductor substrate to define an active region, a source region and a drain region spaced apart from each other about a channel region within the active region, a gate electrode formed on the active region between the source region and the drain region, and a gate insulating layer formed between the active region and the gate electrode.例文帳に追加

半導体基板の所定領域に配置されて活性領域を限定する素子分離領域を含み、活性領域内でチャンネル領域を介在してソース領域及びドレイン領域が互いに離隔されて形成されており、ソース領域とドレイン領域間の活性領域上にゲート電極が形成されており、活性領域とゲート電極との間にゲート絶縁膜が形成されているトランジスタ。 - 特許庁

The field effect transistor includes a semiconductor structure including a first semiconductor layer 6 and a second semiconductor layer 4 in heterojunction with the first semiconductor layer 6, a source electrode 8, a drain electrode 10, a gate electrode 9, each formed on the first semiconductor layer 6, and a protective film 11 including at least a metal-doped fullerene formed on the first semiconductor layer 6.例文帳に追加

本発明にかかる電界効果トランジスタは、第１の半導体層６と当該第１の半導体層６とヘテロ接合した第２の半導体層４とを含む半導体構造と、第１の半導体層６上に形成されたソース電極８、ドレイン電極１０、及びゲート電極９と、第１の半導体層６上に形成された金属内包フラーレンを少なくとも含む保護膜１１と、を有する。 - 特許庁

A diode D0 where an anode is connected to a power source voltage VDD, a resistor R0 connected in series to the cathode of the diode D0, a depletion field-effect transistor Q1 connected in series between the resistor R0 and a ground voltage GND, and a bias voltage take-out terminal T provided between the cathode of the diode D0 and the resistor R0, are provided.例文帳に追加

本バイアス電圧発生回路は、アノードが電源電圧ＶＤＤに接続されているダイオードＤ０と、ダイオードＤ０のカソードに直列に接続されている抵抗Ｒ０と、抵抗Ｒ０と接地電圧ＧＮＤとの間に直列に接続されているデプリーション型電界効果トランジスタＱ１と、ダイオードＤ０のカソードと抵抗Ｒ０との間に配置されたバイアス電圧取り出し端子Ｔと、からなる。 - 特許庁

The hetero junction field effect transistor includes: a nitride semiconductor layer including a barrier layer 40 and a cap layer 50 formed on the barrier layer 40; a gate electrode 90 provided on the nitride semiconductor layer so that a lower part of the gate electrode 90 is embedded in the nitride semiconductor layer; and a surface protection film 100 formed on the nitride semiconductor layer and made of an insulation film that does not contain Si.例文帳に追加

本発明に係るヘテロ接合電界効果トランジスタは、バリア層４０及びバリア層４０上に形成されたキャップ層５０を含む窒化物半導体層と、前記窒化物半導体層に下部を埋没するようにして前記窒化物半導体層上に設けられたゲート電極９０と、前記窒化物半導体層上に形成されたＳｉを含まない絶縁膜からなる表面保護膜１００とを備える。 - 特許庁

The field effect transistor is provided with a layer of an organic conductive compound having mixed or combined structure capable of being bonded with a metal compound at least at two or more parts in the layer and at the end of the layer; and the gate electrode, an insulator layer separating the gate electrode, and the layer of the organic conductive compound are formed on the layer of the organic conductive compound.例文帳に追加

基板上に、その層中の少なくとも２箇所以上の部分で金属化合物と混合若しくは化合した、該金属化合物と結合しうる構造を末端に有する有機伝導性化合物の層を有し、該有機伝導性化合物の層上に、ゲート電極と、該ゲート電極及び上記有機伝導性化合物の層を隔てる絶縁体層を設けたことを特徴とする電界効果トランジスタ。 - 特許庁

The semiconductor device has a MIS type field effect transistor having a silicon substrate (1), an insulation film (6) formed on the silicon substrate containing at least one of nitrogen and oxygen, and silicon, a metallic acid nitride film (7) formed on the insulation film containing at least one kind of a metallic atom of zirconium and hafnium, and a gate electrode (8) formed on the metallic acid nitride film.例文帳に追加

シリコン基板（１）と、前記シリコン基板上に形成され、窒素および酸素の少なくとも１種とシリコンとを含有する絶縁膜（６）と、前記絶縁膜上に形成され、ジルコニウムおよびハフニウムの少なくとも１種の金属原子を含む金属酸窒化膜（７）と、前記金属酸窒化膜上に形成されたゲート電極（８）とを具備するＭＩＳ型電界効果トランジスタを備える半導体装置である。 - 特許庁

The field effect transistor includes a gate electrode film 14, the plurality of semiconductor nanowires 11 disposed so as to pass through the gate electrode film 14, a source electrode film 12 formed so as to be in contact with one end of each of the semiconductor nanowires 11 to connect them, and a drain electrode film 13 formed so as to be in contact with the other end of each of the semiconductor nanowires to connect them.例文帳に追加

本発明の電界効果トランジスタは、ゲート電極膜１４と、ゲート電極膜１４を貫通するように配置された複数の半導体ナノワイヤ１１と、半導体ナノワイヤ１１のそれぞれの一端に接触してそれらを接続するように形成されたソース電極膜１２と、半導体ナノワイヤのそれぞれの他端に接触してそれらを接続するように形成されたドレイン電極膜１３とを含む。 - 特許庁

An organic semiconductor device comprises an organic semiconductor layer which constitutes an active layer of the organic semiconductor thin film transistor and has an electric field effect mobility; source-drain electrodes formed in the organic semiconductor layer; and an organic compound molecular layer for controlling the threshold voltage formed in the organic semiconductor layer at the source-drain electrodes in piles, and forming a charge transfer interface at an interval to the semiconductor layer.例文帳に追加

有機半導体薄膜トランジスタの活性層を構成し、電界効果移動度を有する有機半導体層と、有機半導体層に形成されたソース、ドレイン電極と、ソース・ドレイン電極間の該有機半導体層に重ねて形成され、有機半導体層との間において電荷移動界面を形成するしきい値電圧制御用有機化合物分子層を備えたことを特徴とする有機半導体装置によって解決される。 - 特許庁

A field effect transistor uses carbon nanotubes as channels, wherein the drain electrode and the source electrode are connected in series with a plurality of carbon nanotubes, and carbon nanotubes 1, in contact with the gate via a gate insulating layer, are doped to have an n-type or a p-type, and carbon nanotubes 2, in contact with the source and drain electrodes, are doped in a complementary fashion with the carbon nanotubes 1.例文帳に追加

本発明に係る電界効果型トランジスタは、カーボンナノチューブをチャネルに用いる電界効果型トランジスタにおいて、ドレイン電極とソース電極が複数のカーボンナノチューブで直列に接続されていて、ゲートとゲート絶縁層を介して接しているカーボンナノチューブ１がｎ型またはｐ型にドーピングされて、ソースおよびドレイン電極と接触しているカーボンナノチューブ２がカーボンナノチューブ１とは相補的にドーピングされていることを特徴とする。 - 特許庁

A field effect transistor includes: a substrate 101 comprising a semi-insulating InP; a hole transit layer 102 formed on the substrate 101 and comprising GaAsSb in which carbon (C) is introduced as a p-type impurity; a channel layer 103 formed on the hole transit layer 102 and comprising InGaAs; an electron supply layer 104 formed on the channel layer 103; and a barrier layer 105 formed on the electron supply layer 104.例文帳に追加

半絶縁性のＩｎＰからなる基板１０１と、基板１０１の上に形成されて、炭素（Ｃ）がｐ形の不純物として導入されたＧａＡｓＳｂからなる正孔走行層１０２と、正孔走行層１０２の上に形成されたＩｎＧａＡｓからなるチャネル層１０３と、チャネル層１０３の上に形成された電子供給層１０４と、電子供給層１０４の上に形成された障壁層１０５とを備える。 - 特許庁

The semiconductor modulator element formed on a semiconductor substrate 1 having a diameter of 50 mm and a warp of 10 μm or more is composed of a field effect transistor having a dual gate structure having a semiconductor-made channel 2, a source electrode 3 and a drain electrode 4 ohmically contacted with the channel 2, and a first and second gate electrodes 5, 6 formed on the channel 2.例文帳に追加

５０ｍｍの直径を有し、１０μｍ以上の反りを有する半導体基板１の上に形成された半導体変調素子であって、半導体よりなるチャネル２と、チャネル２にオーミック接触するソース電極３およびドレイン電極４と、チャネル２上に形成された第１のゲート電極５および第２のゲート電極６とを有するデュアルゲート構造の電界効果トランジスタで構成されていることを特徴とする半導体変調素子を構成する。 - 特許庁

The field-effect transistor includes a channel layer mainly containing InGaAs, a Schottky layer mainly containing AlGaAs, a stopper layer mainly containing InGaP, a cap layer including a first region and a second region arranged with a recess for exposing a surface of the Schottky layer formed therebetween, a source/drain electrode arranged on the cap layer, and a gate electrode arranged on the surface of the Schottky layer exposed by the recess.例文帳に追加

ＩｎＧａＡｓを主要な材料とするチャネル層と、ＡｌＧａＡｓを主要な材料とするショットキー層と、ＩｎＧａＰを主要な材料とするストッパ層と、ショットキー層の表面を露出するリセスを挟んで配置された第１領域と第２領域とを含むキャップ層と、キャップ層の上に設けられたソース／ドレイン電極と、リセスによって露出されたショットキー層の表面に設けられたゲート電極とを具備する電界効果トランジスタを構成する。 - 特許庁

The field effect transistor 100 includes a semiconductor substrate 101, a channel layer 102 formed on the semiconductor substrate 101, an electron supply layer 103 formed on the channel layer 102, a semiconductor layer 106 formed in the electron supply layer 103 and containing Pt, a perovskite type oxide layer 107 formed on the semiconductor layer 106 and functioning as a gate insulating film, and a gate electrode 108 formed on the perovskite type oxide layer 107.例文帳に追加

電界効果トランジスタ１００は、半導体基板１０１と、半導体基板１０１上に形成されたチャネル層１０２と、チャネル層１０２上に形成された電子供給層１０３と、電子供給層１０３内に形成され、Ｐｔを含む半導体層１０６と、半導体層１０６上に形成され、ゲート絶縁膜として機能するペロブスカイト型酸化物層１０７と、ペロブスカイト型酸化物層１０７上に形成されたゲート電極１０８とを備える。 - 特許庁

The field effect transistor includes: a first nitride semiconductor layer 13 formed on a substrate 11; a second nitride semiconductor layer 14 formed on the first nitride semiconductor layer 13 with a larger band gap compared to the first nitride semiconductor layer 13; a first insulating film 15 composed of a crystalline silicon nitride and formed on the second nitride semiconductor layer 14; and a second insulating film 16 formed on the first insulating film 15.例文帳に追加

電界効果トランジスタは、基板１１の上に形成された第１の窒化物半導体層１３と、第１の窒化物半導体層１３の上に形成され、第１の窒化物半導体層１３と比べてバンドギャップが大きい第２の窒化物半導体層１４と、第２の窒化物半導体層１４の上に形成された結晶性の窒化シリコンからなる第１の絶縁膜１５と、第１の絶縁膜１５の上に形成された第２の絶縁膜１６とを備えている。 - 特許庁

In the semiconductor device, a MOSFET (Metal-Oxide Semiconductor Field Effect Transistor) 20 for rectification and a MOSFET 21 for commutation and then an IC22 for drive for driving them are packaged in one package.例文帳に追加

整流用ＭＯＳＦＥＴ２０と転流用ＭＯＳＦＥＴ２１、及びこれらを駆動する駆動用ＩＣ２２を一つのパッケージに実装した半導体装置において、整流用ＭＯＳＦＥＴ２０、金属板２５、転流用ＭＯＳＦＥＴ２１を積層し、主回路の電流はパッケージの裏面から表面に向かって流れ、金属板２５はパッケージ内の配線を経由して出力端子に繋がり、駆動用ＩＣ２２と整流用ＭＯＳＦＥＴ２０、及び転流用ＭＯＳＦＥＴ２１を繋ぐ配線にワイヤボンディング２３を用い、全ての端子が同一面に配置されている。 - 特許庁

The organic field effect transistor comprises a gate electrode 8 provided on an organic semiconductor film 2 of organic semiconductor material through a gate insulation film 3, a source electrode 6 and a drain electrode 7 provided to abut on the organic semiconductor film through the gate electrode 8 wherein at least one of the source electrode 6 and the drain electrode 7 abuts on the organic semiconductor film 2 through buffer layers 4 and 5 of inorganic substance.例文帳に追加

本発明の有機電界効果トランジスタは、有機半導体材料からなる有機半導体膜２にゲート絶縁膜３を介して設けられたゲート電極８と、前記ゲート電極８をはさんで前記有機半導体膜に当接するように設けられたソース電極６およびドレイン電極７とを備えた有機電界効果トランジスタにおいて、前記ソース電極６および前記ドレイン電極７の少なくとも１方が、無機物からなるバッファ層４、５を介して前記有機半導体膜２と当接していることを特徴とする。 - 特許庁

The organic field effect transistor comprises a gate electrode 8 provided on an organic semiconductor film 2 of organic semiconductor material through a gate insulation film 3, a source electrode 6 and a drain electrode 7 provided to abut on the organic semiconductor film through the gate electrode 8 wherein at least one of the source electrode 6 and the drain electrode 7 abuts on the organic semiconductor film 2 through buffer layers 4 and 5 of inorganic substance.例文帳に追加

本発明の有機電界効果トランジスタは、有機半導体材料からなる有機半導体膜２にゲート絶縁膜３を介して設けられたゲート電極８と、前記ゲート電極８をはさんで前記有機半導体膜に当接するように設けられたソース電極６およびドレイン電極７とを備えた有機電界効果トランジスタにおいて、前記ソース電極６および前記ドレイン電極７の少なくとも１方が、無機物からなる電荷注入層４、５を介して前記有機半導体膜２と当接していることを特徴とする。 - 特許庁