IGBTを含む例文一覧と使い方
該当件数 : 1152件
To easily separate a wafer from a support substrate while preventing the cracking of the wafer, after processing the rear face of the wafer in such a state that the support substrate is bonded to the front face of the wafer, in manufacturing a semiconductor device such as an IGBT which has a thin thickness by back-grinding the rear face of the wafer.例文帳に追加
ウエハ裏面をバックグラインドしてデバイス厚の薄いIGBT等の半導体素子を製造するにあたり、ウエハ表面に支持基板を接合した状態でウエハ裏面の加工をした後、ウエハが割れるのを防ぎながら、支持基板からウエハを容易に離脱させること。 - 特許庁
A DC offset voltage Vd is generated, depending on an output frequency f and an output phase θ with an DC offset generator 21 and this voltage Vd and reference voltage are added in adders 22 to 24 and is then given to a PWM controller 15 to generate an IGBT drive signal.例文帳に追加
直流オフセット発生器21により出力周波数fと出力位相θに応じて直流オフセット電圧Vdを発生させ、この電圧Vdと電圧基準とを加算器22〜24で加算してPWM制御器15に与えてIGBT駆動信号とする。 - 特許庁
Since a gate wiring region does not exist on the surface of a substrate around an IGBT cell region and an FWD cell region, and holes resulting from freewheel current are not stored in the gate wiring region, the semiconductor device has no risk of being destroyed by the recovery current.例文帳に追加
IGBTセル領域およびFWDセル領域の周囲の基板面上には、ゲート配線領域が存在しないため、フリー・ホイール電流に起因するホールがゲート配線領域に蓄積されることがないので、そのホールに起因するリカバリ電流によって破壊されるおそれがない。 - 特許庁
Thus, the parasitic npn transistors are not formed between the main cell and the current detection cell, and even if a current caused by an external surge flows in an internal resistor, a large current does not flow between a collector and an emitter in the IGBT 11 of the main cell by an operation of the parasitic pnp transistors.例文帳に追加
これにより、メインセルと電流検出セルとの間に寄生NPNトランジスタが形成されず、外部サージによる電流が内部抵抗に流れても、メインセルのIGBT11におけるコレクタ−エミッタ間に寄生PNPトランジスタが動作することによる大きな電流が流れないようにできる。 - 特許庁
To provide a monolithic integrated high-voltage resistance structure having an IGBT(insulated gate bipolar transistor) device which has structural and functional characteristics capable of suppressing the occurrence of a parasitic transistor and which overcomes a limited condition and defect affecting the above conventional devices.例文帳に追加
寄生トランジスタの生成を抑制することのできる構造的及び機能的特性を有し、前述した従来のデバイスに対して影響を及ぼす限定要件及び欠点を克服した、IGBTデバイスを有するモノリシックな集積高電圧抵抗構造を提供する。 - 特許庁
The work function of the first part 30 of a gate electrode 14 adjoining to the N-type low-concentration drift region 6 of an IGBT 100 through the intermediary of a gate insulating film 12 is set different from that of the second part 32 of the gate electrode 14 adjoining to a P-type body region 8 through the intermediary of a gate insulating film 12.例文帳に追加
IGBT100のn型低濃度ドリフト領域6にゲート絶縁膜12を介して隣接するゲート電極14の第1部位30と、p型ボディ領域8にゲート絶縁膜12を介して隣接するゲート電極14の第2部位32とは、その仕事関数が異なっている。 - 特許庁
Each of the alternating-current switches 2a, 2b, and 2c connected in series with the power lines 3a, 3b, and 3c of the alternating-current power supply device comprises an inverse-parallel connection circuit of two thyristors and a series circuit of IGBT and a diode connected in inverse-parallel with one of the two thyristors.例文帳に追加
交流電力供給装置の電源ライン3a、3b、3cに直列に接続されている交流スイッチ2a、2b、2cのそれぞれは、2つのサイリスタの逆並列接続回路と、2つのサイリスタの一方に逆並列接続されたIGBTとダイオードとの直列回路とから成る。 - 特許庁
Thereafter, when the control unit 22 determines that there is the current measurement value out of the reference range, it generates failure information specifying the inverter circuit having the failure, switching element pair having the failure and IGBT, etc. having the failure and stores the information in a memory which the control unit 22 has.例文帳に追加
その後、コントロールユニット22は、基準範囲外の電流測定値がある旨の判定をした場合には、故障しているインバータ回路、故障しているスイッチング素子対、故障しているIGBT等を特定する故障情報を生成し、コントロールユニット22が備えるメモリに記憶する。 - 特許庁
To prevent a thermal influence on an electrical component as far as possible, and to prevent water from attaching to the electrical component by installing the electrical component which generates heat such as a control substrate and an IGBT in a space divided from a space for storing a rice container which requires to heated and tends to treat water.例文帳に追加
制御基板、IGBT等のような発熱する電装部品を加熱が必要で且つ水を扱うことの多い飯器を収納する空間と区画した空間に配設することにより、電装部品への熱影響を可及的に防止するとともに、電装部品への水の付着を防止する。 - 特許庁
A thermal resistance calculation section 140 obtains a thermal resistance including a thermal interference of the IGBT 20 or the diode 30, namely an object the temperature of which should be detected, based on the heat loss ratio calculated by the heat loss ratio calculation section 130 and a heat transfer model of the substrate that has been obtained in advance.例文帳に追加
この熱損失比算出部130により算出された熱損失比と予め求められた基体の熱伝達モデルとに基づき温度の検出対象とするIGBT20あるいはダイオード30の熱干渉を含めた熱抵抗を熱抵抗算出部140により求める。 - 特許庁
Both the reverse leak current and the on voltage are reduced by bringing a partial region at an exposed part of an n^- drift region 1 between p-base regions 3 of a reverse block IGBT, and a partial region of an emitter electrode 10 into Schottky contact (Schottky junction 11).例文帳に追加
逆阻止IGBTのpベース領域3に挟まれたn^- ドリフト領域1の露出した箇所の一部領域とエミッタ電極10の一部領域をショットキー接触(ショットキー接合11)させることで、逆漏れ電流とオン電圧を共に低減することができる。 - 特許庁
Although, a parasitic diode is formed in the IGBT by PN junction of a p^+ collector region 1 and the n^+ type buffer layer 2, the n^+ type buffer layers 2 floating in an actual device are connected through the resistor 13.例文帳に追加
すなわち、IGBTにはp^+型コレクタ領域1とn^+型バッファ層2とによるPN接合によって寄生ダイオードが形成されることになるが、この寄生ダイオードのうち実際のデバイスではフローティング状態となる各n^+型バッファ層2が抵抗13を介して接続された構成とする。 - 特許庁
In a diode cell 20, a P-type resurf region 52 is formed as an anode having a depth deeper than a trench 38 of an IGBT cell 10 and a surface density lower than that of a channel layer 37, and a P+ type second contact region 55 is formed on a surface part of the resurf region 52.例文帳に追加
ダイオードセル20において、IGBTセル10のトレンチ38よりも深く、チャネル層37よりも面密度が小さいアノードとしてのP型のリサーフ領域52が形成され、このリサーフ領域52の表層部にP+型の第2コンタクト領域55が形成されている。 - 特許庁
In the trench type IGBT 10, a ladder-like emitter region 15 is formed in a surface portion of a P-channel region 14 and trenches 16 are formed from the surface of a stripe-geometry portion 15a of the emitter region 15 in such a manner as to reach an N^- semiconductor layer 13, penetrating part of the P-channel region 14.例文帳に追加
トレンチ型IGBT10は、Pチャネル領域14の表面部に梯子状のエミッタ領域15が形成され、エミッタ領域15のストライプ状部15aの表面からPチャネル領域14の一部を貫いてN^−半導体層13に達するように、トレンチ16が形成されている。 - 特許庁
A forward type transformer 60 is employed in the gate drive circuit of an IGBT for switching motor current and a 15 V power supply TP common to all phases is fed to the primary of the transformer 60 from a control board and then chopped through a switching element 62 so that a plurality of power supplies are taken out from the secondary of the transformer 60.例文帳に追加
モータ電流開閉用のIGBTのゲート駆動回路にフォワード型のトランス60を用い、トランス60の1次側にコントロールボードから各相共通の15V電源TPを与え、これをスイッチング素子62でチョッパして、トランス60の2次側から複数の電源を取り出す。 - 特許庁
The IGBT and an over-current preventing current limiting circuit are formed into a semiconductor chip 3, and the semiconductor chip 3 and a radio noise preventing capacitor 5 are incorporated in a packaging body 4 having external input/output ends 41 to 44.例文帳に追加
このIGBTとその保護を目的とした過電流防止用電流制限回路とが一つの半導体チップ3に形成され、この半導体チップ3とラジオノイズ防止用コンデンサ5とが外部入出力端子41〜44を有する一つのパッケージング体4の中に内蔵されている。 - 特許庁
A cooling inverter device includes: an inverter 10 that includes a plurality of IGBT elements 16a-16f, where a smoothing capacitor 15 is connected across supply terminals of a DC voltage, within a sealed case 50; and the cooling fan 28 for cooling electronic components within the case 50 including the inverter 10.例文帳に追加
密閉型のケース50内に、複数のIGBT素子16a〜16fを有し、当該直流電圧の供給端に平滑用のコンデンサ15が接続されたインバータ10と、インバータ10を含むケース50内の電子部品を冷却する冷却ファン28とを備える。 - 特許庁
To provide a semiconductor device having a small area, where when forming circuit elements on a semiconductor substrate having a formed IGBT thereon, especially when constituting a pchMOSFET, the latch-up of a parasitic thyristor generated in the circuit elements and the semiconductor substrate can be prevented.例文帳に追加
IGBTが形成されている半導体基板上に回路素子を形成する場合、とくにpchMOSFETを構成する場合に、回路素子と半導体基板とに発生する寄生サイリスタのラッチアップを防止することができる小面積の半導体装置を提供する。 - 特許庁
In an SOI layer 99 of an SOI substrate 100 having a buried oxide film 102, a first insulating isolation trench 109 is formed deep enough to reach the buried oxide film 102, and the IGBT is formed in an element region 103 insulated and isolated while enclosed with the first insulating isolation trench 109.例文帳に追加
埋め込み酸化膜102を有するSOI基板100のSOI層99に、埋め込み酸化膜102に達する深さまで第1絶縁分離トレンチ109を形成し、第1絶縁分離トレンチ109に取り囲まれて絶縁分離された素子領域103にIGBTを形成する。 - 特許庁
A lightly doped n--type semiconductor layer 19 is provided between a p+-type semiconductor substrate 10 and an n+-type semiconductor layer 11 in a conventional PT-type IGBT structure, and furthermore a low life time layer 20 is provided inside the N--type semiconductor layer 19.例文帳に追加
従来のPTタイプIGBTの構造において、p^+型半導体基板10とn^+型半導体層11の間に低不純物濃度のn^−型半導体層19を設け、更にこのn^−型半導体層19中に低ライフタイム層20を設けたことを特徴としている。 - 特許庁
The warpage of an IGBT chip 1 is reduced by suppressing the bimetal effect by partially removing a Ni film not shown in the Fig. in a divided region 11 on the side of a collector electrode 10 onto which a divided region 9 of the emitter electrode 2 divided by the gate wire 4 is vertically projected.例文帳に追加
ゲート配線4で分割されるエミッタ電極2の分割領域9を垂直投影したコレクタ電極10側の分割領域11の図示しないNi膜を部分的に除去することでバイメタル効果を抑制して、IGBTチップ1の反り量を低減する。 - 特許庁
The display device includes a plasma display panel, a substrate having an insulating film and a wiring pattern provided on the insulating film, and a drive circuit mounted on the wiring pattern and outputting a driving pulse of the plasma display panel, wherein the drive circuit includes an IGBT (insulated gate bipolar transistor).例文帳に追加
プラズマディスプレイパネルと、絶縁膜、前記絶縁膜上に設けられた配線パターンを備える基板と、前記配線パターン上に搭載され、前記プラズマディスプレイパネルの駆動パルスを出力する駆動回路とを有し、前記駆動回路はIGBT(絶縁ゲートバイポーラトランジスタ)を含んで構成される。 - 特許庁
While impedances Z1, Z2 are added to or inserted into a path between a snubber C and an IGBT module M and a peak frequency of the radiation noise is shifted by inductance components L1, L2 in the impedances, a peak of the radiation noise is reduced by resistance components R1, R2 in the impedances.例文帳に追加
スナバCとIGBTモジュールMとの経路間に、インピーダンスZ1,Z2を追加または挿入することにより、放射ノイズがピークとなる周波数をインピーダンスのインダクタンス成分L1,L2によりシフトさせる一方、放射ノイズのピークをインピーダンスの抵抗分R1,R2により低減させる。 - 特許庁
In an IGBT having a vertical trench gate structure, n-type emitter regions 4 extend in a predetermined direction in a primary surface MS of a semiconductor substrate 1, and trenches 1a each including a gate electrode 7 in its inside extend in the direction crossing the n-type emitter regions 4.例文帳に追加
縦型のトレンチゲート構造のIGBTにおいて、半導体基板1の主表面MSにおいてn型エミッタ領域4は所定方向に延在しており、ゲート電極層7を内部に有する溝1aはn型エミッタ領域4と交差する方向に延在している。 - 特許庁
An interconnection hole having an inlet 11c for injecting a molten thread solder 40 from the outside of an overlap region G which overlaps an IGBT 20 in the plan view, and an outlet 11d for discharging a molten thread solder 40 from the center part of the overlap region G is formed in a lead frame 10.例文帳に追加
リードフレーム10に、平面視でIGBT20と重なる重合領域Gの外側から溶融糸はんだ40を注入する注入口11cと重合領域Gの中央部から溶融糸はんだ40を排出する排出口11dとを有する連通孔が形成されている。 - 特許庁
To integrate a transverse IGBT which has a high withstand voltage, can be driven at a large current and has high latch up resistance and low ON resistance per unit area, and a transverse MOS transistor which has high withstand voltage and low ON resistance per unit area on the same substrate by the same process.例文帳に追加
高耐圧で、大電流での駆動が可能であり、かつラッチアップ耐量が高く、単位面積あたりのオン抵抗が低い横型IGBTと、高耐圧で、単位面積あたりのオン抵抗が低い横型MOSトランジスタを、同一のプロセスにより同一基板上に集積すること。 - 特許庁
The semiconductor body (40) further includes an IGBT-cell (110) with a body region (2) forming a first pn-junction (9) with the base region (1), and a diode-cell (120) with an anode region (2a) forming a second pn-junction (9a) with the base region (1).例文帳に追加
半導体ボディ(40)はさらに、ベース領域(1)との間で第1のpn接合(9)を形成しているボディ領域(2)を有するIGBTセル(110)と、ベース領域(1)との間で第2のpn接合(9a)を形成しているアノード領域(2a)を有するダイオードセル(120)と、を含む。 - 特許庁
In a non-punch through-trench IGBT device with extremely low voltage drop quantity V_CEON, an n^- non-epitaxial float zone 126 constituting a part of a buffer area is formed in a single crystal silicon wafer 125 and an additional depletion stop layer 30 to be an n^+ buffer layer is formed on the surface of its bottom.例文帳に追加
極めて低い電圧低下量V_CEONの非パンチスルートレンチIGBTデバイスにおいて、単結晶シリコンウエハ125中に、バッファー領域の一部を構成するN^−非エピタキシャルフロートゾーン126とその底部表面にN^+バッファー層である追加の空乏ストップ層30を設ける。 - 特許庁
Related to a semiconductor layer (p+-AlGaN layer 6) just below a gate electrode, a semiconductor material whose band gap is larger than that forming other semiconductor layer (n-AlGaN layer 5), for example AlGaN, is used to provide a power device comprising GTO and IGBT of vertical structure.例文帳に追加
ゲート電極直下の半導体層(p^+-AlGaN層6)を、他の半導体層(n-AlGaN層5)を形成する半導体材料よりもバンドギャップの大きい半導体材料、例えばAlGaNを用いて、縦型構造のGTOやIGBTからなるパワーデバイスを実現する。 - 特許庁
The semiconductor device 100 that is a vertical IGBT includes a collector electrode 2, a p^+-type collector layer 4, an n^+-type buffer layer 6, an n^--type drift layer 8, a p-type body region 10, an n^+-type emitter region 12, a gate electrode 18, and an emitter electrode 14.例文帳に追加
縦型のIGBTである半導体装置100は、コレクタ電極2と、p^+型のコレクタ層4と、n^+型のバッファ層6と、n^−型のドリフト層8と、p型のボディ領域10と、n^+型のエミッタ領域12と、ゲート電極18と、エミッタ電極14を備えている。 - 特許庁
To provide a planar gate IGBT having a constitution which easily and effectively realizes the characteristics of low ON voltage and high-speed switching while avoiding deterioration of a breakdown voltage, increases of an input capacitance Cies as well as a feedback capacitance Cres and generation of oscillation upon short-circuiting a load.例文帳に追加
耐圧の低下、入力容量Cies及び帰還容量Cresの増加、負荷短絡時における発振の発生を回避しながら、容易且つ効果的に低オン電圧及び高速スイッチング特性を実現できる構成のプレーナゲート型IGBTを提供する。 - 特許庁
Then, dicing is performed for separation into individual semiconductor chips 10, thereby obtaining the semiconductor device wherein the cathode region 32 passes through the chip from its surface to rear at its side face, with an anode region 31 integrating an FWD portion 12, with an edge 14 being interposed therebetween, into an IGBT portion 11.例文帳に追加
そして、ダイシングによって個々の半導体チップ10に切り離すことによって、カソード領域32がチップ側面に表裏に貫通し、かつアノード領域31がエッジ部14を挟んで設けられたFWD部12を、IGBT部11と一体化させた構成の半導体装置が得られる。 - 特許庁
A semiconductor device 100 has an IGBT (Insulated Gate Bipolar Transistor) 101 and a PiN diode 102 formed in one body, and is provided with a trench 11, an n^+ emitter region 6, an emitter electrode 7, and a first channel region 2 and a second channel region 3 on the top surface side of an n^- support substrate 1.例文帳に追加
半導体装置100は、IGBT101およびPiNダイオード102が一体的に形成されており、n^-支持基板1のおもて面側に、トレンチ11、n^+エミッタ領域6、エミッタ電極7、第1のチャネル領域2および第2のチャネル領域3が設けられている。 - 特許庁
The microcomputer 124 finds, from data indicating relationship between on-resistance difference of the IGBTs stored in the memory 123 and a temperature difference associated with the on-resistance difference as well as the found on-resistance difference ΔR, a temperature difference ΔT associated with the on-resistance difference ΔR using the on-resistance R0 of the IGBT 110e as a reference.例文帳に追加
そして、メモリ123に記憶されているIGBTのオン抵抗の差とそれに伴う温度差の関係を示すデータと、求めたオン抵抗の差ΔRから、IGBT110eのオン抵抗R0を基準としてオン抵抗の差ΔRに伴う温度差ΔTを求める。 - 特許庁
Analog switches S1-S3 are used to select gate resistors RG1-RG3, a gate voltage is simulated with the selected gate resistor and a capacitor C1 simulating a gate capacitance, the gate voltage is applied to a current amplifier AMP, where current amplification is conducted and a charging/discharging voltage across a capacitor C2 provides a gate voltage of the IGBT.例文帳に追加
ゲート抵抗R_G1〜R_G3とアナログスイッチS1〜S3によるゲート抵抗切り替えを行い、このゲート抵抗とゲートキャパシタンスを模擬するコンデンサC1によってゲート電圧を模擬し、これを電流アンプAMPによって電流増幅し、コンデンサC2の充放電電圧でIGBTのゲート電圧を得る。 - 特許庁
An IGBT drive signal ruling the switching control is changed by adjusting either of the continuation time of an oscillation signal outputted by the oscillation circuit 11, frequency or a duty ratio as an intermittent oscillation signal for the light emission state of the discharge tube 4.例文帳に追加
放電管4の発光態様は、スイッチング制御を司るIGBT駆動信号を、発振回路11より出力される発振信号の継続時間、間欠発振信号としての周波数またはデューティー比の何れかを調整することによって変更することができる。 - 特許庁
An insulating gate type element is formed on the semiconductor substrate, and an a collector layer functioning as a collector at IGBT operation and a cathode/anode layer functioning as a cathode or anode of a reflux diode at reverse bias are formed adjacently to each other on the backside of the semiconductor substrate.例文帳に追加
半導体基板には、絶縁ゲート型の素子部が形成されており、半導体基板の裏面側には、IGBT動作時にコレクタとして機能するコレクタ層と、逆バイアス時に還流ダイオードのカソードもしくはアノードとして機能するカソード/アノード層が、互いに隣接して形成されている。 - 特許庁
A controller 30 generates and transmits control signals PWU (PWD) for controlling the respective operations of first and second arms (IGBT devices Q1, Q2) comprising a step-up converter and a signal SDWN for stopping the first and second arms.例文帳に追加
制御装置30は、昇圧コンバータを構成する第1および第2のアーム(IGBT素子Q1,Q2)の各々の動作を制御するための制御信号PWU(PWD)と、その第1および第2のアームをともに停止させるための信号SDWNとを生成して送信する。 - 特許庁
To propose a new technology capable of correcting current imbalance between respective voltage-driven type semiconductor elements, suppressing turn-off surge voltage and preventing erroneous ignition in an off state, with regard to the drive of the voltage-driven type semiconductor elements such as an IGBT or the like connected in parallel.例文帳に追加
並列接続されるIGBT等の電圧駆動型半導体素子の駆動に関連し、各電圧駆動型半導体素子間の電流アンバランスの是正、ターンオフサージ電圧の抑制、オフ状態での誤点弧防止を図ることができる新たな技術を提案することである。 - 特許庁
While a collector current flowing to a wiring inductance 60 on an emitter side generates electromotive force for suppressing the voltage of the gate input capacitor 34 at the time of turning on the IGBT 30, the stored energy of the gate coil 70 offsets the electromotive force, shortens turn-on time and reduces the turn-on loss.例文帳に追加
IGBT30のターンオン時にエミッタ側の配線インダクタンス60に流れるコレクタ電流がゲート入力容量34の電圧を抑制する起電力を発生するが、前記ゲートコイル70の蓄積エネルギーがこの起電力を相殺してターンオン時間を短縮させターンオン損失を軽減する。 - 特許庁
The current conversion circuit device comprises an input choke 52, and an H bridge 60 having first current valves 620, 720 and second current valves 660, 760, preferably RB and IGBT, for every branch wherein each current valve has a conduction direction and an interruption direction which can be switched.例文帳に追加
本願発明の回路装置は、入力チョーク(52)と、ブランチごとに好ましくはRB・IGBTであるそれぞれの第1電流弁(620、720)と第2電流弁(660、760)を有するHブリッジ(60)とを有し、各電流弁がスイッチング可能な通電方向と遮断方向とを有する。 - 特許庁
If a gate voltage of an IGBT 110d is higher than a mirror voltage Vm at an end time t4 of a normal mirror period Tm, a control circuit determines that a current controlling FET 121a has short-circuited or a current detecting resistance 121b has short-circuited.例文帳に追加
制御回路は、正常時のミラー期間Tmの終了時t4におけるIGBT110dのゲート電圧がミラー電圧Vmより高い場合、電流制御用FET121aのショート故障、又は、電流検出用抵抗121bのショート故障が発生していると判断する。 - 特許庁
The microcomputer 302 further determines whether or not power is supplied from a power supply circuit 311 and the 12 V power supply 100 is normal, and outputs a three-phase short signal 307 for controlling an IGBT operation based on the measured voltage when determining the 12 V power supply 100 is not normal.例文帳に追加
マイコン302はまた、電源回路311から電力が供給され、12V電源100が正常であるか否かを判定し、正常でないと判定した場合、測定した電圧に基づいてIGBTの動作を制御するための3相ショート信号307を出力する。 - 特許庁
Wiring patterns 3a, 3b on emitter substrates 3A, 3B are connected to emitters of corresponding IGBT chips 1A, 1B via aluminum wires 9A, 9B, and ends of the patterns 3a, 3b facing each other are connected to projected first and third pads 13AP1, 13BP3.例文帳に追加
エミッタ基板3A,3B上の配線パターン3a及び3bは、アルミワイヤー9A,9Bを介して、対応するIGBTチップ1A,1Bのエミッタに接続されており、パターン3a及び3bの互いに対向し合う端部には、突出状の第1、第3パッド部13AP1,13BP3が接続されている。 - 特許庁
The determinator 50 outputs an abnormality signal when determined that the detected value of the rise temperature to the cooling water temperature of the IGBT is larger than the tolerable rise temperature obtained from the map, from the temporal integrated value of the torque commands or the current commands and the map stored in the map memory 48.例文帳に追加
判定手段50は、トルク指令値または電流指令値の時間積算値と、マップ記憶手段48に記憶されたマップとから、IGBTの冷却水温に対する上昇温度の検出値がマップから得られる許容上昇温度よりも大きいと判定された場合に、異常信号を出力する。 - 特許庁
In a trench-gate IGBT of the so-called "thinned structure", wherein a channel region is thinned, a gate insulating film 6 and a gate electrode 7 are formed within a trench 5 forming a trench gate, the gate electrode 7 is made of a material, such as SiC having thermal conductivity higher than that of PolySi.例文帳に追加
トレンチゲート型であって、チャネル領域が間引かれたような構造である、いわゆる間引き構造のIGBTにおいて、トレンチゲートを構成するトレンチ5の内部に形成されたゲート絶縁膜6と、ゲート電極7のうち、ゲート電極7をPolySiよりも高熱伝導率である材料、例えば、SiCで構成する。 - 特許庁
An abnormality detecting processing part 18, after detecting abnormality of the ignition coil 3, makes high the voltage of an input terminal to which the ignition signal output from the ECU 1 is input, to notify abnormality, and makes low a voltage between a gate and an emitter of the IGBT 8 to automatically and forcibly stop coil operation.例文帳に追加
異常検知処理部18は、点火コイル3の異常検知後、ECU1から出力される点火信号が入力する入力端子の電圧をHIGHにして異常を知らせると同時に、IGBT8のゲート−エミッタ間電圧をLOWにして自動的にコイル動作を強制的に停止させる。 - 特許庁
Switching loss is lowered and total loss generated can also be lowered, while the on-voltage of the trench type IGBT is kept as low as that of the IEGT by dividing the mesa region held by the trenches into a plurality of p-type base regions and forming the restricted region in the mesa region as the emitter structure.例文帳に追加
トレンチで挟まれるメサ領域内を複数のP型ベース領域に分割し、メサ領域内のある限られた領域をエミッタ構造とすることで、トレンチ型IGBTのオン電圧をIEGT並みの低い状態のままで、スイッチング損失も低くし、トータルの発生損失を低減することができる。 - 特許庁
This sets the board potential of the control circuit IC3 to be stable GND potential, prevents the malfunction of a temperature sensor 7 due to the influences of electric wave noises, and avoids trouble in discharging the plug becomes unable in spite that an IGBT 5 is within a normal temperature range.例文帳に追加
これにより、制御回路IC3の基板電位が安定したGND電位となるようにすることができ、電波ノイズの影響による温度センサ7の誤作動を防止することが可能になり、IGBT5が正常温度範囲内であるにも関わらずプラグ放電が行えなくなることを防止することができる。 - 特許庁
When a slave mode is set in a TTL mode, in response to the preliminary light emission, flash lighting is conducted by activating an IGBT action signal S9 during a period from the activation of the flash light stating detection signal S3 to the activation of the flash light stop signal S4.例文帳に追加
TTLモードでスレーブモードが設定されている場合、撮影装置による予備発光に応答して、発光開始検出信号S3がアクティブになってから発光停止検出信号S4がアクティブになるまでの間、IGBT作動信号S9をアクティブにすることにより閃光発光を行わせる。 - 特許庁
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|