「IGBT」に関連した英語例文の一覧と使い方(23ページ目) - Weblio英語例文検索

On a semiconductor layer 12 of a semiconductor device 10, a first lifetime control region 32 is formed so as to continuously elongate over both a diode region 20 and an IGBT region 40 and to be provided in a range between a first depth and a second depth when observed from a surface of the semiconductor layer 12.例文帳に追加

半導体装置１０の半導体層１２には、ダイオード領域２０とＩＧＢＴ領域４０の双方に亘って連続して伸びているとともに、半導体層１２の表面から観測して第１深さと第２深さの間の範囲に設けられている第１ライフタイム制御領域３２が形成されている。 - 特許庁

The motor drive unit 100 includes a battery B, an inverter 14 to supply a driving current to an ac motor M1 by switching operation of IGBT devices Q3 to Q8, the capacitor C2 for smoothing which is arranged between the battery B and the inverter 14, and a controller 30 to control the switching operation of the inverter 14.例文帳に追加

モータ駆動装置１００は、バッテリＢと、ＩＧＢＴ素子Ｑ３〜Ｑ８のスイッチング動作により交流モータＭ１へ駆動電流を供給するインバータ１４と、バッテリＢとインバータ１４との間に配される平滑用のコンデンサＣ２と、インバータ１４のスイッチング動作を制御する制御装置３０とを備える。 - 特許庁

A plate-shaped mediating member 4 is interposed between semiconductor elements 1-3, such as switching elements or diode elements of an IGBT or the like, and coolants 5-6, and each semiconductor element 1-3, on its one side, and many coolants 5-6, on the other side, are fastened by screwing, so as to make one coolant.例文帳に追加

ＩＧＢＴなどのスイッチング素子やダイオード素子などの半導体素子１〜３と、冷却体５〜６との間に板状の仲介部材４を介在させ、その一方の面に各半導体素子１〜３を、他方の面に多数の冷却体５〜６を、ネジ止めによりそれぞれ締結し、１つの冷却体とする。 - 特許庁

The output point of the final stage transistor Tr1 of the drive circuit and the gate terminal G of an IGBT are connected through a gate resistor Rg1, one end of a capacitor Cex is connected to the gate resistor Rg1, and the other end of the capacitor Cex is connected to the power source Vcc of the drive circuit.例文帳に追加

本発明では、駆動回路の最終段トランジスタＴｒ１の出力点とＩＧＢＴのゲート端子Ｇとの間を、ゲート抵抗Ｒｇ１を介して接続し、ゲート抵抗Ｒｇ１にコンデンサＣｅｘの一端を接続し、コンデンサＣｅｘの他端を駆動回路の電源Ｖｃｃへ接続している。 - 特許庁

In this IGBT, by setting a ratio W1/W2 between the width W1 of a trench 2 and the interval W2 between one trench 2 and the other trench 2 within a range of 1 to 2, it becomes possible to optimize the electron current density and the conductivity modulation effect, to maintain pressure resistance, to suppress the characteristic variation, and to reduce largely on-resistance.例文帳に追加

本発明に係るＩＧＢＴでは、トレンチ２の幅Ｗ１とトレンチ２間の間隔Ｗ２との比（Ｗ１／Ｗ２）を１〜２の範囲で設定することで、電子電流密度と伝導度変調効果を最適にし、耐圧を保ち、特性のばらつきを抑えて、かつ、オン抵抗を大きく低減させることが可能となる。 - 特許庁

The FWD element 31b and the IGBT element 30b are disposed in this order in the direction from the base portion of the external connection terminal 52b to its tip, the opening of the terminal block 61b is disposed while facing the base portion, and the opening of the terminal block 60b is disposed while facing oppositely to the base portion.例文帳に追加

そして、外部接続用端子５２ｂの根本部分から先端の方向に、ＦＷＤ素子３１ｂ、ＩＧＢＴ素子３０ｂの順で配置され、端子台６１ｂの開口部分が根本部分に向いて配置され、端子台６０ｂの開口部分が根本部分とは逆方向に向いて配置される。 - 特許庁

To provide a method for manufacturing a semiconductor device in which an emitter and a gate finger electrode having a desired thickness can be formed without requiring exact control of etching thickness in the etching of a pressure-contact IGBT having an emitter and a gate finger electrode consisting of an extremely thin metal film.例文帳に追加

極めて薄い金属膜からなるエミッタおよびゲートフィンガー電極を有する圧接型ＩＧＢＴにおけるエッチングにおいて、エッチング厚さの厳密な制御を必要とすることなく、所望の厚さを有するエミッタおよびゲートフィンガー電極を形成することができる半導体装置の製造方法を提供する。 - 特許庁

The reverse conducting IGBT having many linear gate electrodes is characterized in that the dotted diode cathode regions on the reverse surface of the device chip have a nearly uniform XY lattice-shaped distribution, and a Y-directional lattice constant is made longer than an X-directional lattice constant parallel with the linear gate electrodes.例文帳に追加

本願発明は、多数の線状ゲート電極を有する逆導通型ＩＧＢＴにおいて、デバイスチップの裏面のドット状ダイオードカソード領域をほぼ一様なＸＹ格子状分布とするとともに、Ｙ方向の格子定数を線状ゲート電極と平行なＸ方向の格子定数よりも長くしたものである。 - 特許庁

In the semiconductor device 1 for which many unit elements of the T-IGBT of N channel are formed in parallel on a semiconductor substrate, a p^+ region 3 where an impurity concentration is higher than a base p^- region 58 is formed between the digit part 2-2 of an emitter n^+ region 2 formed in a ladder shape and the base p^- region 58.例文帳に追加

ＮチャネルのＴ−ＩＧＢＴの単位素子が半導体基板上に多数並列に形成される半導体装置１において、梯子型に形成されるエミッタｎ^+領域２の桁部分２−２とベースｐ^-領域５８との間に、ベースｐ^-領域５８よりも不純物濃度が高いｐ^+領域３を形成する。 - 特許庁

A deep diffusion part with high conductivity of a conductivity type same as a drift region is provided between adjacent trenches of a trench type IGBT and at the lower part of these trenches to reduce the resistance of a drift region to the electric current at the time when a device is turned on and the resistance component at the time when spreading resistance is turned on.例文帳に追加

デバイスがターンオンしているときの電流に対するドリフト領域の抵抗、および広がり抵抗のターンオン時の抵抗成分を小さくするように、トレンチタイプのＩＧＢＴの隣接するトレンチの間であって、これらトレンチの下方に、ドリフト領域と同じ導電性タイプの大きい導電度の深い拡散部を設ける。 - 特許庁

Further, the IGBT is provided with a collector electrode 22, an emitter electrode 40, and a gate electrode 36 neighbored to the p-_-type body region 42 connecting the n+_-type emitter region 38 to the n+_-type virtual emitter region 32 and the n-_-type drift region 28 ( in which the channel 44 is formed) through an insulation film 34.例文帳に追加

さらに、コレクタ電極２２と、エミッタ電極４０と、ｎ^＋型エミッタ領域３８とｎ^＋型仮想エミッタ領域３２を繋ぐ前記ｐ型ボディ領域４２及びｎ^−型ドリフト領域２８（チャネル４４が形成される領域）に絶縁膜３４を介して隣合うゲート電極３６を備えている。 - 特許庁

The measuring terminal 22A, the IGBT element and the photocoupler are provided for each of the plurality of loads 3, thereby easily individually controlling current supply to each load 3 by shutting off voltage application to the load 3 which is e.g., short-circuited, opened or determined defective in capacitance measurement of a previous step.例文帳に追加

測定端子２２Ａと、ＩＧＢＴ素子と、フォトカプラが、複数の負荷３毎にそれぞれ設けられているので、例えばショートまたはオープンとなっていたり、前工程の容量測定などで不良と判定された負荷３に対する電圧印加を遮断して、各負荷３への電流供給を容易に個別制御できる。 - 特許庁

An IGBT 10 comprises an n^+type emitter region 34, an n^-type drift region 26, a (p) type body region 28 formed between the emitter region 34 and the drift region 26, a trench gate 40 extending in the body region 28 from the emitter region 34 toward the drift region 26, and an insulator protrusion 60.例文帳に追加

ＩＧＢＴ１０は、ｎ^＋型のエミッタ領域３４と、ｎ^−型のドリフト領域２６と、エミッタ領域３４とドリフト領域２６を隔てているｐ型のボディ領域２８と、エミッタ領域３４からドリフト領域２６に向けてボディ領域２８内を伸びているトレンチゲート４０と、絶縁体の突出部６０を備えている。 - 特許庁

Moreover, the motor control circuit is equipped with means 23, 27, and 30 which switch the IGBT into an ON state when a battery 14 is connected normally in regard to its polarity to the motor control circuit, and also switch the switching element into an OFF state when the battery is connected reversely in regard to its polarity to the motor control circuit.例文帳に追加

また、モータ制御回路は、バッテリ１４がその極性に関してモータ制御回路に正常接続されたときにＩＧＢＴをオン状態に切り換えるとともに、バッテリがその極性に関してモータ制御回路に逆接続されたときに、スイッチング素子をオフ状態に切り換える手段２３、２７、３０とを備える。 - 特許庁

In a body region 30 of an insulated gate semiconductor device 20 which is constituted as a trench IGBT and in the body region 30 in a bonded part to an emitter region 32, a high concentration region 34 is formed by using P-type semiconductor whose impurity concentration is higher than that of the body region 30, so as not to be in contact with trench gates 28.例文帳に追加

トレンチＩＧＢＴとして構成された絶縁ゲート型半導体装置２０のボディ領域３０とエミッタ領域３２との接合部分のボディ領域３０内にトレンチゲート２８とは接触しないようボディ領域３０より不純物濃度が高いｐ型半導体により高濃度領域３４を形成する。 - 特許庁

Switching time of an element T1 at the low-current turn-off is shortened, by charging the output capacity of the element T1 with energy stored in the inductance L at the turn-off, by connecting a booster chopper circuit comprising an inductance L, switching elements M1 and M2 in parallel with a switching element T1 (IGBT) for the inverter and the like.例文帳に追加

インバータ等のスイッチング素子Ｔ１（ＩＧＢＴ）と並列にインダクタンスＬ，スイッチング素子Ｍ１，Ｍ２からなる昇圧チョッパ回路を接続し、ターンオフ時にインダクタンスＬに蓄えられたエネルギーで素子Ｔ１の出力容量を充電することにより、低電流ターンオフ時の素子Ｔ１のスイッチング時間を短縮する。 - 特許庁

To provide solder capable of joining an aluminum member, e.g., used as a radiation member and a member for relaxing heat stress of a semiconductor device represented by a power semiconductor module (such as an IGBT module) capable of high voltage-high current operations, e.g., as an inverter for an electric vehicle without interposing a plating layer or the like.例文帳に追加

たとえば電動車両用インバータとして高電圧、大電流動作が可能なパワー半導体モジュール（例えばＩＧＢＴモジュール）に代表される半導体装置の放熱部材や熱応力を緩和する部材等として用いられるアルミニウム部材をめっき層等を介さずに接合できるはんだを提供する。 - 特許庁

The chip structure 40 comprises a cell 20 of IGBT including a collector C, an emitter E and a gate G, a Zener diode 25 allocated at least between the collector and gate, a collector electrode 30 connected to the collector or a gate electrode 32 connected to the gate, and a diode electrode 36 connected to the Zener diode.例文帳に追加

チップ構造４０は、コレクタＣ、エミッタＥ及びゲートＧを含むＩＧＢＴのセル２０と；少なくともコレクタとゲートとの間に配置されたツェナーダイオード２５と；コレクタに接続されたコレクタ電極３０又はゲートに接続されたゲート電極３２と；ツェナーダイオードに接続されたダイオード電極３６と；を含む。 - 特許庁

An output point of a final stage transistor Tr1 of the drive circuit is connected to a gate terminal G of an IGBT via a gate resistance Rg1, one end of a capacitor Cex is connected to the gate resistance Rg1, and the other end of the capacitor Cex is connected to a power supply Vcc of the drive circuit.例文帳に追加

本発明では、駆動回路の最終段トランジスタＴｒ１の出力点とＩＧＢＴのゲート端子Ｇとの間を、ゲート抵抗Ｒｇ１を介して接続し、ゲート抵抗Ｒｇ１にコンデンサＣｅｘの一端を接続し、コンデンサＣｅｘの他端を駆動回路の電源Ｖｃｃへ接続している。 - 特許庁

Both positive DC output conductor 1 and negative DC output conductor 2 are allocated at almost the center in the longer side direction of a rectangular insulating substrate 13 and the semiconductor element chips 9, 11 such as IGBT or the like, and diode chips 10, 12 are allocated to hold such conductors in both sides thereof.例文帳に追加

正側直流出力導体１と負側直流出力導体２を、長方形状の絶縁基板１３上の長辺方向のほぼ中央部に配置するとともに、これらの導体を挟むように、ＩＧＢＴ等の半導体素子チップ９，１１およびダイオードチップ１０，１２をその両側に配置して構成する。 - 特許庁

Opposite sides of each n^+ type buffer layer 2 of each IGBT serve as virtual electrodes 11a, 11b, 12a and 12b and one virtual electrode 11b in the n^+ type buffer layer 2 of a cell 1 is connected with one virtual electrode 12a in the n^+ type buffer layer 2 of a cell 2 through a resistor 13.例文帳に追加

各ＩＧＢＴの各ｎ^+型バッファ層２の両側を仮想電極１１ａ、１１ｂ、１２ａ、１２ｂとし、セル１のｎ^+型バッファ層２に備えられた一方の仮想電極１１ｂとセル２のｎ^+型バッファ層２に備えられた一方の仮想電極１２ａとが抵抗１３を介して接続された構成とする。 - 特許庁

To provide a semiconductor device that can hold an effective breakdown voltage without extending a breakdown voltage holding area of a semiconductor device provided with power devices such as an IGBT, a power MOSFET and so on, and enhance sufficient short-circuit resistance without making the power devices high in resistance.例文帳に追加

本発明は、ＩＧＢＴやパワーＭＯＳＦＥＴなどのパワーデバイスを有する半導体装置の耐圧保持領域を広げることなく有効な耐圧保持を行い、しかもパワーデバイスの高抵抗化を行うことなく十分な短絡耐量を高めることができる半導体装置を提供することを目的とする。 - 特許庁

More specifically, by detecting that the voltage between the collector and the emitter of a switching element (IGBT) is moderately raised at the time of a low current compared with a normal time, and by increasing a gate-on resistant value at the time of succeeding switching, a switching operation is moderately performed, thus suppressing the surge voltage at FWD reverse restoration and the vibration of the high frequency.例文帳に追加

即ち、低電流時はスイッチング素子（ＩＧＢＴ）のコレクタ・エミッタ間電圧が通常時に比べ緩やかに上昇することを検出して、次のスイッチングではゲートオン抵抗値を大きくすることにより、スイッチング動作を緩やかにして、ＦＷＤ逆回復時のサージ電圧と高周波の振動を抑制する。 - 特許庁

Each arm of the power conversion device is connected to one chip connected in two parallel lines to semiconductor chips 11, 12 such as IGBT, for instance, connected serially to inductance or an element 14 equivalent to the inductance for the semiconductor chip 12, and a reflex diode 13 is connected in the contrary parallel lines thereto.例文帳に追加

電力変換装置の各アームを、ＩＧＢＴ等の半導体チップ１１，１２と２並列に接続された一方のチップ、例えば半導体チップ１２に対し直列にインダクタンスまたはインダクタンスと同等の要素１４を直列に接続し、これらと逆並列に還流ダイオード１３を接続して構成することにより、上記課題の解決を図る。 - 特許庁

The semiconductor device has, on a P type semiconductor substrate 1, a P+ type collector layer 8 electrically connected to a collector electrode 15 of an IGBT, a P+ type buried layer 4 connected with the P+ type collector layer 8, an N type buried layer 2 below the P+ type buried layer 4, and an N+ type buried layer 3 between the P+ type buried layer 4 and the N type buried layer 2.例文帳に追加

Ｐ型半導体基板１に、ＩＧＢＴのコレクタ電極１５と電気的に接続するＰ＋型コレクタ層８と、当該Ｐ＋型コレクタ層８と連続するＰ＋型埋め込み層４と、該Ｐ＋型埋め込み層４の下層のＮ型埋め込み層２と、該Ｐ＋型埋め込み層４と該Ｎ型埋め込み層２の間のＮ＋型埋め込み層３とを形成する。 - 特許庁

When the relay 9 is opened, current flow from the reactor 1 to the negative electrode terminal of the power supply connection terminal 5 or the step-up IGBT 2 is controlled by the diode 12a included in the protective circuit 12, and arc discharge from the relay 9 is controlled because the current flows from the reactor 1 through a diode 12b to the output terminal 7.例文帳に追加

リレー９が開放されると、保護回路１２に含まれるダイオード１２ａにより、リアクトル１から電源接続端子５の負極端子や昇圧用ＩＧＢＴ２に電流が流れることが抑制され、また、リアクトル１からダイオード１２ｂを通じて出力端子７に電流が流れるので、リレー９でのアーク放電の発生が抑制される。 - 特許庁

An overvoltage prevention circuit 100 is constituted of a Zener diode 20 connecting its cathode to the collector of an IGBT 3 and a resistor 21, and a capacitor 22 connected in parallel between the anode of the Zener diode 20 and the base of an input transistor (TR) 19 connected to the control signal input stage of a gate driving circuit 18 and capable of amplifying a clamp signal.例文帳に追加

過電圧防止回路１００は、ＩＧＢＴ３のコレクタにカソードが接続されたツェナーダイオード２０と、ツェナーダイオード２０のアノードとゲートドライブ回路１８の制御信号入力段に接続された、クランプ信号を増幅する入力トランジスタ１９のベースとの間に、並列に接続された抵抗２１およびコンデンサ２２とで構成されている。 - 特許庁

In an Insulated Gate Bipolar Transistor (IGBT) provided with a pair of main electrodes (emitter-collector electrodes) and a trench gate electrode 32 controlling the on-off state of the electric current flowing between a pair of the main electrodes, an n-type floating semiconductor region is formed in a body region 28 side from the bonding interface of the body region 28 and a drift region 26.例文帳に追加

一対の主電極（エミッタ・コレクタ電極）と、その一対の主電極間を流れる電流のオン・オフを制御するトレンチゲート電極３２を備えているＩＧＢＴ(Insulated Bipolar Transistor)において、ボディ領域２８とドリフト領域２６の接合界面よりボディ領域２８側にｎ型のフローティング半導体領域が形成されていることを特徴としている。 - 特許庁

Resistance values of an on driving resistor 121b and an off driving resistor 122b are set such that when both an on driving FET 121a and an off driving FET 122a are turned on, a gate voltage of an IGBT 110d becomes lower than an on-off threshold voltage beyond a predetermined range near the on-off threshold voltage, at which an on voltage is increased.例文帳に追加

オン駆動用抵抗１２１ｂとオフ駆動用抵抗１２２ｂの抵抗値は、オン駆動用ＦＥＴ１２１ａとオフ駆動用ＦＥＴ１２２ａがともにオンした場合に、ＩＧＢＴ１１０ｄのゲート電圧が、オン電圧が増加するオン、オフの閾値電圧付近の所定範囲外であって、オン、オフの閾値電圧より低くなるように設定されている。 - 特許庁

The intermediate electrode plate 20 is fixed by a support plate 21, the DUT pedestal 22 is located under the intermediate electrode plate 20, an IGBT module 1 is retained at a prescribed position, with its external terminals 1N and the like facing upward, and the respective external terminals are lifted/lowered by the cylinder 23 to be brought into contact/non-contact with the intermediate electrode plate 20.例文帳に追加

中間電極板２０はサポート板２１により固定され、ＤＵＴ載置台２２は、中間電極板２０の下部にあって、ＩＧＢＴモジュール１がその外部端子１Ｎ等を上向きの状態にして所定の位置に保持され、シリンダー２３により上下させることで各外部端子が中間電極板２０と接続・非接続の状態となる。 - 特許庁

The FWD-integrated IGBT has a p^+ heavily-doped collector layer 12 which determines the hole injection quantity, a p^- light-doped collector layer 11 serving for absorbing the variations in the wafer backside polishing quantity, and an n^+ collector short-circuited region 13 piercing the p^+ heavily-doped collector layer 12 and the p^- lightly-doped collector layer 11.例文帳に追加

本発明のＦＷＤ一体型ＩＧＢＴは、正孔の注入量を決めるｐ^＋高濃度コレクタ層１２と、ウェハ裏面研削量のばらつきを吸収するｐ^−低濃度コレクタ層１１と、ｐ^＋高濃度コレクタ層１２及びｐ^−低濃度コレクタ層１１を貫通しているｎ^＋コレクタ短絡領域１３とを有している。 - 特許庁

The ESD protection circuit 8 of the configuration efficiently protects a circuit to be protected by absorbing current noise, when the circuit to be protected is operated by the transistor 12, including the DMOS to prevent malfunctions due to latchup of the current noise and operating the IGBT (the transistor 13) of high-current absorption capacity by the thyristor effect with respect to a larger current during ESD.例文帳に追加

この構成のＥＳＤ保護回路８は、被保護回路動作時の電流ノイズに対しては、ＤＭＯＳからなるトランジスタ１２によって該電流ノイズを吸収させて、ラッチアップによる誤動作を防止し、より大きなＥＳＤ時の電流に対してはサイリスタ効果により電流吸収能力の高いＩＧＢＴ（トランジスタ１３）を並列動作させることで効率よく、被保護回路を保護する。 - 特許庁

Thereafter, when the diode element region is switched into an off-state, and an IGBT element region of any of the plurality of semiconductor devices is turned on, the carrier attenuation region is brought into a state without being depleted, and carriers present in the drift region are attenuated by the carrier attenuation region, and thereby a reverse recovery current in the diode element region is suppressed.例文帳に追加

この後、ダイオード素子領域をオフ状態に切り換え、複数の半導体装置のうちのいずれかのＩＧＢＴ素子領域をターンオンする場合には、キャリア減衰領域が空乏化されていない状態になり、ドリフト領域内に存在するキャリアが、このキャリア減衰領域によって減衰されるため、ダイオード素子領域の逆回復電流が抑制される。 - 特許庁

The supply power controller 110 includes: an input side filter circuit 111; an IGBT converter 112; a current transformer 113; a voltage measurement line 123; a power supply fluctuation detecting module feed forward circuit 114; a frequency converter circuit 115; an output side filter circuit 116; a current transformer 117; a voltage measurement line 118; and a load fluctuation detecting module feed back circuit 119.例文帳に追加

供給電力調節器１１０は、入力側フィルタ回路１１１、ＩＧＢＴ変換器１１２、カレントトランス１１３、電圧測定ライン１２３、電源変動検出手段フィードフォワード回路１１４、周波数変換回路１１５、出力側フィルタ回路１１６、カレントトランス１１７、電圧測定ライン１１８、及び負荷変動検出手段フィードバック回路１１９を備えている。 - 特許庁

A silicon carbide semiconductor device includes a silicon carbide substrate 1 and a silicon carbide drift layer 2 laminated on a first principal surface 1a of the substrate 1, which has a removal region 15 reaching the drift layer 2 from a second principal surface 1b, a region on the removal region 15 being an IGBT region 14 and the other region being a MOSFET region 13.例文帳に追加

本発明の炭化珪素半導体装置は、炭化珪素基板１と、基板１の第１主面１ａ上に積層された、炭化珪素ドリフト層２を備え、基板１は、第２主面１ｂからドリフト層２に達する除去領域１５を備え、除去領域１５上の領域がＩＧＢＴ領域１４、それ以外の領域がＭＯＳＦＥＴ領域１３である。 - 特許庁

The device executes signal transfer between drive and sense circuits through the drive and sense electrodes by a capacitive means, and permits a high-voltage device, such as IGBT, to be driven without the use of a high-voltage transistor, thereby eliminating the need of using an expensive fabrication process such as SOI when manufacturing a high-voltage gate drive circuit and an IC.例文帳に追加

装置は、駆動回路と感知回路との間の信号の転送を、駆動電極および感知電極を介して容量性手段によって行い、かつＩＧＢＴなどの高電圧装置を高電圧トランジスタを使用せずに駆動することが可能にされ、これにより高電圧ゲート駆動回路及びＩＣを製造する場合、ＳＯＩなどの高価な製造工程を使用する必要がなくなる。 - 特許庁

The semiconductor module comprises an insulating substrate 11 where an collector electrode 7 and an emitter electrode 8 are connected, an IGBT chip 1 and a diode chip 2 respectively bonded on the collector electrode 7 through a solder 12 for invert parallel connection on the insulating substrate 11, and a resistor 3 which is connected in series to the IGPT chip 1 and soldered to the emitter electrode 8.例文帳に追加

半導体モジュールは、コレクタ電極７とエミッタ電極８が接続された絶縁基板１１と、その絶縁基板１１上において逆並列接続されるように各々はんだ１２を介してコレクタ電極７に接合されたＩＧＢＴチップ１とダイオードチップ２と、ＩＧＢＴチップ１と直列接続され、エミッタ電極８にはんだ付けされた抵抗体３とを備える。 - 特許庁

An IGBT 100 includes a body region 4 formed on the surface layer of a drift layer 16 in an active region, a guard ring 10 formed on the surface layer of the drift layer 16 in the peripheral region to encircle the body region 4, and a collector layer 20 on a backside of the drift layer 16 ranging over the active region and the peripheral region.例文帳に追加

ＩＧＢＴ１００は、活性領域におけるドリフト層１６の表層に形成されているボディ領域４と、周辺領域におけるドリフト層１６の表層に形成されており、ボディ領域４を囲んでいるガードリング１０と、ドリフト層１６の裏面側に形成されており、活性領域と周辺領域に拡がっているコレクタ層２０を備えている。 - 特許庁

To provide an overcurrent protection circuit of power semiconductor element which controls, when a fault such as short-circuit is generated, a value of protection resistance for protecting a power semiconductor element, such as IGBT not to become extremely large value and thereby, to prevent the switching time of the power semiconductor element under the short-circuit conditions from becoming very long and also to prevent increase in losses at off condition.例文帳に追加

短絡などの異常時において、ＩＧＢＴなどの電力用半導体素子を保護する保護抵抗の値が極端に大きくならないようにし、もって、異常時における電力用半導体素子のスイッチング時間の長期化が防止できる上に、オフ時の損失の増加が防止できるようにした電力用半導体素子の過電流保護回路の提供。 - 特許庁

The vertical IGBT 10 includes a p-type collector region 21 provided on a rear layer part of a semiconductor substrate 20 and electrically connected with a collector electrode, an n-type emitter region 26 provided on a front layer part of the substrate 20 and electrically connected with an emitter electrode, and an insulative insulation wall 36 provided around an element part.例文帳に追加

縦型ＩＧＢＴ１０は、半導体基板２０の裏層部に設けられているとともにコレクタ電極に電気的に接続されているｐ型のコレクタ領域２１と、半導体基板２０の表層部に設けられているとともにエミッタ電極に電気的に接続されているｎ型のエミッタ領域２６と、素子部の周縁に設けられている絶縁体の絶縁壁３６を備えている。 - 特許庁

Accordingly, a depletion layer formed by the channel layer 37 in a drift layer 33 and a depletion layer formed by the resurf region 52 in the drift layer 33 are smoothly linked at around a boundary between the IGBT cell 10 and the diode cell 20 thereby easing electric field concentration at around the boundary to ensure the breakdown voltage of the semiconductor device.例文帳に追加

これにより、チャネル層３７によってドリフト層３３に形成される空乏層とリサーフ領域５２によってドリフト層３３に形成される空乏層とがＩＧＢＴセル１０とダイオードセル２０との境界付近で滑らかに接続されるので、当該境界付近における電界集中を緩和することができ、半導体装置の耐圧を確保することができる。 - 特許庁

The output stage circuit 270 of the display panel driving device comprises a low-side selector circuit 235 constituted by connecting inverters 232 and 233 and a buffer circuit 234 in series, n-channel IGBTs 236 and 237, a Zener diode 244 and a resistor 245 which are connected between the gate and the emitter of the IGBT 236, a buffer circuit 251, a high-side selector circuit 255 comprising an inverter 254.例文帳に追加

表示パネル駆動装置の出力段回路２７０は、インバータ２３２，２３３およびバッファ回路２３４を直列に接続してなるローサイドセレクタ回路２３５と、ｎチャネル型のＩＧＢＴ２３６，２３７と、ＩＧＢＴ２３６のゲート・エミッタ間にそれぞれ接続されたツェナーダイオード２４４および抵抗２４５と、バッファ回路２５１と、インバータ２５４からなるハイサイドセレクタ回路２５５とから構成される。 - 特許庁

If an output DC voltage V_dc is greater than the DC voltage target value, a switching operation of the IGBT constituting the full-bridge circuit 3 is stopped, and a full-wave rectifying circuit is constituted that is subject to the operation of only diodes.例文帳に追加

本発明は、平滑コンデンサ４の両端の直流電圧を監視し、これが直流電圧目標値Ｖ_ｃ未満であれば本来のＰＷＭ制御をフルブリッジ回路３の各スイッチング素子（ＩＧＢＴ）に対して行い、出力直流電圧Ｖｄｃが直流電圧目標値以上であれば、フルブリッジ回路３を構成しているＩＧＢＴのスイッチング動作を停止し、ダイオードのみの動作による全波整流回路とする。 - 特許庁

When the input- voltage monitoring section 2 detects a voltage drop of the commercial power source 1, the control section 19 normally starts supply of power from the inverter by breaking a switch 3, but when the excessive current is concurrently detected by the inverter-current detecting element 7, a switch 4 is turned off on since a short-circuit trouble in an IGBT that constitutes the inverter can be assumed.例文帳に追加

制御部１９は、入力電圧監視部２によって商用電源１の電圧低下を検出した場合には、スイッチ３を切断してインバータからの電力の供給を開始するのが通常であるが、インバータ電流検出素子７によって過大な電流が同時に検出された場合にはインバータを構成するＩＧＢＴの短絡故障が想定されるので、その場合にはスイッチ４をＯＦＦの状態にする。 - 特許庁

In an IGBT having a drain electrode 10 made of a heavy metal and a source electrode 28, a lattice defect region 32 for promoting the recombination of carriers and shortening a turn-off time is formed in an (n) drift region of an (n) epitaxial layer 14 formed on a substrate 12 by applying ions at an amount of 1.0×1011/cm2 or less through the drain electrode 10.例文帳に追加

重金属で構成されたドレイン電極１０及びソース電極２８を備えるＩＧＢＴにおいて、基板１２上に形成されたｎエピタキシャル層１４のｎドリフト領域にキャリアの再結合を促しターンオフ時間を短縮化させる格子欠陥領域３２を形成する際に、１．０×１０^11／ｃｍ^2以下の照射量でドレイン電極１０を介してイオンを照射して格子欠陥領域３２を形成する。 - 特許庁