「n²」に関連した英語例文の一覧と使い方(13ページ目) - Weblio英語例文検索

Power-source side nodes N2 of conversion parts 30-1 to 30-n are connected in common to a power supply terminal 22 for inputting a source voltage VSS1(=-4.5 V).例文帳に追加

変換部３０-1〜３０-nの電源側のノードＮ２は、電源電圧ＶＳＳ１（＝−４．５Ｖ）を入力するための電源端子２２に共通に接続されている。 - 特許庁

In addition, the drainage control water leading dryer apparatus 1 is configured so that a pressure and a flow speed of the IPA vapor and the nitrogen gas N2, and a drainage speed from the drainage opening 17 can be variably adjusted.例文帳に追加

又、ＩＰＡ蒸気および窒素ガスＮ２の圧力と流速、並びに、排水口１７からの排水速度は可変調整可能に構成する。 - 特許庁

Polarity select signals SWA and SWB are supplied to the gates of the NMOS TRs N2 and N2 of the bridge circuit 1 through NMOS TRs N23 and N26 as TRs for separation.例文帳に追加

ブリッジ回路１は、ブリッジ接続された４つの電流切替用トランジスタＮ１〜Ｎ４を備え、その出力ノードＡ，Ｂが負荷に接続され、一方の対角方向のトランジスタのペアが同時にオン、他方の対角方向のトランジスタのペアが同時にオフとなることにより負荷に供給される出力電圧の極性を切り替える。 - 特許庁

Upon generation of a dump power ΔW not charging an energy storage device B on regenerative braking of a vehicle, a voltage is generated between neutrals N1 and N2 by using the zero voltage vectors of inverters 20 and 30, and the generated dump power ΔW is consumed by a resistor 50 connected between neutrals N1 and N2.例文帳に追加

車両の回生制動時に蓄電装置Ｂに充電されない余剰電力ΔＷが発生したとき、インバータ２０，３０の各々のゼロ電圧ベクトルを用いて中性点Ｎ１，Ｎ２間に電圧を発生させ、発生した余剰電力ΔＷを中性点Ｎ１，Ｎ２間に接続された抵抗５０によって消費させる。 - 特許庁

The oscillator is configured to comprise a 1st differential pair circuit 1 comprising N-MOS transistors(TRs) N1, N2, a 2nd differential pair circuit 2 comprising N-MOS TRs N3, N4, and a resonance circuit 3, where mutual conductance gm1 of the TRs N1, N2 is selected smaller than the mutual conductance gm2 of the TRs N3, N4.例文帳に追加

第１差動対回路１と第２差動対回路２、及び共振回路３からなり、第１差動対回路１を形成するＮ−ＭＯＳトランジスタＮ1，Ｎ2のコンダクタンスｇｍ１より、第２差動対回路２のコンダクタンスｇｍ２を大きくなるようにすることで、ＮチャンネルＭＯＳトランジスタＮ1〜Ｎ4によって発振器を構成するようにした。 - 特許庁

The voltage selection unit 110 applies a first voltage V1 to a first node n1 and a second voltage V2 to a second node n2 when a control signal is a first value and applies a third voltage V3 to the first node n1 and a fourth voltage V4 to the second node n2 when the control signal is a second value.例文帳に追加

電圧選択部１１０は、制御信号が第１値である場合、第１電圧Ｖ１を第１ノードｎ１に印加し、かつ第２電圧Ｖ２を第２ノードｎ２に印加し、制御信号が第２値である場合、第３電圧Ｖ３を第１ノードｎ１に印加し、かつ第４電圧Ｖ４を第２ノードｎ２に印加できる。 - 特許庁

The projection system is constituted so that the array includes a plurality of subarrays discretely arranged to have a space in the predetermined direction on the substrate, and a space width (a first width) in the predetermined direction has [n1/n2] times (n1 and n2 are positive integers) of a subarray width (a second width) in the predetermined direction.例文帳に追加

投射系は、上記アレイが、基板上において、上記所定方向にスペースをもって離散的に配列された複数のサブアレイを含み、かつ、上記所定方向におけるスペースの幅（第１幅）が、上記所定方向におけるサブアレイの幅（第２幅）の［ｎ１／ｎ２］倍（ｎ１、ｎ２は正の整数）となるように構成されている。 - 特許庁

Differential input signals Vin+, Vin- are received by a differential input/single-phase output type voltage/current converting amplifier Gm1, a single-phase output signal of the voltage/current converting amplifier Gm1 is received by one floating register comprised of transistors P1, N2, and transistors P2, N2 of the output stage are driven by the floating register.例文帳に追加

差動入力信号Ｖin+，Ｖin-を差動入力／単相出力型の電圧−電流変換増幅器Ｇｍ１で受け、電圧−電流変換増幅器Ｇｍ１の単相出力信号をトランジスタＰ１，Ｎ２による一つのフローティングレジスタで受けて、フローティングレジスタにより出力段のトランジスタＰ２，Ｎ２を駆動する。 - 特許庁

When drying wafers W, first inclination means 33 controls a lifter 8 so that the wafers W are inclined in a direction vertical to the surface of the lifter 8 holding a plurality of wafers W respectively having patterns formed on respective surfaces in a vertical posture in a state that N2 is supplied from an N2 supply nozzle 28.例文帳に追加

ウエハＷを乾燥させる際に、まず、Ｎ2供給ノズル２８からＮ2を供給させた状態で表面にパターンが形成された複数枚のウエハＷを垂直姿勢で保持したリフタ８の表面に対して垂直方向にウエハＷを傾けるように、第１の傾斜手段３３は、リフタ８を制御する。 - 特許庁

In this developing device, developer is ejected to the surface of a glass substrate by a nozzle polymer 77 while the glass substrate is rotated, and the nozzle polymer 77 is surrounded by a cover 78, and N2 gas is sprayed from an N2 spraying body 80 so that the developer ejected from the nozzle polymer 77 can be shield from an in-cover atmosphere.例文帳に追加

ガラス基板Ｇを回転させながらガラス基板Ｇ表面にノズル集合体７７より現像液を吐出する一方で、ノズル集合体７７をカバー７８で囲繞すると共に、ノズル集合体７７から吐出される現像液をカバー内雰囲気から遮蔽するようにＮ２噴出体８０よりＮ２ガスを噴出している。 - 特許庁

Further, when wavelength of usage light is λ, incident angle is θ, refractive index of an incident medium is n1 and refractive index of a structure 2 is n2, the period of the structure is λ/(n1sinθ+n2) or less, thereby, the occurrence of transmission light due to higher order diffraction is eliminated and the optical element having high light availability is attained.例文帳に追加

また、使用する光の波長をλ、入射角をθ、入射媒体の屈折率をｎ1、構造体２の屈折率をｎ2とした場合、構造体の周期がλ／(ｎ1sinθ＋ｎ2)以下であることにより、高次の回折による透過光の発生がなくなり、光利用効率の高い光学素子を実現することができる。 - 特許庁

A first core 16A with a refractive index n1 which satisfies the relationship of n2/n1=2^-1/2 and a second core 16B with a refractive index n2 are joined to a planate surface boundary 161 inclined at 45 degrees to the light moving direction, so as to form a waveguide 16 which has a metallic reflective layer 18 for the core as a clad.例文帳に追加

ｎ２／ｎ１＝２^−１／２の関係を満たす屈折率ｎ１の第１のコア１６Ａと、屈折率ｎ２の第２のコア１６Ｂとを、光の移動方向に対して４５°傾斜した平面状の界面１６１で接合し、このコアを金属製の反射層１８をクラッドとした導波路１６を形成する。 - 特許庁

The frequency of the clock SN1 for arithmetic operation generated by a means N1 of creating a clock for operation is controlled in accordance with the amount of arithmetic operation by an operation means N2 so as to match the necessary and sufficient clock frequency to the amount of its arithmetic operation by control means N5 while the operation means N2 performs arithmetic operation.例文帳に追加

演算手段Ｎ２が演算処理を行っている間は、制御手段Ｎ５により、演算用クロック作成手段Ｎ１が生成する演算用クロックＳＮ１の周波数を、演算手段Ｎ２による演算処理量に従って、その演算処理量に必要十分なクロック周波数に合わせるように制御する。 - 特許庁

The positions (N2) of the second light source and the first camera are coincident with each other in a space as in the case of the positions (N1) of the first light source and the second camera.例文帳に追加

第２の光源及び第１のカメラの位置（Ｎ２）は、第１の光源及び第２のカメラの位置（Ｎ１）がなっていると同様に空間内において一致している。 - 特許庁

The inspection image N2 is set to a rolling up starting inspection image and inspection images following this are taken out of inspection image rows and are displayed on a screen 25a one by one at a predetermined rate.例文帳に追加

検査画像Ｎ２を捲り開始検査画像として、これに続く検査画像が検査画像列から取り出され、所定の速度でスクリーン２５ａに順次表示される。 - 特許庁

In the glove box 17, a device is sealed airtightly in a hollow package to obtain a package 2 for an electronic component which is constituted such that a functional element is sealed airtightly with the N2 gas mixed with the He gas in the hollow package.例文帳に追加

これにより、中空のパッケージ内に機能素子を、Ｎ_2ガスにＨｅガスを混入させたガスと共に気密封止してなる電子部品用パッケージ２が得られる。 - 特許庁

When the secondary-side voltage V2 (actual value) shown by the curve N2 is almost matched with the secondary-side voltage command value V2^*, the command DUTY^* shown by the curve Dn is also stabilized.例文帳に追加

曲線Ｎ２で示す２次側電圧Ｖ２（実測値）が、２次側電圧指令値Ｖ２^＊に略一致になると、曲線Ｄｎで示す指令ＤＵＴＹ^＊も安定する。 - 特許庁

The base line position N1 of an ordinary sewing needle shogging pattern and the ordinary base line positions N2 and N3 of the beginning or end stop sewing patterns are made settable identically or discretely (A and B).例文帳に追加

通常縫い針振りパターンの基線位置Ｎ1と始め又は終わり止め縫いパターンの基線位置Ｎ2、Ｎ3を同一にあるいは個別に設定可能とする（Ａ、Ｂ）。 - 特許庁

The P2 receives an input AIN of the analog switch by its source, a source and a gate of the N2 are connected, and the source receives a power source potential VDD of the analog switching circuit.例文帳に追加

Ｐ２はソースにアナログスイッチの入力ＡＩＮを受け、Ｎ２はソースとゲートとが接続され、かつ、ソースに当該アナログスイッチ回路の電源電位ＶＤＤを受ける。 - 特許庁

To provide a method and a device for treating exhaust gas for efficiently adsorbing NO_X contained in exhaust gas of an automobile or the like by a plasma reactor and reducing NO_X to N_2.例文帳に追加

自動車等の排気ガス中に含まれるＮＯ_Xをプラズマリアクタにより効率よく吸着しかつNOxをN2に還元する排気ガスの処理方法及び処理装置を提供する。 - 特許庁

The protrusive body 230 is arranged with a prescribed height in a position substantially on an axis N1-N2 of the first vortex chamber 206, spaced from the inner peripheral wall of the first vortex chamber 206.例文帳に追加

突状体２３０は、第１渦室２０６の内周壁から離間した、第１渦室２０６のほぼ軸心Ｎ１−Ｎ２上の位置に、所定の高さで配置されている。 - 特許庁

The digital signal n1 is acquired and stored, and then the supply voltage (Va, Vb) of the sensor 2 is inverted (in an inverting circuit 8) to acquire a new digital signal n2.例文帳に追加

ディジタル信号（ｎ１）は、獲得されて格納した後、センサ（２）の供給電圧（Ｖａ，Ｖｂ）が（反転回路８で）反転され、新たなディジタル信号（ｎ２）が獲得される。 - 特許庁

As for the part of the noise N2 penetrating inward from the counter L, the visibility as the noise can be reduced by painting out the part in the color approximate to the color of the character.例文帳に追加

また、輪郭Ｌよりも内部に入り込んだ部分（Ｎ２）は、キャラクターの近似色で塗りつぶしておくことによってノイズとしての視認性を低減することができる。 - 特許庁

A first detection circuit 11 uses resistor R11, R12 or the like to divide a voltage of a power supply and gives the divided voltage to a gate of an NMOS TR N2.例文帳に追加

第１検出回路１１は、電源の電圧を抵抗Ｒ１１、Ｒ１２等で分圧し、分圧電圧をＮＭＯＳトランジスタＮ２のゲートに供給するようになっている。 - 特許庁

The pulse generation means 21 includes a capacitor C1 charged with a current 11, a capacitor C2 charged with a current 12, a NOR circuit N1, and a NOR circuit N2.例文帳に追加

パルス発生手段２１は、電流Ｉ１により充電されるコンデンサＣ１、電流Ｉ２により充電されるコンデンサＣ２、ＮＯＲ回路Ｎ１、およびＮＯＲ回路Ｎ２を有する。 - 特許庁

Thereafter, the paper sheet P is transported by a transport roller 25 to a second nip N2 between the fixing roller 21 and a separation roller 24 while being tightly adhered to the fixing roller 21 .例文帳に追加

その後、用紙Ｐは、搬送ローラ２５によって定着ローラ２１に密着した状態で、定着ローラ２１と分離ローラ２４との第２のニップＮ２に搬送される。 - 特許庁

When the error rate n3 of the received message 30 is lower than the error rate n2 of the existing message M2, the existing message M2 is discarded and the received message 30 is stored newly.例文帳に追加

受信メッセージ３０のエラー率ｎ３が既存メッセージＭ２のエラー率ｎ２より低い場合は、既存メッセージＭ２を破棄して受信メッセージ３０を新規に保存する。 - 特許庁

A nonvolatile memory circuit is provided with a second transistor N2 being in relation for current mirror connection for a first transistor N1-Nn connected to each bit line 12.例文帳に追加

不揮発性メモリ回路において、各ビット線１２に接続された第一のトランジスタＮ１−Ｎｎに対してカレントミラー接続の関係にある第二のトランジスタＮ２を設ける。 - 特許庁

Optically the optical interference layer is eliminated, thereby setting the ratio of a refractive index n2 of the recording layer after recording to a refractive index n1 of the recording layer before recording in a wavelength λ to be 0.8 or below.例文帳に追加

光干渉層６を省略し、記録層の波長λにおける記録後屈折率ｎ_2に対する記録前屈折率ｎ_1の比を０．８以下としてもよい。 - 特許庁

Transistors Q10, Q14 of the latch section separate output nodes N1, N2 of the sampling section from output nodes N3, N4 of the latching section at the time of precharging, respectively.例文帳に追加

ラッチ部のトランジスタＱ１０及びＱ１４は、このプリチャージの際に、サンプル部出力ノードＮ１及びＮ２と、ラッチ部出力ノードＮ３及びＮ４とをそれぞれ切り離す。 - 特許庁

When a standard display device P1 is connected to the first communication network N1, the engine information on the outboard motor 6 is transmitted to the second communication network N2.例文帳に追加

標準表示機器Ｐ１が第１の通信ネットワークＮ１に接続されている場合に、第２の通信ネットワークＮ２に船外機６のエンジン情報を送信する。 - 特許庁

Since the speed of the laminar flow is faster than the maximum speed of the operating section and the diffusing speed of air, the contamination of the N2 of the flow which is caused when the laminar flow is mixed with the air is minimized.例文帳に追加

層流の速度は動作部分の最大速度および空気の拡散速度より速く、それによって空気と混合することによるＮ_2の汚染は最小化される。 - 特許庁

A pot core 4 made of a magnetic body is covered to the bobbin 2 to apply magnetic shield to the outer circumferences of the input winding N1, the tuning winding N2, and the output winding N3.例文帳に追加

ボビン２には磁性体のポットコア４を被せてボビン２に巻回した入力巻線Ｎ１、同調巻線Ｎ２、出力巻線Ｎ３の外周を磁気シールドする。 - 特許庁

Thus, it is made possible to read out a data from a memory cell 10 in the state in which the output node N2 of the flip-flop circuit is separated from the 2nd bit line BL_R.例文帳に追加

これにより、フリップフロップ回路の出力節点Ｎ２が第２ビット線ＢＬ＿Ｒから分離された状態でメモリセル１０からデータを読み出せるようにする。 - 特許庁

The refractive index n2 of a light absorption material forming a louver-like light absorption wall array is set slightly lower than the refractive index n1 of a light transparent material which is a base material.例文帳に追加

ルーバー状の光吸収壁列を形成する光吸収材料の屈折率ｎ２を基材となる光透過性材料の屈折率ｎ１より僅かに低くする。 - 特許庁

A driving current Id flowing to the load 13 is set according to a resistance R1 connected between the transistor Q2 and a ground and a driving voltage Vd at a node N2.例文帳に追加

負荷１３に流れる駆動電流Ｉｄは、トランジスタＱ２とグランドとの間に接続された抵抗Ｒ１と、ノードＮ２の駆動電圧Ｖｄに応じて設定される。 - 特許庁

After a container is washed, a nozzle unit 10 is inserted into a washing tank 16, and, in that state, steam from a steam-supplying source 20 is fed into a suction nozzle N2.例文帳に追加

容器洗浄後において、ノズルユニット１０が洗浄槽１６内に差し込まれ、その状態で蒸気供給源２０からの蒸気が吸引ノズルＮ２内に送り込まれる。 - 特許庁

A titanium thin film 9 is deposited for about 300Å (Fig.1 (b)) and heat treatment is performed in N2 atmosphere for ten seconds at 700°C and unreacted titanium is removed (Fig.1 (c)).例文帳に追加

次に、チタン薄膜９を３００Å程堆積し（図１（ｂ））、Ｎ_2雰囲気中に、７００℃で１０秒間の熱処理を行った後未反応チタンを除去する（図１（ｃ））。 - 特許庁

Assuming coupling coefficient k of an insulated converter transformer PIT equals approximately k=0.7 or less, a high frequency choke coil L 20 is connected in series to primary winding N1 or secondary winding N2.例文帳に追加

絶縁コンバータトランスＰＩＴの結合係数ｋ＝0.7程度以下として、一次巻線Ｎ1又は二次巻線Ｎ2に対して高周波チョークコイルＬ20を直列に接続する。 - 特許庁

A node N1 is connected to an input-side of the delay circuit, and a potential generated at the node N1 is delayed by a predetermined time period and then supplied to a node N2 at an output-side.例文帳に追加

ノードＮ１には，遅延回路の入力側が接続されており，ノードＮ１に発生する電位を所定の時間遅延させて出力側のノードＮ２に供給する。 - 特許庁

The sense amplifier SA adjusts the reference voltage Vrefb of a constant current source 80 to set nodes N1 and N2 to high potential levels, e.g., 0.6V or more.例文帳に追加

本願構成のセンスアンプＳＡは、定電流源８０の基準電圧Ｖｒｅｆｂを調整してノードＮ１，Ｎ２を高い電位レベルたとえば０．６Ｖ以上に設定する。 - 特許庁

Through-holes 21F, 21D are formed to penetrate the pressure receiving plate 21 in the thickness direction for inserting impact tools therein for fastening the nuts N1, N2.例文帳に追加

受圧板２１にはナットＮ１，Ｎ２を締結するためのインパクト工具を挿通することのできる貫通孔２１Ｆ，２１Ｄが板厚方向に貫通して形成されている。 - 特許庁

Dispersion of refractive indices of the optical waveguide path 12 (refractive index: N2) and the optical thin film 14 (refractive index: N1) is different and size relation of the refractive indices is inverted by wavelength.例文帳に追加

光導波路１２（屈折率：Ｎ２）と光学薄膜１４（屈折率：Ｎ１）の屈折率分散は異なっており、波長によって屈折率の大小関係が逆転する。 - 特許庁

When a noise (at H level) is mixed in the input signal in this state, a part of the noise is discharged to ground via the NMOS TR N2 that has become conductive.例文帳に追加

この状態で、入力信号にノイズ（Ｈレベル）が混入した場合、ＯＮ状態となっているＮＭＯＳトランジスタＮ２を介して、そのノイズの一部がグラウンドに放電される。 - 特許庁

An inverter transistor Q1 is arranged between input terminals 11, 12, and a synchronous rectification device TR1 is arranged between a secondary winding N2 and the output terminals 13, 14.例文帳に追加

インバータトランジスタＱ１が入力端子１１，１２間に設けられ、２次巻線Ｎ２と出力端子１３，１４との間に同期整流用素子ＴＲ１を有する。 - 特許庁