「n²」に関連した英語例文の一覧と使い方(18ページ目) - Weblio英語例文検索

When the value D1 is larger than a reference distance L1, the clamp signal is set to IC2 smaller than IC1 and the integrate number is set to N2, then a 2nd range-finding value D2 is detected (S4 and S5).例文帳に追加

この第１の測距値Ｄ1が基準距離Ｌ1より大きいときに更に、クランプ信号をＩc1より小さいＩc2に設定し、積算数をＮ2に設定して、第２の測距値Ｄ2を検出する（Ｓ４，Ｓ５）。 - 特許庁

A main control section 18 acquires rear sprocket revolutions P by multiplying the rotation speed N2 by a gear ratio R, and acquires differential revolutions ΔN by subtracting the rear sprocket revolutions P from the rotation speed N1.例文帳に追加

主制御部１８では回転速度Ｎ２にギヤ比Ｒを乗算してリアスプロケット回転数Ｐを求め、回転速度Ｎ１からリアスプロケット回転数Ｐを減算して差回転数ΔＮを求める。 - 特許庁

Then a consecutive number N which is smaller in the 1st and 2nd consecutive numbers N1, N2 is selected and the same pixel value as that of the corresponding pixel E20 is given to the pixels whose consecutive number is N.例文帳に追加

そして、第１の連続数Ｎ１および第２の連続数Ｎ２のうち小さい方の連続数Ｎを選択し、この連続数Ｎの画素に対して対応画素Ｅ２０の画素値と同一の画素値を与える。 - 特許庁

The overvoltage protection part has a Pch transistor P1 connected between the bus line 42 and the transistor N3 and a Nch transistor N2 connected between a back gate of the transistor P1 and the power supply line 41.例文帳に追加

過電圧保護部は、バスライン４２とトランジスタＮ３との間に接続されるＰｃｈトランジスタＰ１と、トランジスタＰ１のバックゲートと電源配線４１との間に接続されるＮｃｈトランジスタＮ２とを有する。 - 特許庁

N2 gas is fed at 0.5-3.0 slm to a BPSG film 2 formed on a semiconductor substrate 1, thereby annealing it and then connection holes 6 are formed in the annealed BPSG film.例文帳に追加

半導体基板１上に形成したＢＰＳＧ膜２に、Ｎ_2ガスを０．５ｓｌｍ以上３．０ｓｌｍ以下供給してアニール処理を施し、このアニール処理後のＢＰＳＧ膜に接続孔６を形成する。 - 特許庁

When a start signal STA is set to be "H", current flows through a constant current part 10 and control voltage for bias to a referential voltage part 20 and an output part 30 respectively occurs at nodes N1, N2.例文帳に追加

起動信号ＳＴＡを“Ｈ”にすると定電流部１０に電流が流れ、ノードＮ１，Ｎ２には、それぞれ基準電圧部２０及び出力部３０に対するバイアス用の制御電圧が発生する。 - 特許庁

Then, the substrate is arranged in the reactor of an HVPE apparatus and a CrN film is obtained by nitriding for 30 minutes in supplying a carrier gas consisting only of N2 and an NH3 gas after the temperature is raised up to 1,080°C.例文帳に追加

次いで、基板をＨＶＰＥ装置のリアクターに配置して、１０８０℃まで昇温した後、Ｎ2のみからなるキャリアガスとＮＨ3ガスを供給しながら３０分間窒化しＣｒＮ膜を得た。 - 特許庁

In a node (N2 to N6 of (a), N3, N4 and N6 of (b) and N4 of (c)) to which a plurality of adjacent nodes are connected, further transmits received performance data from a certain adjacent node to different adjacent nodes.例文帳に追加

また、複数の隣接ノードが接続されているノード〔（ａ）のＮ２〜Ｎ６、（ｂ）のＮ３，Ｎ４，Ｎ６、（ｃ）のＮ４〕では、さらに、或る隣接ノードからの受信演奏データが別の隣接ノードに送信される。 - 特許庁

The inverters 10, 20 execute power conversion between a commercial power supply 92 electrically connected to neutral points N1, N2 via power lines ACL1, ACL2 and the capacitor device B during a charge/discharge mode.例文帳に追加

インバータ１０，２０は、充放電モード時、電力ラインＡＣＬ１，ＡＣＬ２を介して中性点Ｎ１，Ｎ２に電気的に接続される商用電源９２と蓄電装置Ｂとの間で電力変換を行なう。 - 特許庁

Since the amplifying part 20 is driven by a boosted voltage VCP generated in a boosting part 50, the signals V2 outputted from the node N2 to the output part 30 become higher than the power supply voltage VDD.例文帳に追加

増幅部２０は、昇圧部５０で生成された昇圧電圧ＶＣＰで駆動されるので、ノードＮ２から出力部３０に出力される信号Ｖ２は、電源電圧ＶＤＤよりも高くなる。 - 特許庁

In the level shift circuit comprising pMOS transistors (TRs) 111, 112, nMOS TRs 113, 114, and an inverter 117, nMOS TRs 115, 116 are added between a node N2 and a ground line.例文帳に追加

ｐＭＯＳトランジスタ１１１，１１２と、ｎＭＯＳトランジスタ１１３，１１４と、インバータ１１７とからなるレベルシフト回路において、ノードＮ２とグランドラインとの間に、ｎＭＯＳトランジスタ１１５，１１６を追加する。 - 特許庁

The lens-functioned composite optical element includes: a first spherical lens 1a having a refractive index nl; a second spherical lens 1b having a refractive index n2; and the optical element 3 disposed between the lenses 1a and 1b.例文帳に追加

レンズ機能複合型光学素子は、屈折率ｎ１を有する第１球面レンズ１ａと、屈折率ｎ２を有する第２球面レンズ１ｂと、それらの間に配置された光学素子３とを備えている。 - 特許庁

The secondary-side resonance circuit includes a secondary-side parallel resonance circuit, in which a resonance frequency fop2 is controlled by a secondary side parallel resonance capacitor C3 and an inductor L2 which occurs in the secondary winding N2.例文帳に追加

また、２次側共振回路は、２次側並列共振コンデンサＣ３と２次巻線Ｎ２に生じるインダクタＬ２とによって共振周波数ｆｏｐ２が支配を受ける２次側並列共振回路を具備する。 - 特許庁

When the screws N2 are loosened to move the cam plate 34 to the direction of Z axis, the adjustment of the base block 20 in the Tangential direction is made, and the height of the base block 20 is adjusted by adjusting also the opposite side.例文帳に追加

ねじＮ２を弛め、カムプレート３４をＺ軸方向に移動させると、ベースブロック２０のＴａｎｇｅｎｔｉａｌ方向の調整がなされ、反対側も調整することでベースブロック２０の高さ調整がなされる。 - 特許庁

Before the introduction of a gaseous starting material into a vacuum tank 2, gaseous N2, or the like, as cooling gas has been introduced from a gas jetting port 7 of a shower plate 5 into the vacuum tank 2.例文帳に追加

本発明の成膜方法では、原料ガスを真空槽２内に導入する前に、Ｎ_2ガス等を冷却ガスとしてシャワープレート５のガス噴出口７から真空槽２内に導入している。 - 特許庁

A subtraction means obtains a difference between rotational speeds N1, N2 of each motor detected by arithmetic operation by a rotational speed detection means, a comparison means compares this difference with a predetermined value N0.例文帳に追加

減算手段は、回転速度検出手段によって演算して検出された各モータ毎の回転速度Ｎ１，Ｎ２の差を求め、比較手段は、この差が、予め定める値Ｎ０と比較する。 - 特許庁

The gas guiding pipe 4 shares film-forming gas and purge-gas supply pipes, and guides N2 gas as the purge gas into the reactive pipe after film-forming process with a semiconductor wafer.例文帳に追加

このガス導入管４は成膜ガス及びパ−ジガス供給管を共用しており、半導体ウエハに対して成膜処理が行われた後、パ−ジガスとしてＮ2 ガスを反応管内に導入する。 - 特許庁

The n-type MOS field effect transistor N2 is subjected to conduction control based on an identical address signal A and turned off under a state where a potential difference appears between the node Q and the ground VSS.例文帳に追加

このｎ型ＭＯＳ電界効果トランジスタＮ２は、同一のアドレス信号Ａに基づき導通制御され、且つノードＱとグランドＶＳＳとの間に電位差が生じた状態でオフとされる。 - 特許庁

Since the light refraction index (n1) of the insulation film 23 and the light refraction index (n2) of a liquid crystal layer 5 are mutually different, reflected light L0 can have a desired scattering property even when the reflex film 22 is flat.例文帳に追加

絶縁膜２３の光屈折率（ｎ１）と液晶層５の光屈折率（ｎ２）は互いに異なっているので、反射膜２２は平坦でも反射光Ｌ０は所望の散乱特性を持つことができる。 - 特許庁

A first NMOS transistor NMOS1 and a second NMOS transistor NMOS2 are provided in series between a first node N1 and a second node N2 fixed at a potential lower than that of the first node N1.例文帳に追加

第１ＮＭＯＳトランジスタＮＭＯＳ１および第２ＮＭＯＳトランジスタＮＭＯＳ２は、第１ノードＮ１と第１ノードＮ１よりも低い電位に固定される第２ノードＮ２の間に直列に順に設けられる。 - 特許庁

An output signal OUT and/or its inverse signal OUT bar are provided to outside from a connection point of the transistor P3 and the transistor N1 and/or the connection point of the transistor P4 and the transistor N2.例文帳に追加

トランジスタＰ３とトランジスタＮ１との接続点及び／又はトランジスタＰ４とトランジスタＮ２との接続点から出力信号ＯＵＴ及び／又はその反転信号ＯＵＴバーを外部に供給する。 - 特許庁

Drains of a first storage node N1, a second storage node N2, and the NMOS transistor Q7 are connected to a first aluminum wiring 21, a second aluminum wiring 22, and a third aluminum wiring 23, respectively.例文帳に追加

第１記憶ノードＮ１、第２記憶ノードＮ２およびＮＭＯＳトランジスタＱ７のドレインは、同一の配線層に形成された第１，第２及び第３のアルミ配線２１，２２，２３にそれぞれ接続する。 - 特許庁

When the operation abnormality is detected, an abnormality notice information generation part 225 of the train 200 generates abnormality notice information and automatically informs the command center 300 through a mobile communication packet network N2.例文帳に追加

運転異常が検出された場合には、列車２００の異常通知情報作成部２２５が異常通知情報を作成し、移動通信パケット網Ｎ２を介して司令センタ３００に自動通知する。 - 特許庁

The first terminal N1, the second terminal N2, and the fuse link FL have a polysilicon layer 13 and an overlying layer 14 containing a metal element, and at least a part of the fuse link FL is an amorphous silicon layer.例文帳に追加

第１の端子Ｎ１、第２の端子Ｎ２、及びフューズリンクＦＬは、ポリシリコン層１３と、その上の金属元素を含む層１４とを有し、フューズリンクＦＬの少なくとも一部は非晶質シリコン層である。 - 特許庁

Gates G1 and G2 of the first NMOS transistor NMOS1 and second NMOS transistor NMOS2, and the back gate BG2 of the second NMOS transistor NMOS2 are connected to the second node N2.例文帳に追加

第１ＮＭＯＳトランジスタＮＭＯＳ１および第２ＮＭＯＳトランジスタＮＭＯＳ２それぞれのゲートＧ１、Ｇ２および第２ＮＭＯＳトランジスタＮＭＯＳ２のバックゲートＢＧ２は第２ノードＮ２と接続される。 - 特許庁

In the switching power supply circuit having a primary voltage resonance circuit and a secondary resonance circuit, the secondary circuit is formed to make additive polarity connection of the primary winding N1 and the secondary winding N2.例文帳に追加

１次側電圧共振回路と２次側共振回路を有するスイッチング電源回路であり、１次巻線Ｎ１と２次巻線Ｎ２とが加極性接続となるように２次側回路が形成される。 - 特許庁

In this case, in respective pixel lines 45-48 on the medium 16, some of the pixels N1 are printed by using the ink droplets from one nozzle array, and the other pixels N2 are printed by using the ink droplets from the other nozzle array.例文帳に追加

その際、媒体１６上の各画素ライン４５〜４８内で、一部の画素Ｎ１が一方のノズルアレイからのまた残りの画素Ｎ２が他方のノズルアレイからのインク滴により印刷されるようにする。 - 特許庁

By setting N1 and N2 at values close to each other values, the bit width of the counter 12 can be made small and a duty ratio of the clock signal CLKOUT 2 can be close to a value of 50%.例文帳に追加

Ｎ１とＮ２とを近い値に設定することにより２進ダウンカウンタ１２のビット幅を小さくすることができるとともに、クロック信号ＣＬＫＯＵＴ２のデューティ比を５０％に近づけることができる。 - 特許庁

A window sequence setting section 76 sets the window sequence GB in which a plurality of search windows WB are arranged from the candidate point BC with the interval corresponding to the beat cycle T, for each of the n2 pieces of candidate points.例文帳に追加

窓列設定部７６は、ｎ2個の候補点ＢCの各々について、拍周期Ｔに応じた間隔で複数の検索窓ＷBを当該候補点ＢCから配列した窓列ＧBを設定する。 - 特許庁

Further, the whole including the base 1, the bobbin 2, the screw core 3, and the pot core 4 is contained in a conductor case 5 to apply electrostatic shield to the outer circumferences of the input winding N1, the tuning winding N2, and the output winding N3.例文帳に追加

さらに基台１、ボビン２、ネジ型コア３、ポットコア４を含む全体を導電体のケース５に収容して入力巻線Ｎ１、同調巻線Ｎ２、出力巻線Ｎ３を静電シールドする。 - 特許庁

An estimated variation value Qmodel(n2) of working fluid capacity in a primary oil chamber 30c from the start of the change speed to the finish of the change speed is calculated using a physical model (S107 and S108).例文帳に追加

変速開始時から変速終了時までにおけるプライマリ油室３０ｃ内の作動油容量の変化量推定値Ｑ_model(ｎ２)を、物理モデルを用いて算出する（Ｓ１０７、Ｓ１０８）。 - 特許庁

Exposure to light is performed from the surface side of a resin printing plate 5' by using a negative film N1 (W2), and then, exposure to light is performed from the back surface side of the resin printing plate 5' by using a negative film N2 (W3), and thereafter, development is performed (W4).例文帳に追加

樹脂版５’の表側からネガフィルムＮ１を用いて露光を行い（Ｗ２）、その後、樹脂版５’の裏側からネガフィルムＮ２を用いて露光を行い（Ｗ３）、その後、現像を行なう（Ｗ４）。 - 特許庁

A first power source supply terminal 41 of a controller 4 is connected to the node N1, a second power source supply terminal 42 is connected to the node N2, and an output terminal 43 is connected to a gate G of the FET 3.例文帳に追加

制御部４の第１の電源端子４１がノードＮ１に接続され、第２の電源端子４２がノードＮ２に接続され、出力端子４３がＦＥＴ３のゲートＧに接続される。 - 特許庁

Then, a Ti film 108 is deposited by a physical vapor-phase growth method and then a TiN film 109 by a chemical vapor-phase growth method, and the surface of TiN film 109 is exposed to N2 plasma.例文帳に追加

次に、物理的気層成長法によりＴｉ膜１０８を、続いて化学的気層成長法によりＴｉＮ膜１０９を堆積し、ＴｉＮ膜１０９の表面を、Ｎ２プラズマに暴露する。 - 特許庁

A switch SW1 inserts the current path of a transistor P2 between a node A and OUT and inserts the current path of transistors N2 and N2a serially between a node B and the OUT.例文帳に追加

スイッチＳＷ１はトランジスタＰ２の電流通路をノードＡとＯＵＴとの間に挿入し、トランジスタＮ２及びＮ２ａの電流通路をノードＢとＯＵＴとの間に直列に挿入している。 - 特許庁

Namely, when the actual number of revolution N of an assist electric motor 60 is larger than a predetermined number of revolution (N1, N2 or the like) varied according to the actual voltage Vb of the power source 30, the weak field control is performed.例文帳に追加

すなわち、アシスト電動機６０の実回転数Ｎが、電源３０の実電圧Ｖｂに応じて異なる所定回転数（Ｎ１、Ｎ２など）より大きい場合に、弱め界磁制御を行う。 - 特許庁

As a result, since the memory cell 2 eliminates the need for a sense amplifier, the layout area can be made small, and since the capacitance values of the memory nodes N1, N2 are large and equal to each other, the soft error resistance and the write/read-out speed are improved.例文帳に追加

したがって、センスアンプが不要になるのでレイアウト面積が小さくなり、記憶ノードＮ１，Ｎ２の容量値が大きくかつ等しくなるので、ソフトエラー耐性および書込／読出速度が向上する。 - 特許庁

Secondary transfer bias voltage obtaining a specified transfer current is outputted to a secondary transfer outside roller 42 from a power source 14 immediately before recording paper P is proceeded to a nip in a secondary transfer part N2 in the image forming apparatus.例文帳に追加

二次転写部Ｎ２のニップへ記録材Ｐが進入する直前に所定の転写電流が得られる二次転写バイアス電圧を電源１４から二次転写外ローラ４２へ出力させる。 - 特許庁

A control circuit 8 carries out a function of forming an image and a function of the maintenance of the recording head 3a by ejecting ink from both the two nozzle arrays N1, N2 when an operation mode is a normal mode.例文帳に追加

制御回路８は、動作モードが通常モードであるときには、２組のノズル列Ｎ１，Ｎ２の両方からインクを吐出させることにより画像形成機能及び記録ヘッドメンテナンス機能を行う。 - 特許庁

A D-type N-channel MOS transistor HND3, an I-type N-channel MOS transistor HN1, and an E-type N-channel MOS transistor HNE1 are connected in parallel between node N2 and node N3.例文帳に追加

ノードＮ２とノードＮ３との間には、Ｄ型ＮチャネルＭＯＳトランジスタＨＮＤ３、Ｉ型ＮチャネルＭＯＳトランジスタＨＮ１、及びＥ型ＮチャネルＭＯＳトランジスタＨＮＥ１が並列に接続されている。 - 特許庁

According to scale coordinates of the bases of the triangles, note numbers N1 and N2 indicating scales are represented and according to the heights V1 and V2 of the triangles, a velocity Von indicating note-ON strength is represented.例文帳に追加

三角形の底辺の音階座標に基づいて音階を示すノートナンバーＮ１，Ｎ２が表現され、三角形の高さＶ１，Ｖ２に基づいて、ノートオン時の強さを示すベロシティーＶonが表現される。 - 特許庁

Thus, with respect to a prize winning line L2 or L3, in the case that stop operation is performed when the BB2 pattern is placed on the N2 frame, it is possible to draw the BB2 pattern into a prescribed line in isolation.例文帳に追加

これにより、入賞ラインＬ２またはＬ３に対し、ＢＢ２図柄がＮ２駒上に位置するときに停止操作を行えば、ＢＢ２図柄を単独で所定のラインに引き込むことが可能になる。 - 特許庁

The impurity concentration n1 of the first channel region 5a is substantially identical with impurity concentration n3 of the start channel region 5c, and is higher than the impurity concentration n2 of the second channel region 5b.例文帳に追加

第１チャネル領域５ａの不純物濃度ｎ１及び第３チャネル領域５ｃの不純物濃度ｎ３は、互いに実質的に同じで、かつ、第２のチャネル領域５ｂの不純物濃度ｎ２より高い。 - 特許庁

First, second, third and fourth n-type semiconductor regions N1, N2, N3 and N4, and first and second p-type semiconductor regions P1, P2, are provided in a semiconductor substrate 1 for constituting a bidirectional thyristor.例文帳に追加

双方向サイリスタを構成するために、半導体基板１に第1、第２、第３及び第４のＮ型半導体領域Ｎ1、Ｎ2、Ｎ3、Ｎ4と第１及び第２のＰ形半導体領域Ｐ1、Ｐ2とを設ける。 - 特許庁

The photonic crystal 3 has a bulk structure in which media 7 having a second refractive index n2 are periodically embedded in a two-dimensional triangular grid form into a medium 6 having a first refractive index n1.例文帳に追加

フォトニック結晶３は、第１の屈折率ｎ１を有する媒質６中に第２の屈折率ｎ２を有する媒質７が２次元三角格子状に周期的に埋め込まれたバルク構造になっている。 - 特許庁