「p concentration」に関連した英語例文の一覧と使い方(10ページ目) - Weblio英語例文検索

At this time, the concentration of P (phosphorus) is controlled to be lower than 1×10^16 atomicity cm^-3 in an interface with the window layer 27 of the nitride semiconductor laser device 10.例文帳に追加

このとき窒化物半導体レーザ素子１０の窓層２７との界面のＰ（リン）濃度は１×１０^16原子数・ｃｍ^-3以下であるものとする。 - 特許庁

To provide the manufacturing method of p-type telluride zinc, which is capable of realizing crystal growth at low temperatures and capable of controlling the concentration of carriers.例文帳に追加

低温での結晶成長を実現することが可能であるとともに、キャリア濃度の制御が可能なｐ型のテルル化亜鉛の製造方法を提供する。 - 特許庁

p- type anode layers 2 are selectively formed in the surface on one side of the surfaces of an n- low-impurity concentration substrate 1. n- surfaces 3 being exposed without being formed with the layers 2 are covered with each insulative film 4.例文帳に追加

低不純物濃度のｎ^-基板１の一方の表面にアノードｐ層２がイオン注入と熱拡散とで選択的に形成される。 - 特許庁

This semiconductor laser element comprises an active layer 4 having a window structure in a laser light emitting end face; and a p-type clad layer 5 formed on the surface of the active layer 4 and containing Mg and Zn as impurities, wherein an impurity concentration of Zn contained in the p-type clad layer 5 is larger than the impurity concentration of Mg contained in the p-type clad layer 5.例文帳に追加

この半導体レーザ素子は、レーザ光の出射端面部に窓構造を有する活性層４と、活性層４の表面上に形成され、不純物としてＭｇおよびＺｎを含有するｐ型クラッド層５とを備え、ｐ型クラッド層５に含有されるＺｎの不純物濃度は、ｐ型クラッド層５に含有されるＭｇの不純物濃度よりも大きい。 - 特許庁

Between the first p-type embedded region 103A and the second p-type embedded region 103B in the extension drain region 101, a first n-type high-concentration impurity region 104A is formed while a second n-type high- concentration region 104B is formed on the upper side of the second p-type embedded region 103B in the extension drain region 101.例文帳に追加

延長ドレイン領域１０１における第１のｐ型埋め込み領域１０３Ａと第２のｐ型埋め込み領域１０３Ｂとの間には、第１のｎ型高濃度不純物領域１０４Ａが形成されていると共に、延長ドレイン領域１０１における第２のｐ型埋め込み領域１０３Ｂの上側には第２のｎ型高濃度領域１０４Ｂが形成されている。 - 特許庁

P: concentration of phosphorus-containing compound (mg/L as PO_4^3-), S: concentration of carboxylic acid group-containing copolymer (mg/L as solid content), and O: concentration of oxidizing substance(mg/L as Cl_2) as free chlorine concentration corresponding to the color development after 10 seconds from reagent addition by the DPD method.例文帳に追加

アゾール系銅用防食剤必要濃度（ｍｇ／Ｌ） ＝Ｐ×０．２＋Ｓ×０．４＋Ｏ×１０ （１） Ｐ：リン含有化合物濃度（ｍｇ／Ｌ ａｓ ＰＯ_4^3-） Ｓ：カルボン酸基含有共重合体濃度（ｍｇ／Ｌ ａｓ 固形分） Ｏ：ＤＰＤ法の試薬添加１０秒後の発色に相当する遊離塩素濃度としての酸化性 物質濃度（ｍｇ／Ｌ ａｓ Ｃｌ_2） - 特許庁

A temperature sensor 19, a hydrogen ion concentration sensor 20, and an odor concentration sensor 21 are used, and aeration is carried out and the agents H for treatment are supplied to the treatment tank 2 only when temperature of the wastewater, hydrogen ion concentration, and odor concentration reach respective prescribed values, thereby contributing to power saving of a motor pump P and reduction of maintenance and control costs of the agents H for treatment.例文帳に追加

温度センサ１９、水素イオン濃度センサ２０および臭気濃度センサ２１を用いて、排水の温度、水素イオン濃度および臭気濃度が所定に達した時のみ、曝気を行って処理用薬剤Ｈが処理槽２に供給される構成のため、モータポンプＰに対する節電および処理用薬剤Ｈの維持・管理コストの削減に寄与する。 - 特許庁

To provide a semiconductor device that allows controlling the trade-off characteristics between on-voltage and recovery loss without lifetime control by controlling the on voltage by the impurity concentration of a P-type anode layer and allows preventing snap-off phenomenon, while maintaining the withstand voltage without depending on the impurity concentration of the P-type anode layer.例文帳に追加

Ｐ型アノード層の不純物濃度に依存せずに耐圧を保持しながら、Ｐ型アノード層の不純物濃度によってオン電圧を制御してライフタイム制御無しでオン電圧とリカバリー損失のトレードオフ特性を制御することができ、かつスナップオフ現象を抑制できる半導体装置を得る。 - 特許庁

The N-type semiconductor region 1C extends to the inside of the well region 1D, the P-type impurity concentration in the well region 1D is higher than the P-type impurity concentration in the epitaxial layer 1B, and a multiplication register EM for multiplying electrons from the horizontal shift register is formed in the well region 1D.例文帳に追加

Ｎ型の半導体領域１Ｃは、ウェル領域１Ｄ内に延びており、ウェル領域１Ｄ内のＰ型不純物濃度は、エピタキシャル層１Ｂ内のＰ型不純物濃度よりも高く、ウェル領域１Ｄにおいて水平シフトレジスタからの電子を増倍する増倍レジスタＥＭが形成されている。 - 特許庁

A plurality of trenches T reaching the N-type drain region 2a through the low-concentration P-type body regions 3 from the upper surfaces of the N-type source regions 4 and the high-concentration P-type body regions 5, and extending in the same direction while repeating recesses and projections in top view are formed, and the gate electrodes 7 are embedded in the trenches T.例文帳に追加

Ｎ型ソース領域４および高濃度Ｐ型ボディ領域５の上面から低濃度Ｐ型ボディ領域３を貫通してＮ型ドレイン領域２ａに達し、平面的に見て凹凸を繰り返しながら同一方向に延びる複数のトレンチＴが形成されており、ゲート電極７はトレンチＴに埋め込まれている。 - 特許庁

The field-effect transistor (142) includes a p-type low concentration region 110 formed over a surface of a substrate (102), an n-type drain-side diffusion region 112 and an n-type source-side diffusion region 114 formed over a surface of the p-type low concentration region 110, an element isolation insulating layer 132, and an element isolation insulating layer 134.例文帳に追加

電界効果トランジスタ（１４２）は、基板（１０２）表面に形成されたｐ型低濃度領域１１０と、ｐ型低濃度領域１１０表面に設けられたｎ型ドレイン側拡散領域１１２およびｎ型ソース側拡散領域１１４と、素子分離絶縁膜１３２および素子分離絶縁膜１３４とを含む。 - 特許庁

The field-effect transistor (142) includes a p-type low concentration region 110 formed on a surface of a substrate (102), an n-type drain side diffusion region 112 and an n-type source side diffusion region 114 arranged on a surface of the p-type low concentration region 110, and an element isolation insulating film 132 and an element isolation insulating film 134.例文帳に追加

電界効果トランジスタ（１４２）は、基板（１０２）表面に形成されたｐ型低濃度領域１１０と、ｐ型低濃度領域１１０表面に設けられたｎ型ドレイン側拡散領域１１２およびｎ型ソース側拡散領域１１４と、素子分離絶縁膜１３２および素子分離絶縁膜１３４とを含む。 - 特許庁

An n^--type semiconductor region 2 is formed on a p-type semiconductor substrate 1, and an n^+-type semiconductor region 4 with high impurity concentration is formed in the n^--type semiconductor region 2, and then a p^+-type semiconductor region 5 with high impurity concentration is formed in the vicinity of the n^--type semiconductor region 2 in two dimensional manner.例文帳に追加

ｐ型の半導体基板１にｎ^−型半導体領域２が形成され、高不純物濃度のｎ^＋型半導体領域４がｎ^−型半導体領域２内に形成され、ｎ^−型半導体領域２の平面的に周囲の位置に高不純物濃度のｐ^＋型半導体領域５が形成されている。 - 特許庁

The solid component concentration y and the ash concentration w are obtained from y=ax+b and w=sp+q by using gain values (a) and p and bias values b and q, previously obtained based on relationship between the diluted samples and samples to be collected.例文帳に追加

希釈試料と採取されることになる試料との関係で予め求められたゲイン値ａ、ｐとバイアス値ｂ、ｑとから、ｙ＝ａｘ＋ｂ、ｗ＝ｓｐ＋ｑより、試料の固形成分濃度ｙと灰分濃度ｗを求める。 - 特許庁

In order to lower the contact resistance, a high carrier concentration region, where the carrier concentration of an n-type or p-type impurity is equal to or higher than 1021 cm-3, is formed close to a semiconductor surface (to within 10 nm) which is in contact with a wiring metal.例文帳に追加

接触抵抗を低下させるために、配線金属と接触する半導体表面近傍（１０ｎｍ以内）にｎ型またはｐ型不純物によるキャリア濃度が１０^21ｃｍ^-3以上の高キャリア濃度領域を形成する。 - 特許庁

One P-type high-concentration diffusion layer 23 and three or more (for example, four) N-type high-concentration diffusion layers 24-1 to 24-4, joined thereto, which constitute a ZAP diode are formed in a region enclosed with a field oxide film 22.例文帳に追加

フィールド酸化膜２２による包囲内に、ザップダイオードを構成している１つのＰ型高濃度拡散層２３とこれに接合された３つ以上（例えば、４つ）のＮ型高濃度拡散層２４−１〜２４−４とが形成されている。 - 特許庁

An impurity region sandwiched between the p-body regions 9 of plural semiconductor devices is formed of an N--type layer 5 of a low concentration impurity region which is near to the surface of a substrate 6 and an N+-type layer 4 of a high concentration impurity region.例文帳に追加

複数の半導体素子のＰボディ領域９間に挟まれた不純物領域が、基板６表面から低濃度不純物領域であるＮ^-層５、高濃度不純物領域であるＮ^+型層４で構成されている。 - 特許庁

Considering the diffusion of p-type impurities from a tertiary p-type light guide layer 10 to a current constriction layer 9, n-type impurity concentration is made so distributed that it has at least one peak in the current constriction layer 9.例文帳に追加

第３のｐ型光ガイド層１０から電流狭窄層９へのｐ型の不純物の拡散を考慮して、電流狭窄層９中にｎ型の不純物濃度が少なくとも１つのピークを持つように分布させる。 - 特許庁

An electrode 15 electrically connected to the p-type region 7 and an electrode 19 electrically connected to the high-concentration n-type region 9 and the p-type region 11 are formed on the front side of the n-type semiconductor substrate 5.例文帳に追加

ｎ型半導体基板５の表面側には、ｐ型領域７に電気的に接続される電極１５と、高濃度ｎ型領域９及びｐ型領域１１に電気的に接続される電極１９とが形成されている。 - 特許庁

Furthermore, with catalyst particles 6a formed in an activation process as nucleus, a thick Ni-P alloy layer 6b whose P-concentration is 4-8 wt.% is formed through nonelectrolytic plating, and an Au layer 3c is formed over it.例文帳に追加

さらに、活性化処理により形成された触媒粒子６ａを核として、無電解めっきにより、Ｐ濃度が４〜８ｗｔ％である厚いＮｉ−Ｐ合金層６ｂを形成し、さらに、その上にＡｕ層３ｃを形成する。 - 特許庁

Since an adhesive pad P inserted between the pressurizing plate 17 and the carrier plate 16 is a soft and flat pressure dispersion pad, the adhesive pad P can prevent concentration of the load observed for conventional pyramid type pads, and the load is also dispersed to the circumference.例文帳に追加

加圧板１７およびキャリアプレート１６間に介在させた貼着パッドＰが軟質の平坦な圧力分散型パッドであるため、その荷重は、従来のピラミッド状パッドのときのように局部に集中せず、周辺にも分散される。 - 特許庁

When the deep p-type layer 4 is formed so that both corner parts 5a of the trench 5 are arranged in the deep p-type layer 4, in such a manner, electric field concentration will not be generated and a field strength can be suppressed so as to be not larger than 1 MV/cm.例文帳に追加

このように、ディープｐ型層４を形成し、トレンチ５の両角部５ａがディープｐ型層４の内部に配置されるようにすれば、電界集中が生じず、電界強度が１ＭＶ／ｃｍ以下に抑えられる。 - 特許庁

Furthermore, a p-type impurity concentration (cm^-3) is regulated in a range of 1.4×10^17-1.4×10^18, and a distance (nm) from the quantum well layer 6 to a p-type impurity doping layer is adjusted in a range of 100-350.例文帳に追加

また、ｐ型不純物濃度（ｃｍ^−３）を１．４×１０^１７以上１．４×１０^１８以下の範囲、量子井戸層６からｐ型不純物ドーピング層までの距離（ｎｍ）を１００以上３５０以下の範囲で適宜調整する。 - 特許庁

Further, the resistance of the base leading-out electrode 13 forms the parallel resistance of the two layers of p-type polycrystalline silicon films 13a, 13b, so that the resistance of the p-type polycrystalline silicon film 13b in which the concentration of boron is relatively low becomes predominant.例文帳に追加

また、ベース引出し電極１３の抵抗は、２層のｐ型多結晶シリコン膜１３ａ、１３ｂの並列抵抗となるので、ホウ素濃度が相対的に低いｐ型多結晶シリコン膜１３ｂの抵抗が支配的となる。 - 特許庁

Further, the P^---type impurity layer 12 is so formed as to be joined with an N^--type impurity layer 2 and has a concentration profile such that the density of P-type impurities (the amount of included impurities) becomes larger with the distance from the junction part.例文帳に追加

また、Ｐ^−−型不純物層１２は、Ｎ^−型不純物層２と接合するように、かつ接合部から離れるほどＰ型不純物の濃度（含まれる不純物の量）が大きくなる濃度プロファイルとなるように、形成する。 - 特許庁

The p type carrier concentration of the p type InGaAsP diffraction grid layer is specified so as to be 1.5×10^18 cm^-3-4.0×10^18 cm^-3 and especially so as to be 2.0×10^18 cm^-3-3.0×10^18 cm^-3.例文帳に追加

ｐ型のＩｎＧａＡｓＰ回析格子層のｐ型キャリア濃度を１．５×１０^１８ｃｍ^−３から４．０×１０^１８ｃｍ^−３、特に２．０×１０^１８ｃｍ^−^３から３．０×１０^１８ｃｍ^−３とする。 - 特許庁

The body contact region 30 is exposed on a surface of the body region 40, its impurity concentration is higher than that of the p-type body region 40, and its deepest portion L1 is deeper than the deepest portion L2 of the source region 20.例文帳に追加

ボディコンタクト領域３０は、ボディ領域４０の表面に露出しており、その不純物濃度がp型ボディ領域４０の不純物濃度よりも濃く、その最深部Ｌ１がソース領域２０の最深部Ｌ２よりも深い。 - 特許庁

Since hydrogen atoms existing near a boundary between the p-type clad layer and the hydrogen occlusion layer are adsorbed by the hydrogen occlusion layer, the carrier concentration in the p-type clad layer is increased and a low resistance ohmic contact is formed.例文帳に追加

ｐ型クラッド層において、ｐ型クラッド層と水素吸蔵層との界面付近にある水素原子が水素吸蔵層によって吸着されるため、ｐ型クラッド層におけるキャリア濃度が高まって、低抵抗オーミック・コンタクトが形成される。 - 特許庁

A mixture of ethylene glycol monophenyl ether and p-toluene sulfonic acid chloride in the molar ratio of 1.1:1.1 to 1.5 is reacted with a caustic alkali in 25-60 wt.% concentration to produce p-toluenesulfonic acid-β- phenoxyethyl ester.例文帳に追加

エチレングリコールモノフェニルエーテルとｐ−トルエンスルホン酸クロライドがモル比で１：１．１〜１．５となる混合物に、濃度が２５〜６０重量％である苛性アルカリを加え反応させて、ｐ−トルエンスルホン酸−β−フェノキシエチルエステルを製造する。 - 特許庁

Since a barrier, which is formed by the depletion region, enhances more the current stopping power of the P-N junction part between a body and the drain, a P-type body region can be shallow formed by a low-concentration doping, without generating the problem of punch through.例文帳に追加

空乏領域によって生成されるバリヤがボディ−ドレイン間ＰＮ接合部の電流阻止能力を一層高めるので、Ｐ型ボディ領域を、パンチスルーの問題を生じさせずに低濃度ドープで浅く作ることができる。 - 特許庁

In a first p-type contact layer 106, a light emitting element sample wherein a growth temperature is varied in a range of 780-1,000°C, and a Mg concentration of the first p-type contact layer 106 is varied in a range of 2×10^19-8×10^19/cm^3 is manufactured.例文帳に追加

第１ｐ型コンタクト層１０６について、成長温度を７８０〜１０００℃の範囲、第１ｐ型コンタクト層１０６のＭｇ濃度を２×１０^19〜８×１０^19／ｃｍ^3 の範囲で変化させた発光素子サンプルを作製する。 - 特許庁

The semiconductor storage device comprises a silicon substrate 109 containing a p-type impurity in a first concentration, an epitaxial layer 108 formed on the substrate 109 and containing a p-type impurity in a second concentration lower than the first concentration, a storage area 191 provided on the layer 108, and a logic circuit region 192 provided at a different position from the area 191 on the layer 108.例文帳に追加

半導体記憶装置は、ｐ型の不純物を第１の濃度で含むシリコン基板１０９と、シリコン基板１０９に形成され、第１の濃度よりも低い第２の濃度でｐ型の不純物を含み、有するエピタキシャル層１０８と、エピタキシャル層１０８の上に設けられた記憶領域１９１と、エピタキシャル層１０８の上で記憶領域１９１と異なる位置に設けられた論理回路領域１９２とを備える。 - 特許庁

In a wet etching process, the quantity of a wet etching solution penetrated between a layer insulation film and a resist film varies depending on the impurity concentration ratio of boron to phosphorus, B/P, and it is controlled to reduce the proportion of the boron impurity concentration to the phosphorous impurity concentration since the penetration quantity tends to increase with the increase of the B/P ratio.例文帳に追加

ウェットエッチング工程においてウェットエッチング液が層間絶縁膜とレジスト膜との間に染み込む量である染み込み量は、硼素の不純物濃度と燐の不純物濃度との比によって変化し、Ｂ／Ｐ（硼素の不純物濃度／燐の不純物濃度）の値が大きいほど染み込み量が増加する傾向があるため、燐の不純物濃度に対する硼素の不純物濃度の割合を低く抑えるようにコントロールする。 - 特許庁

To provide a manufacturing method of a nitride semiconductor element by which a magnesium activation rate after annealing is made equal to or larger than a predetermined value irrespective of the Al composition of a p-type nitride semiconductor layer and the concentration of remaining hydrogen by forming the p-type nitride semiconductor layer by performing doping with magnesium and carbon such that the concentration ratio between magnesium and carbon in the layer reaches a predetermined concentration ratio.例文帳に追加

ｐ型窒化物半導体層を、マグネシウムおよび炭素を、それらマグネシウムと炭素の層中の濃度比が所定の濃度比になるようにドープすることによって形成することにより、ｐ型窒化物半導体層のＡｌ組成や残留する水素濃度にかかわらず、アニール後のマグネシウム活性化率を所定値以上とすることができる窒化物半導体素子の製造方法を提供する。 - 特許庁

In an n-type main semiconductor layer 1, in a region between a p channel layer 2 and an n^+ type field stop layer 5, an n-type low concentration base layer 14 and an n-type extremely low concentration base layer 15 of which the impurity concentration is lower than that are alternately repeatedly provided perpendicular to a first main plane of the n-type main semiconductor layer 1.例文帳に追加

ｎ型主半導体層１において、ｐチャネル層２とｎ^+型フィールドストップ層５の間の領域に、ｎ型低濃度ベース層１４およびそれよりも不純物濃度の低いｎ型極低濃度ベース層１５が、ｎ型主半導体層１の第一主面に垂直に交互に繰り返し設けられる。 - 特許庁

By introducing P-type impurities into an N-type impurity concentration distribution for forming a super staircase PN junction, to balance out, a semiconductor layer in which the impurity concentration distribution in the PN junction part is made gentle compared with the impurity concentration distribution in which the super staircase PN junction is formed.例文帳に追加

超階段型ＰＮ接合を形成するためのＮ型不純物濃度分布に、Ｐ型不純物を導入して相殺させることにより、超階段型ＰＮ接合を形成する不純物濃度分布に比べて、ＰＮ接合部における不純物濃度分布をなだらかにした半導体層を設ける。 - 特許庁

A P+- well 9 with improved substrate concentration is formed at the substrate surface side of the inside of a P well 6, a polysilicon gate electrode 12 is formed on the substrate surface via a gate oxide film 10, and a source 14 and a drain 17 in double diffusion structure are formed in the P+- well 9 while sandwiching the gate electrode 12.例文帳に追加

Ｐウエル６の内側の基板表面側には基板濃度を高めたＰ^+-ウエル９が形成され、基板表面にはゲート酸化膜１０を介してポリシリコンゲート電極１２が形成され、そのゲート電極１２を挾んでＰ^+-ウエル９内に二重拡散構造のソース１４とドレイン１７が形成されている。 - 特許庁

A tunnel element between bands is equipped with a silicon substrate 101, a p+ region 102 being made by introducing p-type impurities in high concentration into the silicon substrate 101, a tunnel barrier layer 103 being made on the p+ region 102 of the silicon substrate 101, and an n+ region 104 being provided on the tunnel barrier layer 103.例文帳に追加

バンド間トンネル素子は、シリコン基板１０１と、シリコン基板１０１内に高濃度のｐ型不純物を導入して形成されたｐ^+ 領域１０２と、シリコン基板１０１のｐ^+ 領域１０２の上に形成されたトンネル障壁層１０３と、トンネル障壁層１０３の上に設けられたｎ^+ 領域１０４とを備えている。 - 特許庁

In the semiconductor device 1 for which many unit elements of the T-IGBT of N channel are formed in parallel on a semiconductor substrate, a p^+ region 3 where an impurity concentration is higher than a base p^- region 58 is formed between the digit part 2-2 of an emitter n^+ region 2 formed in a ladder shape and the base p^- region 58.例文帳に追加

ＮチャネルのＴ−ＩＧＢＴの単位素子が半導体基板上に多数並列に形成される半導体装置１において、梯子型に形成されるエミッタｎ^+領域２の桁部分２−２とベースｐ^-領域５８との間に、ベースｐ^-領域５８よりも不純物濃度が高いｐ^+領域３を形成する。 - 特許庁

The method for recycling a crosslinked polymer comprises supplying a crosslinked polymer P to a kneader 11, applying ≥5,000 s^-1 shear to the crosslinked polymer P in an atmosphere of ≤1% oxygen concentration under ≥1 MPa pressure for ≥5 minutes and reducing the molecular weight of the crosslinked polymer P to form wax W.例文帳に追加

本発明に係る架橋ポリマーの再生方法は、混練機１１に架橋ポリマーＰを供給し、酸素濃度が１％以下の雰囲気、１ＭＰａ以上の圧力下で、架橋ポリマーＰに５０００ｓ^-1以上の剪断力を５分間以上付与し、架橋ポリマーＰの分子量を低下させてワックスＷを形成するものである。 - 特許庁

In this semiconductor device 1, a P well layer 12a is formed so that a product of the average acceptor concentration of the P well layer 12a and the thickness of the P well layer 12a becomes smaller than a value obtained by dividing a product of a predetermined value and an electrical charge per one electron by a dielectric constant of silicone which is a forming material of a SOI substrate 10.例文帳に追加

半導体装置１は、Ｐウェル層１２aの平均アクセプタ濃度と、Ｐウェル層１２ａの厚さとの積が、所定値と電子１個当たりの電荷量との積をＳＯＩ基板１０の形成材料であるシリコンの誘電率で除して得られる値よりも小さくなるように、Ｐウェル層１２ａが形成されている。 - 特許庁

The method for manufacturing the laminated structure comprises the steps of adding both an n-type impurity and a p-type impurity in the case of vapor phase growing the boron phosphide semiconductor layer, and adding the p-type impurity so as to generate holes exceeding an electron concentration in the layer due to adding of the n-type impurity, thereby obtaining the p-type boron phosphide semiconductor layer.例文帳に追加

リン化硼素系半導体層の気相成長の際に、ｎ形不純物とｐ形不純物の双方を添加し、かつｎ形不純物の添加に依る層内の電子濃度を上回る正孔を生成する様にｐ形不純物を添加して、ｐ形のリン化硼素系半導体層を得る。 - 特許庁

Further, the semiconductor device manufacturing method comprises a process of injecting a p-type impurity into the semiconductor layer by using the oxide film on the surface of the n-type semiconductor region as a mask to selectively form a p-type semiconductor region having a p-type impurity concentration higher than that of the semiconductor layer on the semiconductor layer.例文帳に追加

また、半導体装置の製造方法は、ｎ形半導体領域の表面上の酸化膜をマスクにして、半導体層にｐ形不純物を注入し、半導体層に半導体層よりもｐ形不純物濃度が高いｐ形半導体領域を選択的に形成する工程を有する。 - 特許庁

A plurality of trenches 11, an N type pillar region 2 formed by diffusing N type impurities contained in a dielectric layer 12 filling the trench 11 into a P type epitaxial layer, and a P type pillar region 3 by the P type epitaxial layer remaining between the diffusion regions are provided on the P type epitaxial layer laminated on a high concentration N type semiconductor substrate 1.例文帳に追加

高濃度Ｎ型の半導体基板１上に積層されたＰ型のエピタキシャル層上に、複数のトレンチ溝１１と、トレンチ溝１１内に充填された誘電体層１２に含まれるＮ型不純物が、Ｐ型のエピタキシャル層中に拡散して形成されたＮ型ピラー領域２と、拡散領域間に残ったＰ型のエピタキシャル層によるＰ型ピラー領域３とを備える。 - 特許庁

A substrate 1, which includes an N^+ drain region 2, N drift region 3, and a P semiconductor region 6 for the prevention of the electric field concentration and the extraction of the carrier, is prepared.例文帳に追加

Ｎ^＋型ドレイン領域２とＮ型ドリフト領域３と電界集中防止及びキャリア抜き取り用Ｐ型半導体領域６を有する基板１を用意する。 - 特許庁