「vector instruction」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

PROCESSOR AND VECTOR LOAD INSTRUCTION EXECUTION METHOD例文帳に追加

プロセッサ及びベクトルロード命令の実行方法 - 特許庁

The first and second instructions before the vector load instruction are instructions other than the vector load instruction.例文帳に追加

ベクトルロード命令に先立つ第１命令と第２命令はベクトルロード命令以外の命令である。 - 特許庁

VECTOR INTER-INSTRUCTION PASSING DETERMINING DEVICE AND METHOD例文帳に追加

ベクトル命令間追い越し判定装置と方法 - 特許庁

To speed up the processing of a vector loading instruction in a vector processor.例文帳に追加

ベクトル処理装置におけるベクトルロード命令の処理を高速化する。 - 特許庁

An instruction interpreting part 1 interprets a drawing instruction and a vector data generating part 2 further converts the drawing instruction into a linear vector.例文帳に追加

描画命令は命令解釈部１で解釈され、さらにベクターデータ生成部２で直線ベクターに変換される。 - 特許庁

When validity is shown by the master flag of the following instruction, or the vector length of the following vector instruction is not more than the vector length of the latest preceding vector instruction, a vector register renaming means 104 allocates the same physical vector register number which is identical to that allocated to the latest preceding vector instruction to the logical vector register number of the following vector instruction.例文帳に追加

後続ベクトル命令のマスクフラグが有効を示しているか、または、後続ベクトル命令のベクトル長≦最新先行ベクトル命令のベクトル長であると、ベクトルレジスタリネーミング手段１０４は、後続ベクトル命令の論理ベクトルレジスタ番号に対し最新先行ベクトル命令に割り付けられたものと同一の物理ベクトルレジスタ番号を割り付ける。 - 特許庁

VECTOR PROCESSOR AND ITS INSTRUCTION ISSUING METHOD例文帳に追加

ベクトル処理装置およびその命令発行方法 - 特許庁

When the vector operating instruction of scalar data and vector data is issued from a vector instruction issuing part 7, according to this vector operating instruction, scalar data are read out of any one of vector registers 12, 13, 22 and 23.例文帳に追加

ベクトル命令発行部７からスカラデータとベクトルデータとのベクトル演算命令が発行されると、このベクトル演算命令に従ってベクトルレジスタ１２、１３、２２、２３のいずれかからスカラデータが読み出される。 - 特許庁

The passing control circuit 1 outputs the vector load instruction, the first instruction and the second instruction to an instruction execution part 3 in this order as an output instruction when an address area relevant to the vector load instruction does not coincide with an address area relevant to a vector store instruction and a vector load instruction effective flag is set in the vector load instruction storage part 22.例文帳に追加

追い越し制御回路１は、ベクトルロード命令に関連するアドレス領域とベクトルストア命令に関連するアドレス領域とが一致せず、ベクトルロード命令格納部２２にベクトルロード命令有効フラグが設定されている場合、出力命令としてベクトルロード命令と第１命令と第２命令との順に、命令実行部３に出力する。 - 特許庁

EXCEPTIONAL PROCESSING GENERATED IN PROCESSING OF VECTOR INSTRUCTION例文帳に追加

ベクトル命令の処理の間に生じる例外の処理 - 特許庁

An instruction issue part performs instruction issue processing of issuing a vector instruction after renaming processing to a vector operation part on the basis of the virtual vector register designated by a vector instruction after the renaming processing, and the pointer list.例文帳に追加

命令発行部は、リネーミング処理後のベクトル命令で指定される仮想ベクトルレジスタと上記ポインタリストとに基づいて、リネーミング処理後のベクトル命令をベクトル演算部に対して発行する命令発行処理を行う。 - 特許庁

VECTOR COLLECTION/DIFFUSION INSTRUCTION EXECUTION ORDER CONTROLLER例文帳に追加

ベクトル収集・拡散命令実行順序制御装置 - 特許庁

A loading instruction information management part 5C in a vector processing part 5 detects a state that a vector register 63 used by the vector loading instruction in executing does not compete with a preceding vector loading instruction and informs a vector loading management part 65 of the detected state.例文帳に追加

ベクトル処理部５のロード命令情報管理部５Ｃは、仕掛かり中のベクトルロード命令が使用するベクトルレジスタ６３が先行するベクトル命令と競合しなくなったことを検出してベクトルロード管理部６５に通知する。 - 特許庁

VECTOR INSTRUCTION PROCESSOR, BUFFER CONTROL METHOD, VECTOR OPERATION PROCESSOR AND INFORMATION PROCESSOR例文帳に追加

ベクトル命令処理装置、バッファ制御方法、ベクトル演算処理装置、情報処理装置 - 特許庁

A drawing instruction is interpreted at an instruction interpreting part 1 and then converted into a linear vector at a vector data generation part 2.例文帳に追加

描画命令は命令解釈部１で解釈され、さらにベクターデータ生成部２で直線ベクターに変換される。 - 特許庁

An instruction queue stores an instruction and a dependency vector, and inhibits scheduling of the instruction until each dependency indicated within the dependency vector is satisfied.例文帳に追加

命令キューは、命令および依存性ベクトルを記憶し、依存性ベクトル内に示された各依存性が満たされるまで、命令のスケジューリングを禁止する。 - 特許庁

According to the vector operating instruction, vector data are read out of any one of vector registers 12, 13, 22 and 23.例文帳に追加

また、上記のベクトル演算命令に従ってベクトルレジスタ１２、１３、２２、２３のいずれかからベクトルデータが読み出される。 - 特許庁

A renaming part replaces the logical vector register designated by the vector instruction with the virtual vector register indicated by the renaming table.例文帳に追加

リネーミング部は、ベクトル命令で指定される論理ベクトルレジスタを、リネーミングテーブルで示される仮想ベクトルレジスタに置換する。 - 特許庁

When the vector gather or vector scatter instruction is executed, an access range of addresses attributed to the vector gather or vector scatter instruction is specified from the held minimum/maximum value, and overtaking control is performed on the vector gather or vector scatter instruction.例文帳に追加

ベクトルギャザー命令又は前記ベクトルスキャッター命令を実行する際に、保持されている最小値及び最大値から、前記ベクトルギャザー命令又は前記ベクトルスキャッター命令のアドレスのアクセス範囲を特定し、ベクトルギャザー命令又はベクトルスキャッター命令の追い越し制御を行う。 - 特許庁

VECTOR PROCESSING CIRCUIT, INSTRUCTION ISSUE CONTROL METHOD AND PROCESSOR SYSTEM例文帳に追加

ベクトル処理回路、命令発行制御方法、及びプロセッサシステム - 特許庁

The mask generation instruction is not the object of the processing of a vector register, the reading of the vector data and arithmetic unit.例文帳に追加

マスク生成命令は、ベクトルレジスタとベクトルデータの読み出しと演算器の処理対象ではない。 - 特許庁

The vector processing apparatus includes a plurality of vector registers, a plurality of registers for saving corresponding to the plurality of vector registers, and a vector instruction management part.例文帳に追加

本発明によるベクトル処理装置は、複数のベクトルレジスタと、複数のベクトルレジスタに対応する複数の退避用レジスタと、ベクトル命令管理部とを具備する。 - 特許庁

Therefore, the reading of the vector register and the arithmetic unit are made operable under any instruction other than the mask generation instruction.例文帳に追加

従って、ベクトルレジスタの読み出しと演算器はマスク生成命令以外で動作可能である。 - 特許庁

When a first vector register to be read by a standby preceding instruction is superimposed on a second vector register to be written by a following instruction, the vector instruction management part changes the first vector register to be read by the standby preceding instruction, to a first saving register corresponding to the first vector register.例文帳に追加

ベクトル命令管理部は、待機中の先行命令による読み出し先の第１ベクトルレジスタと、後続命令の書き込み先の第２ベクトルレジスタが重複する場合、待機中の先行命令の読み出し先のベクトルレジスタを、第１ベクトルレジスタから第１ベクトルレジスタに対応する第１退避用レジスタに変更する。 - 特許庁

To reduce power consumption by controlling elements in which reading and writing may not be performed by a vector instruction through vector mask control and vector length control in vector processing.例文帳に追加

ベクトル処理において、ベクトルマスク制御やベクトル長制御により、ベクトル命令で読み書きが行われない要素に対する制御で消費電力を低減する。 - 特許庁

To speedily generate mask information of vector data after movement and store it in a mask register when a vector data controller executes a vector move instruction between vector registers.例文帳に追加

ベクトルデータ制御装置において、ベクトルレジスタ間でのベクトルデータ移送命令を実行する際、移送後のベクトルデータのマスク情報の生成とマスクレジスタへの格納を高速に行う。 - 特許庁

The passing control circuit 1 provided in the vector processor is provided with a first storage part 61 which stores a first instruction as an input instruction, a second storage part 61 which stores a second instruction and a vector load instruction storage part 22 which stores a vector load instruction which is a third instruction and address area storage parts 55, 56.例文帳に追加

ベクトル処理装置に具備する追い越し制御回路１は、入力命令として第１命令を格納する第１格納部６１と、第２命令を格納する第２格納部６１と、第３命令であるベクトルロード命令を格納するベクトルロード命令格納部２２と、アドレス領域格納部５５、５６とを具備する。 - 特許庁

Concerning the method and the device for acquiring a scalar value from the vector register for using the value for the vector and scalar mixed instruction, a vector is applied to a vector register file and the position identifier of the scalar value in the vector is embedded in a bit specifying the vector and scalar mixed instruction.例文帳に追加

ベクトルおよびスカラ混合命令において用いるために、ベクトルレジスタからスカラ値を取得する方法および装置であって、ベクトルレジスタファイルにベクトルを与えることと、ベクトルおよびスカラ混合命令を規定するビットにベクトル内におけるスカラ値の位置識別子を埋め込むこととを含む。 - 特許庁

To provide a device which actualizes performance improvement by evading the issue postponement of a following instruction due to cache invalidation processing by a vector scatter instruction and performing overtaking control over the vector scatter instruction.例文帳に追加

ベクトルスキャタ命令でのキャッシュ無効化処理による後続命令の発行延期の回避と、ベクトルスキャタ命令の追い越し制御を可能とし、性能向上を実現する装置の提供。 - 特許庁

A request control part 102 in a vector processing part 100 issues a memory request corresponding to a vector load instruction.例文帳に追加

ベクトル処理部１００内のリクエスト制御部１０２は、ベクトルロード命令に対応したメモリリクエストを発行する。 - 特許庁

Upon an external interrupt during the processing of a vector instruction, the processor 1 holds external interrupt handling until finishing the vector instruction processing.例文帳に追加

プロセッサ１は、ベクトル命令の処理中に外部割り込みが発生した場合、そのベクトル命令の処理が終了するまで、外部割り込み処理を保留する。 - 特許庁

PROCESSOR HAVING FUNCTION CONVERTING INSTRUCTION LOOP COMPOSED OF SCALAR INSTRUCTION CODE CONTAINING REGRESSION REFFERENCE INTO VECTOR CODE例文帳に追加

回帰参照を含む、スカラ命令コードからなる命令ループをベクトル命令コードに変換する機能を有するプロセッサ - 特許庁

A renaming table management part assigns a virtual vector register to a logical vector register designated by a vector instruction, and manages a renaming table showing the correspondence relation between the logical vector register and the assigned virtual vector register.例文帳に追加

リネーミングテーブル管理部は、ベクトル命令で指定される論理ベクトルレジスタに仮想ベクトルレジスタを割り当て、当該論理ベクトルレジスタと割り当てられた仮想ベクトルレジスタとの対応関係を示すリネーミングテーブルを管理する。 - 特許庁

To execute a vector load instruction in a speculative manner and conceal memory access latency.例文帳に追加

ベクトルロード命令を投機的に実行して、メモリアクセスのレイテンシを隠蔽すること。 - 特許庁

That is, the arithmetic processor 1 can process the load instruction and the store instruction beyond the memory boundary as the vector instructions in parallel with other vector instructions.例文帳に追加

即ち、演算処理装置１において、他のベクトル命令と並列に、メモリ境界を越えるロード命令およびストア命令をベクトル命令として処理することが可能となる。 - 特許庁

The vector instruction management part writes data in the first vector register into the first saving register without deleting the data.例文帳に追加

又、ベクトル命令管理部は、第１ベクトルレジスタ内のデータを削除することなく、当該データを第１退避用レジスタに書き込む。 - 特許庁

To provide a device and a method for more efficiently executing an instruction mixing a scalar instruction and a vector instruction by canceling the need for reading a value, which is to be used, while executing the relevant instruction from a vector register to a scalar register.例文帳に追加

スカラ命令とベクトル命令とが混合された命令の実行中に用いられる値をベクトルレジスタからスカラレジスタに読み出す必要性を解消することによって、当該命令をより効率的に実行するための仕組みおよび方法を提供する。 - 特許庁

The arithmetic unit performs a vector arithmetic operation based on the second instruction, and outputs arithmetic result data.例文帳に追加

演算器は、第２命令に基づき、ベクトル演算して演算結果データを出力する。 - 特許庁

To provide a device for executing a vector instruction which reduces a stall.例文帳に追加

ストールを低減することができる、ベクトル命令を実行するための装置を提供する。 - 特許庁

To issue a following instruction without waiting for the release of a vector register or an arithmetic unit.例文帳に追加

ベクトルレジスタ及び演算器の解放を待つことなく後続命令を発行すること。 - 特許庁

A memory access control part reads vector data from a main memory on the basis of a received instruction.例文帳に追加

メモリアクセス制御部は、受信した命令に基づいてメインメモリからベクトルデータを読み出す。 - 特許庁

In the vector register reading control means 2, a reading address to the vector register 3 is generated and an calculation execution instruction signal is also generated.例文帳に追加

ベクトルレジスタ読出し制御手段２ではベクトルレジスタ３への読出しアドレスを生成し、かつ演算実行指示信号を生成している。 - 特許庁

When the information processor executes the vector store instruction, the cache address generation part generates a group of addresses which are the addresses of the areas to be accessed by the vector store instruction and include the same tag.例文帳に追加

キャッシュアドレス生成部は、情報処理装置がベクトルストア命令を実行するときに、ベクトルストア命令がアクセスする領域のアドレスであり、且つ、同一のタグを含むアドレス群を生成する。 - 特許庁

To provide a vector arithmetic unit for calculating the maximum value or minimum value for every element only by one vector instruction, and for making it unnecessary to hold elements in a vector data register for a long time.例文帳に追加

一つのベクトル命令のみで、最大値や最小値を、要素毎に算出可能とすると共に、長時間ベクトルデータレジスタ内要素の保持を不要としたベクトル演算装置を提供する。 - 特許庁

To provide an information processor, with which the number of vector pipelines is increased and vector instruction processing time can be shortened, concerning the information processor provided with plural vector processors.例文帳に追加

複数のベクトルプロセッサを備える情報処理装置において、ベクトルパイプライン数を増やしベクトル命令処理時間を短くできることを可能とする情報処理装置を提供する。 - 特許庁