「wirings」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

The second SRAM circuit 13 realizes the SRAM function with the SRAM cell and the wirings formed in the fourth to sixth wirings in the upper layer side among the wiring layers of six layers.例文帳に追加

第２ＳＲＡＭ回路１３は、ＳＲＡＭセルと、６層の配線層のうち、上層側の第４〜第６配線に形成された配線とによってＳＲＡＭ機能が実現されている。 - 特許庁

To secure a predetermined distance between wirings, and to prevent the damage of a lower layer wiring when forming an insulator film formed for securing a distance between the wirings by patterning, etc.例文帳に追加

所定の配線間距離を確保すると共に、配線間距離を確保するために形成される絶縁膜をパターニング等によって形成する際に、下層配線の損傷を防ぐ。 - 特許庁

This liquid crystal display device is provided with a plurality of gate signal wirings 15 provided on a substrate 1 and a gate insulating film 22 provided on the gate signal wirings 15.例文帳に追加

本発明にかかる液晶表示装置は基板１上に設けられた複数のゲート信号配線１５と、ゲート信号配線１５の上に設けられたゲート絶縁膜２２を備えている。 - 特許庁

To reduce the resistance of wirings consisting of a polysilicon thin film and to display high-quality images in an electro-optic device such as a liquid crystal device having wirings consisting of a polysilicon thin film.例文帳に追加

ポリシリコン薄膜からなる配線を有する液晶装置等の電気光学装置において、ポリシリコン薄膜からなる配線を低抵抗化し、高品質の画像表示を可能にする。 - 特許庁

Shield wirings D1 to D3 having the same material and length as a signal wiring are arranged only in either one of both left and right sides (with respect to the figure) of each of four signal wirings S1 to S4.例文帳に追加

４本の信号配線Ｓ１〜Ｓ４の各々の（図に対し）左右両側のいずれか一方にのみ、信号配線と同一の材質および長さのシールド配線Ｄ１〜Ｄ３を施す。 - 特許庁

At this time, the electrode wirings 4 of the second layer and the electrode wirings 5 of the third layer are arranged so as not to be overlapped on edge parts of both sides of the electrode wiring 2 of the first layer.例文帳に追加

このとき、第２層の電極配線４および第３層の電極配線５は、第１層の電極配線２の両幅のエッジ部分に重ならないように配置する。 - 特許庁

A plate spring 42 inserted in a connector frame 41 presses the two wirings in a mutually contacting direction in state where the saw blade patterns of the wirings 11, 21 are mated.例文帳に追加

コネクタ枠体４１に挿入される板バネ４２により、配線１１，２１の各鋸刃パターンが係合した状態で、２つの配線体が相密着する方向に押圧されている。 - 特許庁

Cell power wirings 170 which are provided on a fourth wiring layer located on more on the substrate side than the third wiring layer are connected to the strap power wirings 140 by cell power wiring contacts 180.例文帳に追加

第３の配線層より基板側の第４の配線層に設けられたセル電源配線１７０とストラップ電源配線１４０とがセル電源配線用コンタクト１８０で接続される。 - 特許庁

The plurality of wirings include a wiring group in which 2^N (N is an integer of 4 or more) or more wirings having a positive coefficient of correlation of an LER (Line Edge Roughness) on both side faces are lined continuously.例文帳に追加

そして、これら複数の配線は、両側面のＬＥＲ（Line Edge Roughness）の相関係数が正である配線が、連続して２^N本（Ｎは４以上の整数）以上並んだ配線群を含む。 - 特許庁

Alternatively, two wirings are wired together to the inlet side or outlet side of the flow tubes and a dummy wiring is arranged at the opposite side to balance with the wirings in terms of a mass.例文帳に追加

或いは、この２本の配線を、フローチューブ入口側又は出口側に向けてまとめて配線すると共に、その反対側で質量的にバランスをとるためのダミー配線がされる。 - 特許庁

A semiconductor wafer, which is to be tested comprises test wirings 4 and 5 so formed on dicing lines 3 as to correspond to the lines of chips 2, and testing terminals 6 and 7 connected to the test wirings 4 and 5, respectively.例文帳に追加

被試験半導体ウェハは、各チップ２の列に対応してダイシングライン３に形成されたテスト配線４，５と、それぞれテスト配線４，５に接続されたテスト端子６，７とを備える。 - 特許庁

To provide a liquid crystal display device capable of suppressing disconnection of connecting wirings connecting the wirings formed under the interlayer insulating film of an active element array substrate and its manufacturing method.例文帳に追加

アクティブ素子アレイ基板の層間絶縁膜下に形成された配線間を接続する接続配線の断線を抑制できる液晶表示装置およびその製造方法を提供する。 - 特許庁

A guard wiring 29 made of a conductive oxide such as ITO, etc., is formed between at least a pair of adjacent metal wirings among the wirings 14e.例文帳に追加

複数の金属配線１４ｅのうち互いに隣り合う少なくとも一対の間に、ＩＴＯ等といった導電性酸化物から成るガード配線２９を形成して介在させる。 - 特許庁

The semiconductor device has a conductor layer 7 wherein a plurality of wirings are formed and a bonding pad 14 which is formed in a region overlapping a plurality of wirings of a conductor layer 7.例文帳に追加

本発明の半導体装置は、複数の配線が形成された導体層７と、導体層７の複数の配線と重なる領域に形成されたボンディングパッド１４とを備える。 - 特許庁

The active matrix substrate also has a plurality of first CS wirings including sections substantially parallel to each other and a plurality of second CS wirings including sections substantially parallel to each other.例文帳に追加

また、アクティブマトリクス基板は、互いに実質的に平行な部分を含む複数の第１ＣＳ配線と、互いに実質的に平行な部分を含む複数の第２ＣＳ配線とを備える。 - 特許庁

To reduce the capacitance between wirings and enhance the mechanical strength in a semiconductor integrated circuit device that has contact plugs and metal wirings formed by a dual damascene method.例文帳に追加

デュアルダマシン法により形成された接続プラグ及び金属配線を有する半導体集積回路装置において、配線間容量を低減すると共に機械的強度の向上を図る。 - 特許庁

The first metal pattern 4 is formed of a plurality of wirings 4a and a common wiring connecting portion 4b connected to the wirings 4a and contact 3.例文帳に追加

そして、第１の金属パターン４は、複数の配線部４ａと、配線部４ａに接続され、且つ、コンタクト３に接続されている配線共通接続部４ｂとで構成されている。 - 特許庁

To obtain electrical conduction for element electrodes and to reduce the electric resistance of the wirings of large screen PDP, LCD and SED by conducting the wirings using metallic wires having a low electric resistance.例文帳に追加

電気抵抗の小さい金属ワイヤーを用いて配線を行い、素子電極への導通をとるための方法を可能にし、大画面のＰＤＰ，ＬＣＤ，ＳＥＤの配線を低抵抗化する。 - 特許庁

Both ends of the detecting coil 122 are connected to a pair of aluminum wirings 126 arranged in the frame part 106 via a pair of wirings 124 extending in the spring part 104b.例文帳に追加

また、検出コイル１２２の両端は、ばね部１０４ｂを延びる一対の配線１２４を介して、枠部１０６に設けられた一対のアルミニュウム配線１２６に接続されている。 - 特許庁

Against an electron source consisting of electron emission elements arrayed in matrix connected with each other by a plurality of line wirings and row wirings, electron emission characteristics of a plurality of elements are first measured.例文帳に追加

複数の行配線および列配線により接続され、マトリクス状に配置された電子放出素子からなる電子源に対して、まず、複数の素子の電子放出特性を測定する。 - 特許庁

This pressing of the pre- hardened protective layer resin makes the resin pushed in among the mesh-like wirings into a filled state such that spaces between the wirings are filled up fully, without openings.例文帳に追加

また、硬化前の保護層樹脂を押圧することで、網目状の配線間に樹脂が押し込まれて充填される状態となり、配線間の空間が隙間なく十分に埋め尽くされる。 - 特許庁

To provide a manufacturing method of a semiconductor device for preventing short-circuiting failure from being generated in wirings, even in the semiconductor device where polysilicon wirings are formed across a trench isolation region.例文帳に追加

トレンチ分離領域を横切って、ポリシリコン配線が形成される半導体装置であっても、配線のショート不良が発生しない半導体装置の製造方法を提供する。 - 特許庁

A scanning wiring driving section for forming signals of a frequency Fb impresses scanning signals to a portion and a plurality of scanning wirings among the plurality of the scanning wirings in a prescribed selection period.例文帳に追加

周波数Ｆｂの信号を生成する走査配線駆動部が、所定の選択期間において、複数の走査配線のうちの一部かつ複数の走査配線に走査信号を印加する。 - 特許庁

The package substrate 2 is provided therein with multilayer wirings 23 which are connected to the plurality of input terminals 22 and a plurality of output terminals 24 connected to the multilayer wirings 23.例文帳に追加

パッケージ基板２は、複数の入力端子２２に接続された多層配線２３を当該基板２内に備え、この多層配線２３に接続された複数の出力端子２４を備えた。 - 特許庁

To provide a fire-resistant treating material which prevents immediate burning down, together with wirings and piping materials and displays a fire-resistant function that closes the space between the wirings and the piping materials.例文帳に追加

配線・配管材と共に即座に焼失してしまうことを防止することができ、配線・配管材との間を閉鎖して耐火機能を発揮することができる耐火処理材を提供する。 - 特許庁

Detection row wirings 5 extending in a line direction x as a long-side direction out of detection wirings 3 and 5 of a touch screen 1 of a touch panel are formed on detection column wirings 3 existing in a column direction y as a short-side direction through an interlayer insulating film.例文帳に追加

タッチパネルのタッチスクリーン１の検出用配線群３，５のうち、長辺方向である行方向ｘに延在する検出用行配線群５を、層間絶縁膜を介して、短辺方向である列方向ｙに延在する検出用列配線群３上に設ける。 - 特許庁

Meanwhile, the control circuit applies a second voltage to the first wirings and the second wirings in a non-selected third memory cell array that shares the second wirings with the selected first memory cell array and in a non-selected memory cell array positioned farther than the third memory cell array when viewed from the first memory cell array.例文帳に追加

一方、選択された第１のメモリセルアレイと第２配線を共有する非選択の第３のメモリセルアレイ、及び前記第１のメモリセルアレイから見て前記第３のメモリセルアレイよりも遠い側にある非選択のメモリセルアレイにおいて、第１配線及び第２配線に第２の電位を与える。 - 特許庁

According to this method, the individual signal wiring 31 will not become parallel to the first and second individual ground wirings 21_1-21_6 and will not pass on the intersecting points of the first individual ground wirings 21_1-21_6 and second individual ground wirings 22_1-22_6, whereby the characteristic impedance of the individual signal wiring 31 becomes a given value.例文帳に追加

これにより、個別信号配線３１は、第一、第二の個別接地配線２１_1〜２１_6に対して平行に成らず、第一、第二の個別接地配線２１_1〜２１_6と第二の個別接地配線２２_1〜２２_6の交点上を通らないようになり、個別信号配線３１の特性インピーダンスが一定値となる。 - 特許庁

A control circuit applies a first voltage to the first wirings and the second wirings in a non-selected second memory cell array that shares the first wirings with the selected first memory cell array and in a non-selected memory cell array positioned farther than the second memory cell array when viewed from the first memory cell array.例文帳に追加

制御回路は、選択された第１のメモリセルアレイと第１配線を共有する非選択の第２のメモリセルアレイ、及び第１のメモリセルアレイから見て第２のメモリセルアレイよりも遠い側にある非選択のメモリセルアレイにおいて、第１配線及び第２配線に第１の電位を与える。 - 特許庁

The FPC 4 is structured so that the wirings 6 are formed on a base film 5, and a plurality of terminal connection parts 10 extending in the independent condition are formed for the respective wirings 6, and a cover lay 9 is formed on the wirings 6 and the base film 5 excluding the forefront of the terminal connection part 10.例文帳に追加

ＦＰＣ４は、ベースフィルム５の上に配線６が形成され、複数の配線６毎に独立した状態で延出する端子接続部１０が複数形成され、端子接続部１０の先端部以外のベースフィルム５及び配線６の上にカバーレイ９を形成した構造からなる。 - 特許庁

Such a structure is provided that the size is changeable while extending wirings 102 in hard macros in the horizontal and vertical directions within a range within which specifications are held, and buffer blocks 103 for wirings passing on the hard macros and wirings 104 passing on the hard macros can be laid between divided hard macros 101.例文帳に追加

スペックを維持できる範囲で水平および垂直方向にハードマクロ内配線１０２を延長しながらサイズを可変できる構造とし、分割した各ハードマクロ１０１の間にハードマクロ上通過配線用バッファブロック１０３とハードマクロ上通過配線１０４を配置できる構造とする。 - 特許庁

To enable shortening of delay time of a signal by reducing the parasitic capacitance between signal wirings, even when phases of signals transmitted through the signal wirings adjacent to each other are mutually reversed, in a plurality of the signal wirings like bus lines.例文帳に追加

バスライン等の複数の信号配線において、互いに隣接する信号配線により伝達される信号が互いに逆相となる場合であっても、信号配線間の寄生容量を低減させ、信号の遅延時間を短縮させることのできる半導体記憶装置を提供する。 - 特許庁

Plural wirings 16 are distributed while vertically penetrating through a wiring hole and a through hole, and the vertically extended wirings 16 exist in a distribution space formed by three or more columns covered with a column cover 5, which prevents the wirings 16 to be exposed to the external.例文帳に追加

複数の配線１６が前記の配線孔と貫通孔を上下に貫通して配線され、この上下に延びる配線１６が、前記支柱カバー５によって覆われた３本以上の支柱４から成る配線用の空間内に存在することになり、配線１６が外部から露出することがない。 - 特許庁

Further, a potential difference between the wirings 100 and the wirings 101 and 102 of the signal to be shielded is minimized, an influence of charging and discharging capacities 106 and 107 generated between the adjacent wirings is suppressed to avoid a timing error at a real operation time at a stage of designing, thereby improving reliability.例文帳に追加

さらにシールド対象信号の配線１００とシールド配線１０１、１０２間の電位差を最小にし隣接配線間に生じる寄生容量１０６，１０７からの充放電の影響を抑制することにより実動作時のタイミングエラーを設計段階で回避し、信頼性を向上させる。 - 特許庁

In the driving of a display panel 101 having the multiple electron source in which a plurality of cold cathode elements are wired with a plurality of row wirings and a plurality of column wirings in a matrix shape, a scanning circuit 102 successively selects a row-direction wiring to be driven from a plurality of row-direction wirings.例文帳に追加

複数の冷陰極素子を複数の行配線と複数の列配線とを用いてマトリクス配線したマルチ電子源を有した表示パネル１０１を駆動するにおいて、走査回路１０２は複数の行方向配線より駆動対象の行方向配線を順次選択する。 - 特許庁

The parasitic element 2 with two metal wirings, i.e., first and second wirings 11 and 12 which are parallel each other, is a ladder type circuit in which four unit circuits 10 are tandem connected in the line direction of the first and second metal wirings 11 and 12, and operates in a left-handed system.例文帳に追加

無給電素子２は、平行な２本の第１金属配線１１、第２金属配線１２を有し、第１金属配線１１、第２金属配線１２の線路方向に４つの単位回路１０を縦続接続してなる梯子型の回路であり、左手系で動作する。 - 特許庁

Since the wirings Csm are formed in the regions sandwitched by the adjacent scanning lines g1, the wirings Csm are not formed to stride over the lines g1 and the wirings Csm and the lines g1 are formed in a same layer.例文帳に追加

また、隣接する走査線ｇｌで挟まれた領域内に補助容量配線Ｃｓｍが形成されるため、補助容量配線Ｃｓｍは走査線ｇｌをまたいで形成されることがなく、補助容量配線Ｃｓｍと走査線ｇｌとを同一レイヤーで形成することが可能となる。 - 特許庁

A semiconductor integrated circuit device includes a plurality of signal wirings of the same width which are arranged parallel to each other and spaced at equal intervals on a first wiring layer with at least two adjoining signal wirings of the plurality of signal wirings being interconnected electrically.例文帳に追加

本発明の半導体集積回路装置では、第１の配線層に、互いに平行かつ等間隔に配置された複数の同一幅の信号配線を備え、前記複数の信号配線のうち、少なくとも２本以上の隣接する信号配線が相互に電気的に接続されている。 - 特許庁

When each of the bunch wirings 111 is folded in the bunch section 11 of the flexible circuit board 1 by a connector 22 of the fagot structure to form the bunch wirings 111 in the shape of the fagot structure, the fagot structure fagots the plural bunch wirings 111 which are coupled by the connector 22 for positioning.例文帳に追加

巻束構造が有する結合部２２により、フレキシブル回路基板１のバンチ部１１でバンチ配線１１１のそれぞれを折り畳んで束状構造に形成するとき、束状構造は、複数のバンチ配線１１１を巻束し、結合部２２により結合させ、位置決めを行う。 - 特許庁

The method includes: a step of forming multiple signal wirings on insulating layers composed of dielectric materials; a step of forming insulated parts between the wirings by filling the same dielectric materials as that of the insulating layers into between the signal wirings; and a step of injecting particles with relative permittivity smaller than that of the dielectric materials, which are the insulating layers, into the insulated parts between the wirings.例文帳に追加

誘電体材料からなる絶縁層上に複数の信号配線を形成する工程と、絶縁層と同一の誘電体材料を信号配線のそれぞれ同士間に充填して配線間絶縁部を形成する工程と、絶縁層となる誘電体材料よりも比誘電率の小さい微粒子を配線間絶縁部に注入する工程とを含んでいる。 - 特許庁

The drive circuit for driving the display panel having wirings and display devices to be connected to the wirings has a first switch that transits potential of the wirings toward the first potential, a feedback amplifier that maintains the potentials of the wrings at the first potential, and a second switch that selects whether or not to supply an output from the feedback amplifier to the wirings.例文帳に追加

配線および前記配線に接続される表示素子を有する表示パネルを駆動するための駆動回路であって、前記配線の電位を第１の電位に向けて遷移させる第１のスイッチと、前記配線の電位を前記第１の電位に保つフィードバックアンプと、前記フィードバックアンプの出力を前記配線に供給するかしないかを選択する第２のスイッチと、を有している。 - 特許庁

A display panel P2000 has surface conduction type emission elements P20001 wired to row-direction wirings P2002 and column-direction wirings P2003 with a matrix and it displays a picture by the application of a voltage from a scanning signal circuit part P1000 to the row-direction wirings P2002 and the application of luminance signals from a modulated signal part P1001 to the column-direction wirings P2003.例文帳に追加

表示パネルＰ２０００は、行方向配線Ｐ２００２と列方向配線Ｐ２００３とにマトリックス配線された表面伝導型放出素子Ｐ２００１を有し、走査信号回路部Ｐ１０００から行方向配線Ｐ２００２への電圧の印加と、変調信号回路部Ｐ１００１から列方向配線Ｐ２００３への輝度信号の印加により画像を表示する。 - 特許庁

Source electrode wirings 13 attached with via hole 12 to which source finger electrodes 13a are connected, gate electrode wirings 14 to which gate finger electrodes 14a are connected, and drain electrode wirings 15 to which drain finger electrodes 15a are connected, are arranged between the cells 11 in consideration of symmetry and are connected to a drain bus line 16; and the gate electrode wirings are each similarly connected to a gate bus line 17.例文帳に追加

各セル１１間の隙間に、ソースフィンガー電極13ａを接続したバイアホール１２付ソース電極配線１３と、ゲートフィンガー電極１４aを接続したゲート電極配線１４と、ドレインフィンガー電極１５aを接続したドレイン電極配線１５を対称性を鑑みて配置し、ドレインバスライン１６に接続され、同様に各ゲート電極配線はゲートバスライン１７に接続されている。 - 特許庁

A semiconductor memory device is equipped with first wirings 13 extended into a first direction, memory elements 18 arranged above the first wirings 13, second wirings 20 extended on the memory elements 18 into a second direction different from the first direction, and magnetic shield layers 21 formed on the side surface of the second wirings 20 and the side surface of the memory elements 18.例文帳に追加

半導体記憶装置は、第１の方向に延在する第１の配線１３と、この第１の配線１３の上方に配置された記憶素子１８と、この記憶素子１８上に、第１の方向と異なる第２の方向に延在する第２の配線２０と、この第２の配線２０の側面及び記憶素子１８の側面に形成された磁気シールド層２１とを具備する。 - 特許庁

(4) Discontinuity in the line in a part where the transparent electrode directly bridges over the lower metal wirings can be decreased.例文帳に追加

（４）透明電極が下層メタル配線を直接乗り越える部分での断線を低減できる。 - 特許庁