「combination test」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

The test piece 1 is a combination of a plurality of raw materials or a composite material, and for example, includes an interface between a cement-based hardened body or an aggregate inside the cement-based hardened body and a cement paste.例文帳に追加

例えば、セメント系硬化体やセメント系硬化体内部の骨材とセメントペースト間界面を含むものである。 - 特許庁

A combination circuit is extracted from a logically composed controller (step 1), and test patterns for it are generated (step 2).例文帳に追加

論理合成したコントローラから組み合わせ回路を抽出し（ｓｔｅｐ１）、それに対するテストパターンを生成する（ｓｔｅｐ２）。 - 特許庁

The supply power voltage VDD2 of the combination circuit 101 is set to a low voltage or is blocked during shift operation in the scan test.例文帳に追加

スキャンテストのシフト動作中には、組合せ回路１０１の電源電圧ＶＤＤ２を低電圧に設定又は遮断する。 - 特許庁

A scanning test of a combination circuit 200 is performed on the basis of a test pattern generated by a scan pattern generation circuit 300, a comparison control circuit 400 compares a test result with an expected value to check the shifting of the flip-flops 100-105.例文帳に追加

スキャンパターン生成回路３００で生成したテストパターンに基づいて組み合せ回路２００のスキャンテストを実行し、比較制御回路４００がテスト結果と期待値との比較を行い、フリップフロップ１００〜１０５のシフト動作の確認を行う。 - 特許庁

An instruction execution part 121 selects an input variable combination 193, and executes a test object program 191 step by step.例文帳に追加

命令実行部１２１は入力変数値組み合わせ１９３を選択し、試験対象プログラム１９１を一ステップずつ実行する。 - 特許庁

EXTRACTION SYSTEM OF COMBINATION SET OF CLINICAL TEST DATA, DETERMINATION SYSTEM OF NEOPLASM PROGRESS USING THE SAME AND CLINICAL DIAGNOSIS SUPPORT SYSTEM例文帳に追加

臨床検査データの組合わせ集合の抽出システムとこれを用いた腫瘍進行度の判定システム並びに臨床診断支援システム - 特許庁

To provide a semiconductor memory in which operation check in the worst case of combination of addresses can be performed and its test method.例文帳に追加

アドレスの組合せのワーストケースにおける動作チェックを行うことができる半導体記憶装置およびそのテスト方法を提供する。 - 特許庁

For example, when it is assumed that questions in a regular test at a junior high school are prepared, distinguishing is performed depending on question number and year as for the test specified by a combination of marks distinguishing subject, division, and frequency.例文帳に追加

例えば中学校における定期テストの問題作成を想定すると、科目・区分・回数を識別する記号の組合せで特定されるテストについて、問題番号と年度による区別がされる。 - 特許庁

To provide a vinyl chloride-based resin molded form having a combination of flame retardancy meeting the requirements of FM4910 Flammability Test (FMRC: Clean Room Materials Flammability Test) and high impact resistance ranging from room temperature to lower temperatures.例文帳に追加

ＦＭ４９１０の難燃性テスト（ＦＭＲＣ）に合格できる難燃性と、常温から低温域に至るまでの良好な耐衝撃性とを併せ持った塩化ビニル系樹脂成形体を提供する。 - 特許庁

When the connection characteristics of the connection mechanisms are different from each other, a second load test execution part 24 determines load test combination programs of the test program and the load program with load effects for each processor group classified according to the difference in connection characteristics, allocates them to the processors, and executes the load test.例文帳に追加

第２負荷試験実行部２４は接続機構の接続特性に相違がある場合、接続特性の相違に応じて分類された複数のプロセッサ群毎に負荷効果のある試験プログラムと負荷プログラムとの負荷試験組合せプログラムを決定し、複数のプロセッサに割付けて負荷試験を実行する。 - 特許庁

As the result of the test, when there is no error, a document is generated based on the changed combination configurations of the submodules or the changed parameter value of each submodule.例文帳に追加

そのテストの結果、エラーがない場合、変更したサブモジュールの組み合わせ構成や各サブモジュールのパラメータ値に基づきドキュメントを生成する。 - 特許庁

A plurality of circuit blocks without data path dependence with one another include: scan flip-flops for forming a scan chain in a scan test; and combination circuits.例文帳に追加

互いにデータパス依存性のない複数の回路ブロックは、スキャンテスト時にスキャンチェーンを形成するスキャンフリップフロップと組み合わせ回路とを含む。 - 特許庁

The instruction execution part 121 selects a new input variable combination 193, and executes the test object program 191 step by step.例文帳に追加

命令実行部１２１は新たな入力変数値組み合わせ１９３を選択して試験対象プログラム１９１を一ステップずつ実行する。 - 特許庁

A bleeding evaluation test is carried out by various recording duties for an ink set of an arbitrary combination of each ink stored in an ink tank of a printer.例文帳に追加

プリンタのインクタンクに収容される各インクを任意に組み合わせたインクセットについて、種々の記録デューティーでブリード評価試験を行う。 - 特許庁

After specifying don't-care-bits as much as possible in response to a test pattern generated in relation to a combination circuit model (S12-4), a condition is assigned again to reduce the number of test conditions and the number of invalid test conditions in relation to the don't-care-bits (S12-5).例文帳に追加

組み合わせ回路モデルに対して生成したテストパターンに対して、可能な限り多くのドントケアビットを特定した後（Ｓ１２−４）、ドントケアビットに対して、テスト状態数および無効テスト状態数が削減されるように状態を再割当する（Ｓ１２−５）。 - 特許庁

A semiconductor memory related to this semiconductor integrated circuit has a degeneration test mode and it is provided with a degeneration test circuit performing the degeneration test via a data terminal set in accordance with a designation signal and by a combination of data lines set in accordance with the designation signal.例文帳に追加

この発明に係る半導体記憶装置は、縮退テストモードを有し、指定信号に応じて設定されたデータ端子を介して、さらに、指定信号に応じて設定されたデータ線の組み合わせで、縮退テストを行う縮退テスト回路を設けている。 - 特許庁

The event detecting operation description 22 after initializing the coverage matrix table 22 detects the combination of the test inputs, increases array elements corresponding to the detected combination, and counts its detection frequency.例文帳に追加

イベント検出動作記述２２は、カバレージマトリクステーブル２２を初期化した後、テスト入力の組合せを検出し、その検出した組合せに対応する配列要素をインクリメントしてその検出回数をカウントする。 - 特許庁

To verify, in a short time, the operation of a connection mechanism with high reliability by automatically determining the best combination of a test program with a load program with high load effects and performing a long time load test under high load.例文帳に追加

負荷効果の高い試験プログラムと負荷プログラムを最良な組み合わせを自動的に決定して高負荷による長時間負荷試験を行って短時間で信頼性の高い接続機構の動作検証を可能とする。 - 特許庁

Subsequently, a prescribed test pattern generation means for failure verification such as an ATPG is applied to the logic circuit after the sequence circuit is replaced by the combination circuit, thereby generating an input test pattern (step S2).例文帳に追加

続いて、順序回路を組み合わせ回路で置換した後の論理回路に対してＡＴＰＧ等の所定の故障検証用テストパターン生成手段を適用して入力テストパターンを生成する（ステップＳ２）。 - 特許庁

With respect to each input screen, a CPU 10 generates combination test data for each command on the basis of level values of respective factors on the input screen.例文帳に追加

ＣＰＵ１０は、各入力画面毎に、各コマンドにつき、同入力画面上の各因子の水準値に基づいて、組合せテストデータを生成する。 - 特許庁

Each test block TB is provided with a substitution judgment part for each of the combination of order for successively performing the substitution of memory cell columns and memory cell rows.例文帳に追加

各テストブロックＴＢには、メモリセル行とメモリセル列を順番に置換する順序の組合せのぞれぞれについて、置換判定部が設けられる。 - 特許庁

DEVICE AND METHOD FOR GIVING COMBINATION OF AUTOMATIC AND MANUAL MOTIONS OF NONDESTRUCTIVE TEST (NDT) SENSOR, AND DEVICE FOR MOVING SENSOR ON WORK例文帳に追加

非破壊試験（ＮＤＴ）センサの自動および手動の動きの組合せを与えるための装置および方法、ならびにワークの上でセンサを動かすための装置 - 特許庁

A combination of measurement includes measurements by the balancing machine in the factory field, the tire unifying machine in the factory field, and a tire unifying machine in a test laboratory.例文帳に追加

測定の組み合わせは、工場現場のバランス試験機、工場現場のタイヤ均一化機および試験研究室のタイヤ均一化機での測定を含む。 - 特許庁

Moreover, a combination range of the amplitude voltages and the frequencies in which communication signals can be normally transmitted and received is specified based on the test results.例文帳に追加

また、通信信号を正常に送受信することのできる振幅電圧および周波数の組み合わせ範囲を、そのテスト結果に基づき特定する。 - 特許庁

A scan test is executed in a plurality of steps by changing combination between a partial scan chain set as PRS and a partial scan chain set as MISR, and thereby the test can be performed without installing a test response compressor separately from the scan chain, to thereby reduce the area overhead.例文帳に追加

ＰＲＳとして設定する部分スキャンチェーンとＭＩＳＲとして設定する部分スキャンチェーンの組合せを変えて、複数のステップでスキャンテストを実行することによって、スキャンチェーンとは別にテスト応答圧縮器を設けることなくテストを行うことができるので、面積オーバーヘッドが削減される。 - 特許庁

To provide a test circuit, a semiconductor device and a method for manufacturing the same, for applying a stress to a node of a combination circuit to which the stress is not applied by only F/F in a burn-in test or a leak test of the semiconductor device, and inhibiting circuit overhead of the semiconductor device.例文帳に追加

半導体装置のバーンインテストまたはリークテストの際に、F/Fだけではストレスを印加できない組み合わせ回路のノードにストレスを与えるとともに、半導体装置の回路オーバーヘッドを抑えることができるテスト回路、半導体装置及びその製造方法を提供すること。 - 特許庁

When generating the test data including a pair of an input (a combination between a factor and a level) and an expectation value, a combination between the inputs not but combinations between all the levels possible to the factor is generated such that each of all the levels in each factor is used in a test at least once.例文帳に追加

本発明は、入力（因子と水準の組み合わせ）と期待値のペアからなるテストデータを生成する際に、因子に対して、有り得る全ての水準の組み合わせではなく、各因子における全ての水準が少なくとも１回はテストで使用されるように、入力の組み合わせを生成する。 - 特許庁

For example, an F/F (frip-frop) chain circuit 21 for a SCAN test to activate the critical path 12 in the combination circuit 11 is configured by using SCAN F/F (frip-frop for scan test) (1) 21a to SCAN F/F (5) 21e having MUXs 22a-22e.例文帳に追加

たとえば、組み合わせ回路１１のクリティカルパス１２を活性化させるためのＳＣＡＮテスト用Ｆ／Ｆチェーン回路２１を、ＭＵＸ２２ａ〜２２ｅ付きのＳＣＡＮ Ｆ／Ｆ（１）２１ａ〜ＳＣＡＮ Ｆ／Ｆ（５）２１ｅを用いて構成する。 - 特許庁

All bit lines BL in one word line WL are opened by logical combination of a column activation signal CAS and a test mode signal TM, a test data pattern is written simultaneously in all cells in the word line ML.例文帳に追加

本発明では、１つのワード線ＷＬにおける全ビット線ＢＬを、カラム活性化信号ＣＡＳと試験モード信号ＴＭとの論理的な組み合わせにより開いて、該ワード線ＷＬにおける全セルにテストデータパターンを同時に書き込む。 - 特許庁

A combination includes a surface, which includes a plurality of test regions, at least two of which, and in a preferred embodiment, at least twenty of which, are substantially identical, wherein each of the test regions includes an array of generic anchor molecules.例文帳に追加

組合せには、多数の試験領域、少なくとも２つ、そして、好ましい実施態様では、少なくとも２０の実質的に同一の試験領域を含む表面であり、各試験領域には包括的アンカー分子のアレイが含まれる。 - 特許庁

To provide a urine test instrument and a urine specimen measurement result processor with high degree of freedom of combination of measurement items when measurement results are checked in comparison with the conventional case.例文帳に追加

従来に比して測定結果のチェックを行なう際の測定項目の組合せの自由度が高い尿検査装置及び尿検体測定結果処理装置を提供する。 - 特許庁

To provide a coverage measuring method and an apparatus therefor which can measure a coverage regarding a combination of a plurality of test inputs given in time series.例文帳に追加

時系列的に与えられた複数のテスト入力の組合せに関するカバレージを測定することが可能なカバレージ測定方法及びその装置を提供する。 - 特許庁

Therefore, when one combination of address signals is made to correspond to this command, the number of test modes can be increased without being restricted by the number of input pins of an address signal.例文帳に追加

したがって、アドレス信号の１の組合せをこのコマンドに対応づければ、アドレス信号の入力ピン数に制限されずテストモードを増やすことも可能となる。 - 特許庁

An expected value generating part 24 generates the expected value data of an identifier corresponding to the test packet data TPKT, by referring to the combination table 22 and the identifier setting register 21.例文帳に追加

期待値生成部２４では、組み合わせテーブル２２と識別子設定レジスタ２１を参照し、試験パケットデータＴＰＫＴに対応する識別子の期待値データを生成する。 - 特許庁

To provide a combination test method capable of testing easily a receiver for inputting a signal including a desired amount of jitter, even when an output signal from a transmitter is at a high speed.例文帳に追加

送信装置の出力信号が高速でも所望量のジッタを含む信号を入力する受信装置のテストを簡易に行える組合せ試験方法の提供。 - 特許庁

To generate a combination test pattern for confirming that when an existing system is shifted into the other system environment, the business thereof operates correctly in the system environment after the shift.例文帳に追加

既存システムを他のシステム環境へ移行する際に、その業務が移行後のシステム環境で正しく動作することを確認するための組み合わせテストパターンを生成する。 - 特許庁

To provide electronic equipment capable of improving the efficiency of an operation confirmation test of electronic equipment in which an abnormal operation occurs due to a combination and timing of unexpected input signals.例文帳に追加

予期しない入力信号の組合せやタイミングで異常な動作が起こる電子機器の動作確認試験の効率を向上させることのできる電子機器を提供する。 - 特許庁

To test all items of a mobile data communication modem efficiently and automatically by processing both protocols on the DTE side and the pseudo PS side in combination.例文帳に追加

移動体データ通信モデムのテストにおいてＤＴＥ側と擬似ＰＳ側の双方のプロトコルを組み合わせて処理し、すべてのテスト項目を効率よく自動的に行う。 - 特許庁

The output from the test latch is compared with the output from a normal latch, and the difference between the two output signals defines errors in a specified voltage/clock-skew combination.例文帳に追加

テスト・ラッチの出力は、通常のラッチの出力と比較され、２つの出力信号間の差は、特定の電圧／クロック・スキュー組み合わせに対するエラーを定義する。 - 特許庁

To provide a semiconductor failure analysis system for automatically adding a new combination of electrical test results to a semiconductor failure analysis decision table as needed.例文帳に追加

半導体不良解析判定表に必要に応じて新しい電気テスト結果の組み合わせを自動的に追加できる半導体不良解析システムを提供する。 - 特許庁

To provide a conveying device and a combination weighing device having it changing the order of containers during conveyance for speedup of discharge processing in the combination weighing device and rank selection processing and the like in a quality test device.例文帳に追加

搬送中に容器の順番を入れ替えることで、組合せ計量装置における排出処理や品質検査装置におけるランク選別処理等を高速化することが可能な搬送装置およびこれを備えた組合せ計量装置を提供する。 - 特許庁

A plurality of systems of test signal forming circuit (10, 50) and test signal transmitting circuit (20, 60) are provided, and data of different portable telephone systems is written in respective transmission systems so that test signals of a plurality of different portable telephone systems can be transmitted to a portable terminal 100 simultaneously or in combination.例文帳に追加

テスト信号形成回路（１０、５０）とテスト信号送信回路（２０、６０）を複数系統設け、それぞれの送信系統に異なる携帯電話システムのデータを書き込み、これによって複数の異なる携帯電話システムのテスト信号を同時にあるいは組み合わせて携帯端末１００へ送信可能とする。 - 特許庁

In the operation aptitude test method, a combination of the stimulus and a selection button in response to it offsets the effect of learning of the previous operation aptitude test and shortens a period till a next operation aptitude test by using operation patterns 202, 203, 204, 205, and 206 different from a basic operation pattern 201.例文帳に追加

運転適性検査方法において、刺激とそれに対する選択ボタンとの組み合わせが基本操作パターン２０１とは異なる操作パターン２０２，２０３，２０４，２０５，２０６を用いることにより、前回の運転適性検査時の学習効果を相殺し、次回の運転適性検査までの期間を短縮して実施できるようにした。 - 特許庁

This performance board discrimination device equipped with a test head having a plurality of built-in head mounting cards, and the performance board connected to the test head, is also equipped with a controller for controlling so that the performance board is not locked with the test head, when the connected performance board does not agree with a specification based on a combination of the plurality of head mounting cards built in the test head.例文帳に追加

複数のヘッド実装カードが内蔵されるテストヘッドと、このテストヘッドと接続されるパフォーマンスボートとを備えたパフォーマンスボード識別装置において、 接続された前記パフォーマンスボードが、前記テストヘッドに内蔵された複数の前記ヘッド実装カードの組み合わせに基づく仕様と一致しないときは、前記テストヘッドに前記パフォーマンスボードをロックしないように制御するコントローラを備える。 - 特許庁

This test specification generation device has a generation means generating the specifications for a test of the conversion program for the conversion of deign information of the program on the basis of: combination conversion processing information showing combination conversion processing wherein conversion items to the design information of the program are combined; between-item order information showing the priority order of the conversion item.例文帳に追加

テスト仕様生成置が，プログラムの設計情報に対する変換項目を組み合わせた組み合わせ変換処理を表す組み合わせ変換処理情報と，前記変換項目の優先順位を表す項目間順位情報と，に基づき，プログラムの設計情報の変換のための変換プログラムのテスト用の仕様を生成する生成手段を有する。 - 特許庁