「cache invalidation」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

To provide a partial invalidation device for a cache memory which can shorten the time needed to invalidate information stored in the cache memory.例文帳に追加

キャッシュメモリに格納された情報の無効化に必要な時間を短縮することのできるキャッシュメモリにおける部分無効化装置の提供。 - 特許庁

The valid bits prevent the update or invalidation of plural storage in an already invalidated cache line.例文帳に追加

有効ビットは、すでに無効なキャッシュラインに対する複数の記憶の更新および無効化を防止する。 - 特許庁

The invalidation means invalidates information associated with first cache data corresponding to first data in the cache management information if the first data is written into a storage device in the non-cache mode.例文帳に追加

無効化手段は、キャッシュ無しモードにおいて記憶装置に第１データを書き込む場合、キャッシュ管理情報内の第１データに対応する第１キャッシュデータに係わる情報を無効化する。 - 特許庁

Restricting a process to run on a single CPU also prevents the performance cost caused by the cache invalidation that occurs when a process ceases to execute on one CPU and then recommences execution on a different CPU. 例文帳に追加

また、あるプロセスの実行を一つの CPU に限定することで、一つの CPU での実行を停止してから別の CPU で実行を再開するときに発生するキャッシュ無効化 (cache invalidation) による性能面の劣化を防ぐこともできる。 - JM

The cache memory device which temporarily stores data stored in a main memory rewrites an effective bit of a flag memory corresponding to the entry line of an invalidation scheduled entry address so as to indicate the invalidation of the entry line of the invalidation scheduled entry address.例文帳に追加

本体メモリに記憶されたデータを一時的に記憶するキャッシュメモリ装置は、無効化予定エントリアドレスのエントリのラインに対応するフラグメモリの有効ビットを、無効化予定エントリアドレスのエントリのラインを無効化する旨を示すように、書き換える。 - 特許庁

The system can be operated by the cache consistency controlling method applicable both to a write invalidation protocol and to a write update protocol.例文帳に追加

ライト無効化プロトコルとライト更新プロトコルの両方に適用可能なキャッシュ一貫性制御方法で動作可能である。 - 特許庁

Further, a remote page invalidation circuit 150 issues a command for removing the whole cache lines belonging to a page of a node from a CPU cache of the node according to the notice received from other nodes.例文帳に追加

前者で指定されたページに初期化等のための書込みが起こった際には、他のノードからのライン転送を抑止し、他のノードのキャッシュ上のデータを無効化する手段を設ける。 - 特許庁

Data is partitioned along appropriate lines, such as by account, so that a data cache stores mostly unique information and receives only the invalidation messages necessary to maintain that data cache.例文帳に追加

本発明では、データは、アカウントごとになどの適切な線に沿って領域化され、その結果、データキャッシュは、主に一意の情報を格納し、そのデータキャッシュを維持するために必要な無効メッセージだけを受信する。 - 特許庁

To enhance effectiveness of a cache memory by facilitating re- recording of data excluded from the cache memory or data invalidated by an invalidation request from another processor.例文帳に追加

キャッシュメモリから追い出されたデータあるいは他プロセッサからの無効化要求により無効化されたデータについて、キャッシュメモリへ再び記録することを容易にすることにより、キャッシュメモリの有効性を高める。 - 特許庁

To prevent invalidation of a cache line due to entry removal of a snoop filter which maintains data coherency information for multiple caches in a multi-processor system.例文帳に追加

マルチプロセッサ・システムにおけるマルチプル・キャッシュのためのデータ・コヒーレンス情報を保持するスヌープフィルタのエントリ除去によるキャッシュラインのインバリデーションの防止。 - 特許庁

The RVH count is decremented by the value of the region line count following a subsequent processor cache eviction/invalidation of the region previously evicted from the RCA.例文帳に追加

ＲＶＨカウントは、その後の、ＲＣＡからすでに追い出された領域のプロセッサ・キャッシュ追い出し／無効化に続いて、領域ライン・カウントの値だけデクリメントされる。 - 特許庁

To add a logic circuit for invalidating an old cache line by realizing a storage and invalidation operation without affecting any integral load data access time in a computer architecture having preliminarily verified tag cache design.例文帳に追加

事前検証済みタグキャッシュ設計を有するコンピュータアーキテクチャにおいて、整数ロードデータアクセス時間に影響を与えることなく記憶および無効化動作を可能にし、旧キャッシュラインを無効化する論理回路を付加する。 - 特許庁

A cache memory is divided into cache blocks 201 consisting of plural addresses and the update frequencies of the cache blocks 201 are measured, and the cache protocol for maintaining the consistency of data is dynamically switched from a protocol for a update type to a protocol for an invalidation type and vice versa according to the measurement results.例文帳に追加

キャッシュメモリを複数アドレスから成る複数のキャッシュブロックに分割し、各キャッシュブロックの更新頻度を計測し、その計測結果に基づいてデータの一貫性を保つためのキャッシュプロトコルを更新型向きから無効化型向きへ、または無効化型向きから更新型向きへ動的に変化させるように動的にキャッシュプロトコルを切り替える。 - 特許庁

To provide a cache memory controller capable of performing invalidation processing, copy-back processing of only a data block in an area specified by a single request from a CPU, reducing processing time required for invalidation and copy-back and enhancing use efficiency.例文帳に追加

ＣＰＵからの１回の要求により指定した領域内のデータブロックのみをインバリデート処理、コピーバック処理することができ、インバリデートやコピーバックに要する処理時間を削減し、使用効率を高めることができるキャッシュメモリ制御装置を得る。 - 特許庁

And when the CPU caches 021, 121 become noncoincident with the CPU cache duplicate tags 041, 141, cache invalidation requests are issued from the CPU-SC interface control parts 040, 141 to the CPU 020, 120.例文帳に追加

そして、ＣＰＵキャッシュ０２１、１２１とＣＰＵキャッシュ複製タグ０４１、１４１が不一致となった場合、ＣＰＵ−ＳＣインタフェース制御部０４０、１４０からＣＰＵ０２０、１２０に対してキャッシュ無効化要求を発行する。 - 特許庁

To provide a device which actualizes performance improvement by evading the issue postponement of a following instruction due to cache invalidation processing by a vector scatter instruction and performing overtaking control over the vector scatter instruction.例文帳に追加

ベクトルスキャタ命令でのキャッシュ無効化処理による後続命令の発行延期の回避と、ベクトルスキャタ命令の追い越し制御を可能とし、性能向上を実現する装置の提供。 - 特許庁

If it is determined that an access from a master meets a condition of an invalidation range setting unit 121, a cache controller 110 forcibly resets a VALID flag 113 of a corresponding address in a tag memory 111 through an invalidation determination circuit 120 and a tag memory modification unit 122.例文帳に追加

マスタからのアクセスが無効化範囲設定部１２１の条件に合致すると判定された場合、キャッシュコントローラ１１０は、無効化判定回路１２０及びタグメモリ改変部１２２により、タグメモリ１１１内の該当するアドレスのＶＡＬＩＤフラグ１１３を強制的にリセットする。 - 特許庁

For example, when the peer node holds the cache line referred to in a modified coherence state, the peer node responds to the receipt of the snoop invalidation message and writes back the data to a home node.例文帳に追加

一実施例で、ピアノードが参照されるキャッシュラインを変形コヒーレンス状態で保持する場合に、スヌープ無効化メッセージの受信に応答して、ピアノードは、データに関連するホームノードへデータをライトバックする。 - 特許庁

When a peer node receives the snoop invalidation message for referring to data from a request node, the peer node invalidates a cache line related to the data and does not transfer the data directly to the request node.例文帳に追加

ピアノードがデータを参照するスヌープ無効化メッセージを要求ノードから受信する場合に、ピアノードはそのデータに関連するキャッシュラインを無効化し、データを要求ノードへ直接転送しない。 - 特許庁

To enhance processing efficiency by reducing a case in which a processable trailing move in request is forced to be in standby by a precedence move in request in the cache memory of an invalidation-free system CPU (Central Processing Unit) when replacement of interest is in clean.例文帳に追加

リプレース対象がクリーンな場合、無効化しない方式のCPUのキャッシュメモリにおいて、処理が可能な後続ムーブイン要求が先行ムーブイン要求により待機させられるケースを削減させ処理効率を向上させる。 - 特許庁

Data corresponding to an address of write data is searched on the volatile memory 103, and when the address is present, the write data is stored in the nonvolatile memory 102 after invalidation of read data (or disposal of the cache of the address on the volatile memory) is performed.例文帳に追加

ライトデータのアドレスに相当するデータを揮発メモリ１０３上で検索し、存在する場合はリードデータの無効化（即ち、揮発メモリ上の、該当アドレスのキャッシュの廃棄）を行った上で、不揮発メモリ１０２にライトデータを格納する。 - 特許庁

Since the address versus data type table 4, in which the information on the correspondence relation between the address range and the data type is stored, is provided, when a processor 1 designates a data type to be invalidated, cache lines corresponding to the data type can collectively be invalidated so that invalidation processing can easily and quickly be performed.例文帳に追加

アドレス範囲とデータ種別との対応関係の情報を格納したアドレス対データ種別テーブル４を設けるため、プロセッサ１が無効にすべきデータ種別を指定すると、そのデータ種別に対応するキャッシュラインを一括して無効化でき、無効化処理を簡易かつ迅速に行うことができる。 - 特許庁