「interconnection line」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

A lower part of the multilayer interconnection board has a strip line structure, and an upper part of the multilayer interconnection board has a microstrip line structure.例文帳に追加

多層配線基板は下部がストリップライン構造となり、上部がマイクロストリップライン構造となっている。 - 特許庁

INTERCONNECTION METHOD FOR SEMICONDUCTOR CHIP CARRIER AND LINE例文帳に追加

半導体チップキャリアおよびラインの相互接続方法 - 特許庁

A local interconnection layer 51a for a bit line and a local interconnection 51b for the inverse of a bit line are situated in the fourth-layer conductive layer.例文帳に追加

第４層導電層には、ビット線用局所配線層５１ａ、／ビット線用局所配線層５１ｂが位置している。 - 特許庁

The first interconnection line PI1 connects the first power suply line PL1 with the third power supply line PL4.例文帳に追加

第１相互接続ラインＰＩ１は、第１電源ラインＰＬ１と第３電源ラインＰＬ３とを接続する。 - 特許庁

The second interconnection line PI2 connects the second power supply line PL2 with the fourth power supply line PL4.例文帳に追加

第２相互接続ラインＰＩ２は、第２電源ラインＰＬ２と第４電源ラインＰＬ４とを接続する。 - 特許庁

To provide a new method to forming an interconnection line.例文帳に追加

相互接続ラインを形成するための新規な方法を提供する。 - 特許庁

To provide a novel method of forming an interconnection line.例文帳に追加

相互接続ラインを形成するための新規な方法を提供する。 - 特許庁

MULTILAYER INTERCONNECTION CIRCUIT BOARD INCORPORATING COAXIAL LINE AND ITS MANUFACTURING METHOD例文帳に追加

同軸線内蔵多層配線回路基板及びその製造方法 - 特許庁

The scanning circuit of the electronic device includes a first power supply line pair (PL1, PL2), a second power supply line pair (PL3, PL4), a first interconnection line PI1, and a 2nd interconnection line PI2.例文帳に追加

電子装置の走査回路は、第１電源ライン対（ＰＬ１、ＰＬ２）と、第２電源ライン対（ＰＬ３、ＰＬ４）と、第１相互接続ラインＰＩ１と、第２相互接続ラインＰＩ２とを備える。 - 特許庁

To simultaneously form a line interconnection of a bit line or the like and borderless contact to a diffused part such as bit line contact.例文帳に追加

ビットラインなどのライン相互結線と、ビットライン・コンタクトなどの拡散部へのボーダレス・コンタクトとを同時に形成する。 - 特許庁

To display a utilization plan and an empty capacity of an interconnection line effectively.例文帳に追加

連系線の利用計画及び空き容量を効果的に表示する。 - 特許庁

The bit line 61a is connected to a transfer transistor Q1, via the local interconnection layer 51a for the bit line.例文帳に追加

ビット線６１ａはビット線用局所配線層５１ａを介して転送トランジスタＱ_1と接続される。 - 特許庁

METHOD FOR SIMULTANEOUSLY FORMING LINE INTERCONNECTION AND BORDERLESS CONTACT TO DIFFUSED PART例文帳に追加

ライン相互結線と、拡散部へのボーダレス・コンタクトとを同時に形成する方法 - 特許庁

Only the polysilicon interconnection is used for connecting these line direction connection.例文帳に追加

これら行方向の接続を行う配線には、ポリシリコン配線のみが使用される。 - 特許庁

The interconnection assembly 100 includes a rear face 110 and a line card 130.例文帳に追加

相互接続アセンブリ１００は、背面１１０と、線路カード１３０を備える。 - 特許庁

Each interconnection line in which the lengths are optimized is ended by the leaf cell in the array, with which the interconnection lines are brought into contact lastly.例文帳に追加

長さを最適化した各相互接続線は、その相互接続線が最後に接触するアレイ内のリーフ・セルで終了する。 - 特許庁

A polysilicon interconnection 111 connects the gate 102 arranged in the same line, and the polysilicon interconnection 112 connects the transistor 105 arranged in the same line.例文帳に追加

ポリシリコン配線１１１は同じ行に配列された転送ゲート１０２を接続し、ポリシリコン配線１１２は同じ行に配列されたリセットトランジスタ１０５を接続する。 - 特許庁

COUPLING HOLE BETWEEN DIFFERENT LAYERS AND INTERCONNECTION METHOD IN MULTI-LAYERED HIGH FREQUENCY TRANSMISSION LINE例文帳に追加

異層間結合孔及び多層高周波伝送線路における相互接続方法 - 特許庁

The inverse of the bit line is connected to a transfer transistor Q2, via the local interconnection layer 51b for the inverse of the bit line.例文帳に追加

／ビット線６１ｂは／ビット線用局所配線層５１ｂを介して転送トランジスタＱ_2と接続される。 - 特許庁

Then the connection portion 32 connects the external connection terminal 28 and interconnection line 26 to each other.例文帳に追加

そして、接続部３２により外部接続端子２８と引出線２６とが接続される。 - 特許庁

A thick and wide interconnection line is formed in the second thick dielectric layer.例文帳に追加

厚くて幅広い相互接続ラインは第２の厚い誘電体層内に形成される。 - 特許庁

An interconnection device 100B transmits the Ethernet packet to be transmitted on the FL-net LAN line 40 to an Ethernet LAN line 60.例文帳に追加

相互接続装置１００Ｂは、FL-netＬＡＮ回線４０を伝送するイーサネットパケットをイーサネットＬＡＮ回線６０に送信する。 - 特許庁

The lower electrode 108b is fabricated simultaneously with the first line 108a of multiplayer interconnection and the upper electrode 118b is fabricated simultaneously with the second line 118a of multiplayer interconnection.例文帳に追加

下部電極１０８ｂは、多層配線の第１配線ライン１０８ａと同時に製造し、上部電極１１８ｂは、多層配線の第２配線ライン１１８ａと同時に製造する。 - 特許庁

Similarly in the case that an interconnection communication request is made on the way of the off-line state, the off-line state is forcibly stopped and the interconnection communication request is accepted.例文帳に追加

同様に、オフライン状態の途中で相互接続通信要求がなされた場合、そのオフライン状態が強制的に中止されその相互接続通信要求が受付けられる。 - 特許庁

A second metal interconnection (DMTS) is disposed in a dummy word line mapping region (DWLR), and a connection between a low-resistive metal interconnection (MTS), which constitutes a word line (WL) disposed in a normal word line mapping region (NWLRA) and a gate electrode interconnection (TG) of a lower layer is shifted.例文帳に追加

ダミーワード線配置領域（ＤＷＬＲ）に第２メタル配線（ＤＭＴＳ）を配置し、ノーマルワード線配置領域（ＮＷＬＲＡ）に配置されたワード線（ＷＬ）を構成する低抵抗メタル配線（ＭＴＳ）と下層のゲート電極配線（ＴＧ）の接続をずらせる。 - 特許庁

To provide a multilayer interconnection board having a transmission line with high wiring density and superior transmission characteristics, and to provide a method for manufacturing the multilayer interconnection board.例文帳に追加

配線密度が高くかつ伝送特性の優れた伝送線路を有する多層配線基板およびその製造方法を提供することを目的とする。 - 特許庁

An interconnection device 100A transmits an Ethernet packet from an Ethernet LAN line 50 by utilizing an idle time of an FL-net LAN line 40.例文帳に追加

相互接続装置１００Ａは、イーサネットＬＡＮ回線５０からのイーサネットパケットをFL-netＬＡＮ回線４０の空き時間を利用して送信する。 - 特許庁

In particular, the interconnection line has a line width thinner than that of the microstripline so as to have a characteristic impedance higher than that of the microstripline.例文帳に追加

特に、中継ラインは、マイクロストリップラインよりも特性インピーダンスが高くなるよう、該マイクロストリップラインの線幅よりも細い線幅を有する。 - 特許庁

A line interconnection opening 62 is formed at a second level 46 by a lithography and etching.例文帳に追加

ライン相互結線用の開口６２は、リソグラフィーおよびエッチングにより第２のレベル４６に形成されている。 - 特許庁

Power grid of our country is constituted of tandem family which includes a loop part including a DC interconnection line.例文帳に追加

我が国の電力系統は直流連系線を含むループ部分を含む串形系統となっている。 - 特許庁

The signal line running in each of sense amplifier zones placed so to extend in a lateral direction in a memory array part(MA) comprises a hierarchic structure composed of an upper interconnection layer and a lower interconnection layer.例文帳に追加

メモリアレイ部（ＭＡ）において行方向に延在して配置されるセンスアンプ帯内を走る信号線を上層配線層と下層配線層の階層構造とする。 - 特許庁

At the time of dry etching of an interconnection layer M1 (indicated by a dashed line) for formation of the interconnection pattern 21, the dummy plug member 19d serves for a path for discharging plasma charge.例文帳に追加

配線パターン２１形成のために配線層Ｍ１（破線）をドライエッチングしている最中において、ダミープラグ部材１９ｄは、プラズマチャージを放電させる経路となる。 - 特許庁

In a DRAM having information storage capacitive elements C on a bit line BL, an interconnection trench 18 is made in an interconnection insulation film 17 formed on a gate electrode functioning as the word line WL of the DRAM and a side wall spacer 19 is formed on the side wall of the interconnection trench 18.例文帳に追加

ビット線ＢＬ上に情報蓄積用容量素子Ｃを有するＤＲＡＭにおいて、ＤＲＡＭのワード線ＷＬとして機能するゲート電極上に形成された配線形成用の絶縁膜１７に配線溝１８を形成し、配線溝１８の側壁にサイドウォールスペーサ１９を形成する。 - 特許庁

After logic cells whose in-cell power supply trunk line is arranged in a first interconnection layer are arranged (S102), interstitial cells whose in-cell power supply line is arranged in a second interconnection layer are arranged (S103) at a position where the logic cells are not arranged.例文帳に追加

セル内電源幹線が第１配線層の論理セルが配置された（Ｓ１０２）後、上記論理セルが配置されていない箇所に、セル内電源幹線が第２配線層の隙間セルが配置される（Ｓ１０３）。 - 特許庁

An interconnection 12 to be a global data line is connected to a local data line formed in a p-type well region 3 via a selection transistor ST1.例文帳に追加

グローバルデータ線となる配線１２とｐ型ウェル領域３内に形成されるローカルデータ線とを選択トランジスタＳＴ１を介して接続する。 - 特許庁

To provide a semiconductor integrated circuit that assures a withstand voltage between interconnection layers of a bit-line hookup circuit.例文帳に追加

ビット線フックアップ回路における配線層間の耐圧を保障できる半導体集積回路を提供する。 - 特許庁

The present invention concerns microwave filter banks of the type including at least one interconnection network and filters, each of the interconnection network at least comprising an input line and at least two output lines connected to the input line, a filter being connected to each output line of the interconnection network, the filters connected to the interconnection network or to a given interconnection network having different cutoff frequencies and non-overlapping bandwidth.例文帳に追加

少なくとも１つの相互接続ネットワーク及びフィルタを含むタイプのマイクロ波フィルタバンクであって、上記少なくとも１つの相互接続ネットワークの各々は、入力ラインと、入力ラインに接続される少なくとも２つの出力ラインとを備え、上記相互接続ネットワークの各出力ラインにはフィルタが接続され、上記相互接続ネットワーク又は所与の相互接続ネットワークに接続されるフィルタは、カットオフ周波数が異なり且つ帯域幅がオーバラップしない、マイクロ波フィルタバンクに関する。 - 特許庁

These openings are filled with one or more conductors to form the contact with the diffused part such as bit line contact or the like corresponding to the line interconnection of the bit line or the like.例文帳に追加

これらの開口は、１つ以上の導電体により充填されて、ビットラインなどのライン相互結線に対応する、例えばビットライン・コンタクトなどの拡散部へのコンタクトを形成する。 - 特許庁

A piping and instrumentation line diagram input means 2 inputs a piping and instrumentation line diagram showing the connection of pipings and instruments, interconnection and branching of pipings.例文帳に追加

配管計装線図入力手段２は、配管と機器、および、配管相互の接続および分岐を図示する配管計装線図を入力する。 - 特許庁

A bit line BL of a tungsten film, for example, and a first layer interconnection are then buried in the interconnection trenches 18 having an interval limited by the side wall spacer 19.例文帳に追加

サイドウォールスペーサ１９でその間隔が狭められた配線溝１８内に、たとえばタングステン膜からなるビット線ＢＬおよび第１層配線を配線溝１８に埋め込んで形成する。 - 特許庁

To provide a highly reliable multilayer wiring board by protecting an interconnection having a narrow line width out of the interconnection patterns from a moisture penetration to improve the moisture resistance.例文帳に追加

配線パターンのうちの線幅の小さい配線を外部からの水分の浸入から保護し、湿度に対する耐性を改良することにより、より信頼性の高い多層配線板を提供する。 - 特許庁

An interconnection line wiring device has an insulating layer 24 for electrical insulation, a connection portion 32 provided penetrating the insulating layer 24, an external connection terminal 28 formed on one surface of the insulating layer 24, and the interconnection line 26 formed on the other surface of the insulating layer 24.例文帳に追加

電気絶縁する絶縁層２４、絶縁層２４を貫通して設けられた接続部３２、絶縁層２４の一方の面に形成された外部接続端子２８、絶縁層２４の他方の面に形成された引出線２６を設ける。 - 特許庁

The MTJ element 81 of a first memory element is formed on a local interconnection 7 above a digit line 5.例文帳に追加

ディジット線５の上方において、ローカル配線７上に第１の記憶素子であるＭＴＪ素子８１が形成される。 - 特許庁

A third flat interconnection layer 20 on the second flat interconnection layer 18, has several line conductors 22 which are isolated by dielectric materials and contact electrical conduction vias selectively.例文帳に追加

第２の平坦な相互接続層１８上の第３の平坦な相互接続層２０は、誘電体材料によって分離され、導電バイアに選択的に接触している複数のライン導体２２を有する。 - 特許庁

Alternatively, one of adjacent lines is shifted to other interconnection layer and a shield line is laid in the vacated region.例文帳に追加

または、隣接する配線のうち一方の配線を他の配線層に移動させ、それにより空いた領域にシールド線を配線する。 - 特許庁