「interconnection line」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

The continuous series system of a source/drain diffusion layer 14, straddling a gate electrode 13 constituting an address line, is connected electrically at prescribed parts, with an upper layer interconnection with regard to a data line.例文帳に追加

アドレスラインを構成するゲート電極１３を跨ぐソース／ドレイン拡散層１４の連続する直列系はデータラインに関し、所定箇所が電気的に上層配線と繋がる。 - 特許庁

The source lines are disposed separately in two or more interconnection layers, with the source line S2 disposed in the first layer overlapping the source line S1 disposed in the second layer in top view.例文帳に追加

ソース線は２層以上の配線層内に分割して設けられ、第１層に配置されるソース線Ｓ２は、第２層に配置されるソース線Ｓ１と平面的に見てオーバーラップしている。 - 特許庁

To provide a method of forming a through interconnection line in a semiconductor substrate by which a through interconnection line can be so formed as to have a fine embeddability with respect to the inside of a through hole penetrated in a semiconductor substrate and have a good adhesion with an insulation layer formed on the inner surface of the through hole.例文帳に追加

半導体基板に貫設した貫通孔の内側への埋め込み性が良好で且つ貫通孔の内周面に形成された絶縁層との密着性が良好な貫通配線を形成可能な半導体基板への貫通配線の形成方法を提供する。 - 特許庁

An interconnection (e.g. M2a) connected to a first bit line BL (e.g. BL2a) is formed as a second-layer interconnection M2 on a second layer different from a layer on which the bit line BL is formed, and they are connection in a connection region 2 between a memory-cell formation region 2 and a sense amplifier region.例文帳に追加

第１のビット線ＢＬ（例えば、ＢＬ２ａ）と接続される配線（例えばＭ２ａ）をビット線ＢＬが形成される層と異なる第２の層に第２層配線Ｍ２として形成し、メモリセル形成領域２とセンスアンプ領域との間の接続領域２において接続する。 - 特許庁

RF interconnection between RF and a printed wiring board (PWB) comprises a wave guide transmission line 16 for carrying out connection between RF and PWB.例文帳に追加

ＲＦ プリント基板（ＰＷＢ）間のＲＦ相互接続であって、ＲＦ ＰＷＢ間を接続する導波管伝送ライン１６を備えている。 - 特許庁

An interconnection controlling part monitors the existence/ absence of a printing job by data transfer, and a communication controlling part monitors the presence/absence of an incoming call from a line.例文帳に追加

相互接続制御部により、データ転送による印刷ジョブの有無を監視し、通信制御部にて回線からの着信の有無を監視する。 - 特許庁

Image information is displayed by line sequential driving method using a lower electrode as a signal line and the upper bus electrode as a scanning line with the upper bus electrode constituted with multilayer interconnection connected through through holes in an interlayer insulation layer.例文帳に追加

層間絶縁層のスルーホールを介して接続された多層配線により構成された上部バス電極を用い下部電極を信号線、上部バス電極を走査線として、線順次駆動方式により画像情報を表示する。 - 特許庁

To calculate the empty capacity of the interconnection line of a power company in a complicate calculation section by the utilization capacity schedule, operation capacity and margin of a plurality of interconnection lines presented by a system user.例文帳に追加

電力会社の連系線の空容量の算出に関して、系統利用者が提出する複数の連系線の利用容量計画、運用容量、マージンにより複雑な算出断面にて空容量を算出すること。 - 特許庁

Further, on the write digit line WDL, a strengthening region 95 having a larger interconnection sectional area than a regular region 93 is provided between the regular region 93 corresponding to a layout region of a memory cell and a power source interconnection 90.例文帳に追加

さらに、ライトディジット線ＷＤＬ上において、メモリセルの配置領域に対応する定常部分９３と電源配線９０との間に、定常部分９３よりも配線断面積の大きい強化部分９５が設けられる。 - 特許庁

To provide an interconnection system where excess current alarm is outputted surely, before a main breaker trips at unbalanced times, when load is unbalanced in a single-phase 3-line type wiring line.例文帳に追加

単相３線式配線路において負荷バランスが崩れている不平衡時であっても主幹ブレーカがトリップする前に過電流警報を確実に出力する系統連系システムを提供する。 - 特許庁

To reduce a hold time imposed when interconnection communication is requested in an off-line state and a hold time imposed when non-connection communication is requested in an on-line state.例文帳に追加

オンライン状態において非接続通信を要求した場合に課せられる保留時間及びオフライン状態において相互接続通信を要求した場合に課せられる保留時間を短縮する。 - 特許庁

To cut down, by reducing interconnection resistances of power feed line against a light emitting element, a variation in light intensity of each light emitting element within a chip that has been generated by the influence of the power feed line.例文帳に追加

発光素子への給電ラインの配線抵抗を低減化させることで、給電ラインの影響により発生していたチップ内における各発光素子の光量ばらつきを低減させる。 - 特許庁

To arrange interconnections easily, even when the priority wiring direction of an interconnection layer wherein an in-cell power supply trunk line is to be formed is set different from the direction of the cell row.例文帳に追加

セル内電源幹線が形成される配線層の優先配線方向がセル列と異なる方向に設定された場合に、配線の配置を容易にする。 - 特許庁

A stationary terminal 121 connects with a coaxial cable 106b directly via a coupler 108d to realize interconnection to a subscriber of the telephone line 52.例文帳に追加

固定端末１２１は、直接同軸ケーブル１０６ｂに結合器１０８ｄを介して接続され、電話回線５２の加入者との相互接続を実現する。 - 特許庁

The bit line BL is connected with a semiconductor substrate 1 through contact plugs 21 and connected with the contact plug 21 at the bottom of the interconnection trench 18.例文帳に追加

ビット線ＢＬは接続プラグ２１を介して半導体基板１に接続され、ビット線ＢＬと接続プラグ２１とは配線溝１８の底部で接続される。 - 特許庁

The distributed power supply system includes a power generation part (solar panel) 9 and a power converter 8, and operated by being connected to the power system via an interconnection line 2.例文帳に追加

分散型電源システムは、電力発生部（太陽光パネル）９と電力変換器８からなり、連系線２で電力系統に接続して運用される。 - 特許庁

To prevent the diffusion of copper ions from a copper interconnection line in an initial stage of the film formation of a low dielectric-constant interlayer insulation film having a capability of preventing the diffusion of copper ions.例文帳に追加

銅イオンの拡散防止機能を持つ低誘電率の層間絶縁膜の成膜初期における銅配線からの銅イオンの拡散を防止する。 - 特許庁

First, in step S1, a phase difference at loop point is calculated through simulation with an induction generator 5S that is interconnected to a distribution line at interconnection side C.例文帳に追加

まず、ステップＳ１において、誘導発電機５Ｓが連系側配電線Ｃに連系された状態におけるループ点位相差をシミュレーションにより算出する。 - 特許庁

In the grid, market price of each zone is determined by adjusting dealing trend in such a manner that restriction of empty capacity of the interconnection line is filled.例文帳に追加

この系統において各ゾーンの取引価格を、連系線の空容量の制約を満たすように取引潮流を調整した上で決定する。 - 特許庁

As a result, an additional signal line interconnection part can be built in a board circuit package and/or the integrated circuit chip can be made small.例文帳に追加

その結果、追加の信号ライン相互接続部を、基板回路パッケージに内蔵することができ、および／または集積回路チップを小さくすることができる。 - 特許庁

In manufacturing the semiconductor device, a layer (4a) containing nitrogen is formed in an exposed portion of the copper interconnection line (3b) formed in an insulation film (1) on a substrate.例文帳に追加

半導体装置の製造方法は、基板上の絶縁膜（１）に形成された銅配線（３ｂ）における露出部位に、窒素を含む層（４ａ）を形成する。 - 特許庁

When connecting an image signal generation source with an output device (projector 18) by a commercial interconnection cable, an image signal controller 10 detects and corrects the attenuation of the image signal caused by the length of the interconnection cable 20, the line type or the like.例文帳に追加

市販の接続ケーブルで画像信号発生源と出力装置（プロジェクタ１８）を接続する場合に、接続ケーブル２０の長さ、線種等に起因する画像信号の減衰を、画像信号制御装置１０によって検出、補正するようにした。 - 特許庁

Power is supplied to an inversion layer interconnection 15 at the end portion 19 and the central portion 20 of the memory mat, and an interconnection 14 formed in parallel with a word line WL (control electrode 6) is employed for power supply at the central portion 20 of the memory mat.例文帳に追加

反転層配線１５へはメモリマットの端部１９とメモリマットの中央部２０において給電されており、メモリマットの中央部２０での給電はワード線ＷＬ（制御電極６）と並行して形成された配線１４が用いられる。 - 特許庁

In order to compensate the defective image caused by the difference of length between the interconnection lines with the capacitor of a layered structure type, a conductive layer is formed so that thicknesses of interconnection line parts for applying a signal from a driving integrated circuit to a liquid crystal display panel are differentiated, or the center part on a substrate of the interconnection line part has a wider area than the peripheral part thereof.例文帳に追加

本発明は、相互接続線は、配線の長さの差による画像不良を積層構造方式のキャパシタンスに補償するため、ドライブＩＣからの信号を液晶表示パネルに印加するための相互接続線部の厚さを異にしたり、相互接続線部の基板上の中央部分が周辺部分より更に広い面積を有するように導電層を形成してあることを特徴とする。 - 特許庁

When a specific signal interconnection Wh adjacent to a via V is present, one end LP of an area ER where interconnectivity of interconnections including the specific signal interconnection is to be evaluated is made coincident with an edge line E4 opposed to the via V among edge lines E1 to E4 of the specific signal interconnection Wh, and then a value of an evaluation function is obtained.例文帳に追加

ビアＶに近接する特定信号配線Ｗｈがある場合、該特定信号配線Ｗｈを含む配線の配線性を評価すべき領域ＥＲの一端ＬＰを、特定信号配線Ｗｈの輪郭線Ｅ１〜Ｅ４のうちビアＶに対向する側の輪郭線Ｅ４に一致させた上で、評価関数の値を求める。 - 特許庁

To provide line communication speed appropriate to data transmission speed dynamically for reducing power consumption for an interconnection network, where a plurality of physical lines for connecting the switching devices are bundled so that they are seen as one logical line.例文帳に追加

スイッチ装置間を繋ぐ複数の物理回線を束ねて論理回線にみせる相互接続網につき、データ伝送速度に見合った回線通信速度を動的に提供して消費電力を低減させる。 - 特許庁

To provide a liquid crystal display device capable of compensating a defective image caused by a difference of length between gate line and data line interconnection lines with a capacitor of a layered structure type, and to provide a method for fabricating the liquid crystal display device.例文帳に追加

本発明は、ゲートライン及びデータライン相互接続線の配線長さの差による画像不良を積層構造方式のキャパシターで補償した液晶表示装置及びその製造方法を提供する。 - 特許庁

Here, the interconnection method is provided which fills a large trench and a hole for a power element and a power line, as well as the trench, via-hole, contact and wide passive element.例文帳に追加

トレンチ、ビアホール、コンタクト、広い受動素子だけでなく電力素子と電力線のための大きいトレンチとホールを充填する配線方法がここに開示されて提供される。 - 特許庁

A semiconductor device has a first conductor pattern 312 formed within a multilayer interconnection 400, positioned under a signal line 342 and above a transistor region.例文帳に追加

本発明は、多層配線４００内に形成され、信号線３４２下にあり、トランジスタ領域上に形成された第１導体パターン３１２を有する、半導体装置に関する。 - 特許庁

The interconnection 31-1 for inspection at the inner side is connected to odd- numbered signal line pads 64-1, 64-3,....例文帳に追加

内側の検査用配線３１-1が奇数番目の信号線パッド６４-1,-3・・に接続し、外側の検査用配線３１-2が奇数番目の信号線パッド６４-2,-4・・に接続する。 - 特許庁

A male portion of the high speed coaxial interconnection for a coaxial transmission line and an alignment key 220 are provided at the mechanical alignment mechanism 26 having a close fixing body.例文帳に追加

密着合わせ本体付き機械的アライメント機構部分２６に同軸伝送ライン用高速同軸相互接続部分の雄側部と、アライメント・キー２２０を設ける。 - 特許庁

Since the fact that a call from the interconnection system has been transferred through a telephone line to an external terminal is not informed to the visitor, safety is enhanced.例文帳に追加

よって、ドアホンでの対応が電話装置によって電話回線を介して外部の端末に転送された事を訪問者に知られることもなく、安全性が高まる。 - 特許庁

To surely connect a male side part and a female side part of high speed coaxially interconnection part for coaxial transmission line having the center signal conductor and surrounding shield conductor.例文帳に追加

中心信号導体及び周囲シールド導体を有する同軸伝送ライン用の高速同軸相互接続部分の雄側部及び雌側部を確実に接続する。 - 特許庁

With an interconnection line space volume reduced in consideration of supply-demand balance constraints, contract volume upper limit constraints and current constraints, an objective function considering social profit and a contract volume is used to provide a formulated linear problem, which can optimally match trading orders and specify a contract price and a crowded interconnection line.例文帳に追加

需給バランス制約，約定量の上限制約，潮流制約を考慮して、連系線空き容量を緩和して、社会利益と約定量を考慮した目的関数を用いて、線形問題に定式化することにより、売買注文を最適に約定させるとともに、約定価格および混雑する連系線を特定することができる。 - 特許庁

The semiconductor memory device also includes a first interconnection layer 35 for electrically connecting one end of the first variable-resistance element 10 and one end of the second MOSFET 20 to the bit line BL and a second interconnection layer 35 for electrically connecting one end of the second variable-resistance element 10 and one end of the first MOSFET 20 to the bit line /BL.例文帳に追加

さらに、第１の抵抗変化素子１０の一端及び第２のＭＯＳＦＥＴ２０の一端とビット線ＢＬとを電気的に接続する第１の配線層３５と、第２の抵抗変化素子１０の一端及び第１のＭＯＳＦＥＴ２０の一端とビット線／ＢＬとを電気的に接続する第２の配線層３５とを含む。 - 特許庁

The etching is continued to a microcrystallized region of an array region 30 of the substrate, and formed with a borderless contact opening between the gate stacks 12 corresponding to the line interconnection such as an opening of the bit line or the like.例文帳に追加

エッチングは、基板のアレイ領域３０における微細結晶化された領域まで連続されて、ライン相互結線、例えばビットラインなどの開口に対応したゲート・スタック１２の間において、ボーダレス・コンタクト用開口を形成している。 - 特許庁

A memory cell gate electrode interconnection is disposed in a bit line intersection region (TWSA), and gates for an access transistor of a memory cell are interconnected to each other, to form an intersection structure of a bit line, by using metal interconnections (MTFB, MTSB) of the upper layer.例文帳に追加

ビット線交差領域（ＴＷＳＡ）にメモリセルゲート電極配線を配置して、メモリセルのアクセストランジスタのゲートを相互接続し、ビット線の交差構造を、その上層のメタル配線（ＭＴＦＢ，ＭＴＳＢ）を用いて形成する。 - 特許庁

When a signal interconnection 5 is formed so as to cross a grounding conductor pattern 7, a parallel grounding line 10 is formed in such a way that it is parallel to the signal interconnection 5 and that it connects grounding patterns 6 formed on both end sides of the crossed grounding conductor pattern 7.例文帳に追加

信号配線５をグランド用導体パターン７を跨いで配線する場合、この信号配線５に対して並行でかつ跨いだグランド用導体パターン７の両端側に形成されたグランド用導体パターン６間を接続するように並行グランド線１０を形成した。 - 特許庁

When there is deviation in the materials and treatment, the electromigration life time way possibly become shorter than life time that is achieved by an aluminum RIE interconnection line, and this becomes a serious matter.例文帳に追加

材料および処理に逸脱があると、エレクトロマイグレーション寿命がアルミニウムＲＩＥ相互接続線によって達成される寿命よりも短くなる可能性があるので重大である。 - 特許庁

A power supply interconnect line PL is connected to the power supply pads Vcc and Vss, and is provided so as to individually surround at least a part of a plurality of the external interconnection units 2, 3 and 4.例文帳に追加

電源配線ＰＬは、電源パッドＶｃｃ、Ｖｓｓに接続され、複数の外部接続用配線体２、３、４の少なくとも一部を個々に取囲むように設けられている。 - 特許庁

The semiconductor device comprises a semiconductor substrate 0, an interlayer insulation film 10 formed on the substrate 0, a groove 10a on which a barrier metal layer 2 is formed, and a Cu interconnection line 100 formed in the groove 10a.例文帳に追加

半導体基板０上に形成された層間絶縁膜１０に設けられ、表面にバリアメタル層２が形成された溝１０ａにＣｕ配線１００が形成されてなる。 - 特許庁

To attain direct interconnection between a packet transport system and a setup channel type line interface unit in an intensive communication network and a pure packet type communication network.例文帳に追加

集中通信ネットワークおよび純粋なパケット型通信ネットワークにおける、パケット型トランスポートシステムと、確立された回線型ラインインタフェースユニットの間の直接相互接続を実現する。 - 特許庁

In a local interconnection type element having open bit line cell arrangement where a pattern interval of 1F is formed by an element having minimum line width of 1F, a hard mask is formed on each conductive layer and an insulation spacer is formed on the sidewall thereof.例文帳に追加

１Ｆの最小線幅を有する素子でパターン間隔を１Ｆに形成したオープンビットラインセル配列されたローカルインターコネクション方式の素子において、それぞれの導電層上にハードマスクを形成しその側壁に絶縁スペーサを形成する。 - 特許庁

To provide an organic electroluminescence element which can reduce the number of mask processes than the conventional one by forming a connecting interconnection line for electrically connecting elements at the time of forming a metal interconnection line and a gate electrode at the same time and at the time of forming a first electrode and thereby can shorten the processes and reduce a manufacturing cost, and also to provide its manufacturing method.例文帳に追加

金属配線及びゲート電極を同時に形成したり、第１電極を形成する時、素子を電気的に連結する連結配線を形成することによって、従来に比べて、マスク工程の数を減少させることができ、これにより、工程を短縮することができ、製造コストを節減することができる有機電界発光素子及びその製造方法を提供する。 - 特許庁

If the phase difference at loop point calculated in the step S2 has a positive value, it is evaluated in the step S3 that system change-over is possible, in the case that an induction generator 5R is interconnected to a distribution line A at interconnection side in the distribution system 10R of actual line.例文帳に追加

ステップＳ２において算出されたループ点位相差が正の値であれば、ステップＳ３において、実線路の配電系統システム１０Ｒにおいて誘導発電機５Ｒが連系側配電線Ａに連系された場合の系統切替が可能であると評価する。 - 特許庁