| 例文 (157件) |
isolation diffusionの部分一致の例文一覧と使い方
該当件数 : 157件
A gate electrode comprising poly-Si 4 and WSi 5 is provided via a gate oxide film 3 in an active region on a semiconductor substrate 1 isolated by an isolation region 2 and a capacity contact hole 8 reaching a diffusion region is formed contiguously to a gate electrode, while being self-aligned in an interlayer insulation film 7 deposited to cover the electrode.例文帳に追加
半導体基板１上の素子分離領域２により分離された能動領域に、ゲート酸化膜３を介して多結晶Ｓｉ４とＷＳｉ５からなるゲート電極を設け、該電極を覆って堆積した層間絶縁膜７に、ゲート電極に対し隣接し自己整合的に形成された拡散領域まで貫通する容量接続孔８を形成する。 - 特許庁
This plasma CVD device has a hollow structure of plasma confinement electrode plate 5 for plasma isolation being provided with a plurality of holes, between a plasma generation region and a substrate processing region, and the plasma confinement electrode plate 5 is provided with a radical passage hole and a neutral gas passage hole, and plural sheets of gas diffusion plates 7 (11 and 12) having holes are provided inside the plasma confinement electrode plate.例文帳に追加
プラズマ生成領域と基板処理領域との間に、複数の孔が設けられたプラズマ分離用の中空構造のプラズマ閉込電極板５を有し、プラズマ閉込電極板５には、ラジカル通過孔と中性ガス通過孔が設けられ、プラズマ閉込電極板の内側には、孔を有するガス拡散板７（１１，１２）が複数枚設けられている。 - 特許庁
A high-concentration n-type diffusion layer 116 is formed in an isolation region 115 to reduce collector currents flowing through a parasitic npn transistor 102, thereby providing the drive circuit and the data line driver which improves resistance to noises between adjacent terminals while inhibiting an increase in a chip size, using a normal CMOS process.例文帳に追加
分離領域１１５に高濃度Ｎ型拡散層１１６を設けることにより、寄生ＮＰＮトランジスタ１０２のコレクタ電流を削減することができるので、通常のＣＭＯＳプロセスを用いて、チップサイズを抑制しながら隣接端子間のノイズに対する耐性を向上することのできる駆動回路およびデータ線ドライバを提供することができる。 - 特許庁
The semiconductor device includes an n-type semiconductor substrate 1, in which a p-type collector layer 2 is formed on the second principal plane, a trench 13 is formed on the outer edge so as to reach from the first principal plane to the collector layer 2 to surround the inside, and a p-type isolation region 14 coupled to the collector layer 2 is formed with the sidewall by diffusion.例文帳に追加
半導体装置は、第２主面側にｐ型のコレクタ層２が形成されたｎ型の半導体基板１を有し、その周縁部に内部を取囲むように第１主面よりコレクタ層２に到達するようにトレンチ１３が形成され、その側壁より拡散にて形成されたｐ型分離領域１４がコレクタ層２と連結して設けられている。 - 特許庁
To provide a method for manufacturing a semiconductor device, in which segregation of impurity in an offset impurity diffusion layer at LOCOS oxidation is suppressed and good element isolation is made with a LOCOS oxide film and the offset impurity diffused layer, so that superior and stable properties of the semiconductor device formed in an element region is obtained.例文帳に追加
本発明は、ＬＯＣＯＳ酸化時におけるオフセット不純物拡散層の不純物の偏析を抑制して、ＬＯＣＯＳ酸化膜及びオフセット不純物拡散層によって良好な素子分離を行い、素子領域に形成する半導体装置の特性を良好かつ安定したものにすることができる半導体装置の製造方法を提供することを目的とする。 - 特許庁
The imaging apparatus (CMOS image sensor) comprises: a p-type silicon substrate 10; a gate insulating film 11; three gate electrodes, that is, a transfer gate electrode 12, a multiplication gate electrode 13 and a read-out gate electrode 14; a photodiode portion (PD) 15; a floating diffusion region 16 made of an n-type impurity region; and an element isolation region 17.例文帳に追加
この撮像装置（ＣＭＯＳイメージセンサ）は、ｐ型シリコン基板１０と、ゲート絶縁膜１１と、１つの転送ゲート電極１２、１つの増倍ゲート電極１３および１つの読出ゲート電極１４の３つのゲート電極と、フォトダイオード部（ＰＤ）１５と、ｎ型不純物領域からなるフローティングディフュージョン領域１６と、素子分離領域１７とにより構成されている。 - 特許庁
This CMOS image sensor includes a semiconductor substrate in which an active region and an element isolation region are segmented, a photodiode region and a transistor region which are formed on the active region, a gate electrode formed on the transistor region and having first and second heights, and a diffusion region formed by implanting impurity ions into the photodiode region and the transistor region.例文帳に追加
本発明に係るＣＭＯＳイメージセンサは、アクティブ領域と素子分離領域が区画された半導体基板と、アクティブ領域に形成されたフォトダイオード領域とトランジスタ領域と、トランジスタ領域に形成された第１の高さと第２の高さを有するゲート電極と、フォトダイオード領域とトランジスタ領域に不純物イオンが注入されて形成された拡散領域と、を含むことを特徴とする。 - 特許庁
| 例文 (157件) |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|