「isolation diffusion」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

The field-effect transistor (142) includes a p-type low concentration region 110 formed over a surface of a substrate (102), an n-type drain-side diffusion region 112 and an n-type source-side diffusion region 114 formed over a surface of the p-type low concentration region 110, an element isolation insulating layer 132, and an element isolation insulating layer 134.例文帳に追加

電界効果トランジスタ（１４２）は、基板（１０２）表面に形成されたｐ型低濃度領域１１０と、ｐ型低濃度領域１１０表面に設けられたｎ型ドレイン側拡散領域１１２およびｎ型ソース側拡散領域１１４と、素子分離絶縁膜１３２および素子分離絶縁膜１３４とを含む。 - 特許庁

The field-effect transistor (142) includes a p-type low concentration region 110 formed on a surface of a substrate (102), an n-type drain side diffusion region 112 and an n-type source side diffusion region 114 arranged on a surface of the p-type low concentration region 110, and an element isolation insulating film 132 and an element isolation insulating film 134.例文帳に追加

電界効果トランジスタ（１４２）は、基板（１０２）表面に形成されたｐ型低濃度領域１１０と、ｐ型低濃度領域１１０表面に設けられたｎ型ドレイン側拡散領域１１２およびｎ型ソース側拡散領域１１４と、素子分離絶縁膜１３２および素子分離絶縁膜１３４とを含む。 - 特許庁

Then, a first conductive isolation diffusion area 4 which reaches the semiconductor substrate 1 from the front surface of the n^--type semiconductor layer 2 is formed, and an Al metal film 7 e.g. is formed in ohmic contact with the surface of the isolation diffusion area 4 to be electrically connected with the first electrode 5.例文帳に追加

そして、ｎ^−形半導体層２表面から半導体基板１に達する第１導電形アイソレーション拡散領域４が形成され、そのアイソレーション拡散領域４の表面にオーミック接触するように、たとえばＡｌ金属膜７が設けられることにより、第１電極５と電気的に接続している。 - 特許庁

Each of the capacitors at both ends of the active region 40 has an impurity diffusion layer in the inner wall of the isolation trench 2 (the side wall of the active region 40) as the storage electrode, and the N type conductive film 4n in the isolation trench 2 as the cell plate electrode.例文帳に追加

活性領域４０の両端のキャパシタは、分離トレンチ２の内壁（活性領域４０の側壁）の不純物拡散層をストレージ電極とし、分離トレンチ２内のＮ型導電性膜４ｎをセルプレート電極とする。 - 特許庁

A conductive layer equipped with a silicide layer 103 is formed on a diffusion layer 105 in a region sandwiched in between element isolation oxide films 104 on a silicon substrate 101, and a polysilicon film 106 is formed on all the surfaces of the element isolation oxide films 104 and the silicide layer 103 (c).例文帳に追加

シリコン基板１０１上の素子分離酸化膜１０４に挟まれた領域内に、拡散層１０５上にシリサイド層１０３を有する導電性層を形成し、その上全面にポリシリコン膜１０６を形成する（ｃ）。 - 特許庁

The oxide film 13 in a logic section is formed, in contact with the lower surface of a first diffusion region 22 and away from the element isolation insulating film 11, in a region below a gate electrode 21 and a first diffusion region 22.例文帳に追加

ここで、ロジック部の埋め込み酸化膜１３は、第１の拡散領域２２の下面に接してかつ素子分離絶縁膜１１と離間して、ゲート電極２１及び第１の拡散領域２２の下方の領域に形成されている。 - 特許庁

In the manufacturing method, an intrinsic base diffusion layer 7 is formed in almost a central part of a semiconductor region 2 which is enclosed with an isolation insulation film 3 in a main surface of a semiconductor substrate 1.例文帳に追加

半導体基板１の主面において分離絶縁膜３に囲まれた半導体領域２の略中央部に真性ベース拡散層７を形成する。 - 特許庁

The control part 33 and the isolation part 32 are formed to be shallower than the N-type diffusion layer 4 and have impurity concentration higher than a P-type well 2 of the substrate 1.例文帳に追加

これ等の制御部３３及び分離部３２は、前記ｎ型拡散層４よりも浅く、且つ基板１のｐ型ウェル２よりも高濃度の不純物濃度に形成される。 - 特許庁

The impurity diffusion regions facing each other across the element isolation region among the impurity regions of the plurality of active regions are electrically connected.例文帳に追加

前記複数の活性領域の前記不純物拡散領域のうち、前記素子分離領域を挟んで向かい合う不純物拡散領域は、電気的に接続される。 - 特許庁

In the channel width direction D, the semiconductor device has a semiconductor region (silicon region 20) connecting the pair of diffusion regions 5 between the gate groove 4 and element isolation region 3.例文帳に追加

チャネル幅方向Ｄにおいて、ゲート溝４と素子分離領域３との間に、一対の拡散領域５を繋ぐ半導体領域（シリコン領域２０）を有している。 - 特許庁

The solid-state imaging device has a floating diffusion region FD of the second conductivity type formed in a region isolated by the element isolation region 28 in the first semiconductor region.例文帳に追加

第１の半導体領域の素子分離領域２８で分離された領域内に形成された第２導電型のフローティングディフージョン領域ＦＤを有する。 - 特許庁

On the front surface of the substrate 10, a first element isolation region 12 of an STI structure is formed, which separates diffusion layers 14 that function as a source drain region.例文帳に追加

基板１０の表面には、ソース・ドレイン領域として機能する拡散層１４どうしを分離するSTI構造の第一の素子分離領域１２が形成されている。 - 特許庁

A bottom part of the bowing profile enters into the silicon semiconductor substrate, beyond the high concentration impurity diffusion semiconductor layer and improves the leakage characteristics of the element isolation region.例文帳に追加

ボーイング形状部底部は、高濃度不純物拡散半導体層を越えてシリコン半導体基板内に入り込み素子分離領域のリーク特性が向上する。 - 特許庁

An element isolation dielectric film 6 is formed so as to surround an N type diffusion layer 54 and a guard ring 3 (guard ring well) is formed around the periphery.例文帳に追加

Ｎ型拡散層５４を取り囲むように半導体基板表面に素子分離絶縁膜６が形成され、その周囲にガードリング（ガードリング用ウェル）３が形成されている。 - 特許庁

The impurity concentration of an adjacent part of the P-type impurity diffusion layer 14 to the element isolation insulating film 12 is selected lower than that of the remaining part.例文帳に追加

Ｐ型不純物拡散層１４における素子分離絶縁膜１２との隣接部分の不純物濃度は、その残りの部分よりも低くなるように設定されている。 - 特許庁

Further, the width of a superimposed diffusion layer 1121 for the source and drain region 112 is made larger than a distance between the gate electrode 103 and the element isolation region 109.例文帳に追加

また、ソース、ドレイン領域１１２の積み上げ拡散層１１２１の幅がゲート電極１０３と素子分離領域１０９との間の距離よりも大きくなるようにしている。 - 特許庁

To suppress the degradation of an effective isolation width between a well and a diffusion layer due to impurity ion implantation at the time of well formation at a prescribed incident angle.例文帳に追加

ウェル形成の際の不純物イオン注入を所定の入射角度をもって行うことに起因するウェルと拡散層間の実効的分離幅の劣化を抑える。 - 特許庁

A surface of a silicon oxide film 6 which is embedded inside a device isolation trench 4 is formed with a nitrogen introduction layer 7 having a small diffusion coefficient relative to an oxidation agent.例文帳に追加

素子分離溝４の内部に埋め込まれた酸化シリコン膜６の表面部分には、酸化剤に対する拡散係数が小さい窒素導入層７が形成されている。 - 特許庁

This semiconductor device having high dielectric strength comprises a semiconductor region 2, a diffusion region 6 for contact, a isolation diffusion region 4, a field insulation film 16, a metal electrode 25 electrically connected to the diffusion region 6 for contact and a plurality of plate electrodes 18a, 19a formed under the floating condition.例文帳に追加

半導体領域２と、コンタクト用拡散領域６と、分離拡散領域４と、フィールド絶縁膜１６と、コンタクト用拡散領域６と電気的に接続された金属電極２５と、フローティング状態で形成された複数のプレート電極１８ａ、１９ａとを備えた高耐圧半導体装置である。 - 特許庁

Thus when a p-type impurity is diffusion-doped in the semiconductor layer 104 via the contact layer 105, the element isolation regions 106 at a diffusion depth Xj2 reaching the substrate 102 and light emitting parts 110 at a diffusion depth Xj1 which does not reach the substrate 102 are formed at the same time, in the semiconductor layer 104.例文帳に追加

したがって，コンタクト層１０５を介して半導体層１０４にｐ型不純物を拡散ドープすると，半導体層１０４には，高抵抗基板１０２に達する拡散深さＸｊ２の素子分離領域１０６と高抵抗基板１０２に達しない拡散深さＸｊ１の発光部１１０とが同時形成される。 - 特許庁

In the reverse-blocking insulated gate bipolar transistor of which the substrate thickness is ≤150 μm, a trench groove 23 for isolation region formation formed on a first principal surface side is used to form an isolation diffusion region 32.例文帳に追加

基板の厚さが１５０μｍ以下の逆阻止型絶縁ゲート形バイポーラトランジスタにおいて、第一主面側に形成した分離領域形成用トレンチ溝２３を利用して分離拡散領域３２が形成されている逆阻止型絶縁ゲート形バイポーラトランジスタとする。 - 特許庁

To provide a semiconductor device suppressed with the decline in the impurity density of a diffusion region due to various heat treatments near the interface between an element isolation region and an element formation region.例文帳に追加

素子分離領域と素子形成領域の界面近傍において、各種熱処理による拡散領域の不純物濃度の低下を抑制する半導体装置を提供する。 - 特許庁

To provide a manufacturing method of a semiconductor device that can obtain superior electric characteristic by improving the end-part shape of an element diffusion layer in contact with an element isolation insulating film.例文帳に追加

素子分離絶縁膜に接する素子拡散層の端部形状を改善することにより、優れた電気的特性を得ることを可能とした半導体装置の製造方法を提供する。 - 特許庁

To provide a semiconductor device manufacturing method capable of easily forming a diffusion isolation layer whose depth reaches a rear face of a thick semiconductor substrate for a high breakdown voltage from its surface.例文帳に追加

高耐圧用の厚い半導体基板の表面から裏面に達する程度の深さの拡散分離層を容易に形成することのできる半導体装置の製造方法を提供すること。 - 特許庁

To attain miniaturization of a nonvolatile semiconductor storage device, eliminating the need for forming a LOCOS isolation region in an impurity diffusion layer that is to serve as a bit line.例文帳に追加

不揮発性の半導体記憶装置において、ビット線となる不純物拡散層の上にＬＯＣＯＳ分離領域を形成する必要をなくして、該装置の微細化を実現できるようにする。 - 特許庁

An impurity region 17 is formed in the semiconductor substrate 11 under the element isolation region 12, and a diffusion layer 18 is formed in a surface region in the semiconductor substrate 11.例文帳に追加

素子分離領域１２下の半導体基板１１内には不純物領域１７が形成され、半導体基板１１の表面領域には拡散層１８が形成されている。 - 特許庁

A diffusion layer 3, an element isolation insulating film 6, a silicon oxide film 7 are formed, then a polycrystalline silicon film to be a floating gate electrode 15 is deposited, and then the surface thereof is planarized by a CMP method.例文帳に追加

拡散層３、素子分離絶縁膜６、酸化シリコン膜７を形成後、フローティングゲート電極１５となる多結晶シリコン膜を堆積し、ＣＭＰにより表面を平坦にする。 - 特許庁

To obtain a stable contact resistance as well as to realize a low junction leakage, without having to carry out compensatory ion implantation in a contact hole, inside which the boundary between a diffusion layer and an element isolation is exposed.例文帳に追加

拡散層と素子分離との境界が内部で露出するコンタクトホールにおいて、補償イオン注入を行わずに低接合リークを実現するとともに安定したコンタクト抵抗を得る。 - 特許庁

The ion isolation area 32 brings a PSG film 13 being an interlayer isolation film into contact with the silicon board 10 through a groove 33 formed on a silicon oxidation film 12, and traverse diffusion to the circuit element area 31 of the alkali ion intruded from a chip edge 21 to the oxidation films 11, 12 is suppressed.例文帳に追加

イオン遮断領域３２は、層間絶縁膜であるＰＳＧ膜１３を、シリコン酸化膜１２に形成した溝３３を介してシリコン基板１０に接触せたもので、チップエッジ２１から酸化膜１１，１２に侵入するアルカリイオンの回路素子領域３１への横方向拡散を抑制する。 - 特許庁

In this semiconductor device formed in a semiconductor layer on an insulation film, the semiconductor layer is isolated by an inter-element isolation trench, and a side wall of the interelement isolation trench is provided with an anti-inversion layer comprising an impurity diffusion layer.例文帳に追加

本発明の半導体装置は、絶縁膜上の半導体層に形成された半導体装置において、前記半導体層が素子間分離溝によって分離され、前記素子間分離溝の側壁に不純物拡散層からなる反転防止層を有することを特徴とする - 特許庁

Further, the semiconductor device includes a channel stopper region (N-type channel stopper region 9) which is a first conductivity type, and has a higher impurity concentration than the impurity region and comes into contact with a bottom surface of the element isolation region 6 and a low-concentration diffusion region adjoining the element isolation region 6.例文帳に追加

更に、第１導電型であり、不純物領域よりも不純物濃度が高く、素子分離領域６の底面と、素子分離領域６に隣接する低濃度拡散領域の各々とに接しているチャネルストッパー領域（Ｎ型チャネルストッパー領域９）を有する。 - 特許庁

To prevent impurities from diffusing into an element isolation insulating film when a blocking insulating film is formed, and to suppress a bird's beak from occurring at a tunnel insulating film due to the diffusion of an oxidant into the element isolation insulating film, thereby preventing transistor characteristics of a memory cell from being deteriorated.例文帳に追加

ブロック絶縁膜の形成に伴う素子分離絶縁膜中への不純物拡散を抑制することができ、且つ素子分離絶縁膜中への酸化剤の拡散に起因するトンネル絶縁膜のバーズビーク発生を抑制することができ、メモリセルのトランジスタ特性の劣化を防止する。 - 特許庁

P type buried diffusion layers 2 are formed on an element isolation area of a P type Si substrate 1 and a division part area between a photodiode II and an NPN transistor I respectively, and an N type buried diffusion layer 3 is formed in an area of an NPN transistor I.例文帳に追加

Ｐ型Ｓｉ基板１の表層部の素子分離領域およびフォトダイオードＩＩとＮＰＮトランジスタＩとの分割部領域にＰ型埋め込み拡散層２をそれぞれ形成するとともに、ＮＰＮトランジスタＩの領域内にＮ型埋め込み拡散層３を形成する。 - 特許庁

An n-type diffusion layer 210 is formed at one portion of the n-type epitaxial layer 202 that becomes a drain region, the Al wiring 207 is performed on it, and one end of the Al wiring 207 is connected to a p-diffusion layer 204 in the isolation layer 203, thus forming a Schottky barrier diode.例文帳に追加

ドレイン領域となるｎ型エピタキシャル層２０２の一部にｎ拡散層２１０を形成し、その上にＡｌ配線２０７を施し、そのＡｌ配線２０７の一方をｐアイソレーション層２０３の中のｐ拡散層２０４と接続して、ショットキバリアダイオードを形成する。 - 特許庁

The semiconductor device 100 includes a plurality of MOS transistors (high-voltage P-channel MOS transistors 11) each having an impurity region (N-type well region 51) of a first conductivity type and a low-concentration diffusion region (P-type offset diffusion region 3) of a second conductivity type, and the element isolation region 6.例文帳に追加

半導体装置１００は、第１導電型の不純物領域（Ｎ型ウェル領域５１）と、第２導電型の低濃度拡散領域（Ｐ型オフセット拡散領域３）を有する複数のＭＯＳトランジスタ（高圧ＰチャネルＭＯＳトランジスタ１１）と、素子分離領域６を有する。 - 特許庁

Between a p-gate diffusion region 23 on the left side and a p-gate diffusion region 23' on the right side on an n-type silicon substrate, and in between the CH1 and the CH2, a channel isolation region 29 is formed of an oxygen doped semi-insulating polycrystalline silicon film 35a doped with phosphorus.例文帳に追加

そして、Ｎ型シリコン基板上における左側のＰゲート拡散領域２３と右側のＰゲート拡散領域２３'との間であって、ＣＨ1とＣＨ2との間に、リンがドープされた酸素ドープ半絶縁多結晶シリコン膜３５aでなるチャネル分離領域２９が形成されている。 - 特許庁

The semiconductor device includes an MIS transistor comprising a semiconductor substrate having an element isolation region, a diffusion region formed on the semiconductor substrate, a gate electrode formed on the semiconductor substrate through a gate insulation film, and a silicide layer (3) formed on the diffusion region.例文帳に追加

素子分離領域を有する半導体基板と、前記半導体基板に形成された拡散領域と、前記半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、前記拡散領域上に形成されたシリサイド層（３）とを具備するＭＩＳトランジスタを含む半導体装置である。 - 特許庁

An isolation insulating layer 6 isolates a region where the source-drain region 11 is formed from the impurity diffusion region 14 for control gate by surrounding the periphery of the impurity diffusion region 14 for control gate while reaching the buried insulating layer 2 from the surface of the semiconductor layer 3.例文帳に追加

分離絶縁層６は、半導体層３の表面から埋め込み絶縁層２に達しながらコントロールゲート用不純物拡散領域１４の周囲を取り囲むことで、ソース／ドレイン領域１１が形成された領域とコントロールゲート用不純物拡散領域１４とを分け隔てている。 - 特許庁

Among them, in the area where the CMOS 20 is mounted, an n-type diffusion layer 15a and a p-type diffusion layer 16a as an element isolation layer are formed on an area just below a field oxide film 12c, 12d in such manner that the impurity concentration of the above area is increased.例文帳に追加

このうち、ＣＭＯＳ２０が搭載される領域では、フィールド酸化膜１２ｃ、１２ｄの直下の領域に同領域の不純物濃度が高められるかたちで素子分離層としてのＮ型拡散層１５ａ及びＰ型拡散層１６ａが形成されている。 - 特許庁

Also, a metal is embedded in a cavity, from which a silicon surrounded by a thick isolation material is removed to form a substrate through electrode, capable of removing diffusion of metal contamination, thereby enabling multilayer substrate.例文帳に追加

また、厚いアイソレイション材料で囲まれたシリコンを除去した空洞にメタルを埋め、金属汚染の拡散を防止した基板貫通電極を形成することにより、基板の積層を可能にする。 - 特許庁

In the end of the element isolation region, a p+ type impurity diffusion region 11 is formed selectively inside the surface of the silicon layer 4 so as to be buried inside the surface in a part of the STI 10.例文帳に追加

素子分離領域の端部において、シリコン層４の上面内には、ＳＴＩ１０の一部上面内に埋め込まれる格好で、ｐ^+型の不純物拡散領域１１が選択的に形成されている。 - 特許庁

Further, the solid-state imaging device has an electrode 53 which is formed on the first semiconductor region 23 existing between the floating diffusion region FD and the element isolation region 28, and to which a necessary bias voltage is applied.例文帳に追加

さらに、フローティングディフージョン領域ＦＤと素子分離領域２８の間に存在する第1の半導体領域２３上に形成され、所要のバイアス電圧が印加される電極５３とを有する。 - 特許庁

After forming an interlayer insulation film 10 and flattening it, emitter extraction electrodes 21 connected to the emitter layer (n-type diffusion layer 5) are so formed as to be connected to the silicide film 8 on the element isolation film 3.例文帳に追加

そして層間絶縁膜１０を設けて平坦化した後、素子分離膜３の上のシリサイド膜８に接続するように、エミッタ層（ｎ型拡散層５）につながるエミッタ引き出し電極２１を形成する。 - 特許庁

As described above, since activation annealing is performed by use of the radiant heat, it is possible to reduce a difference in temperatures between an end of an activation region and an element isolation region, similarly to the case of using a diffusion furnace.例文帳に追加

このように、輻射熱を用いて活性化アニールが行われるため、活性領域端と素子分離領域との温度差は、拡散炉を用いた場合と同様に小さくすることができる。 - 特許庁

The N+ diffusion region 15a is formed in a part of the P-type well 4a located at the bottom of an opening 13 penetrating an element isolation film 3a, from a surface of the P-type well 4a to a predetermined depth.例文帳に追加

Ｎ＋拡散領域１５ａは、素子分離酸化膜３ａを貫通する開口部１３の底に位置するＰ型ウェル４ａの部分に、その表面から所定の深さにわたり形成されている。 - 特許庁