「junction formation」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

When manufacturing the flow channel configured body 1, junction of a first resin formed member 2 to a second resin formed member 3 results in formation of a channel 5 by closing a channel forming groove 21 with the second resin formed member 3, and communication of a penetrated hole 32 for injecting the sample liquid to the channel 5.例文帳に追加

流路構成体１を製造する際、第１の樹脂成形部材２と第２の樹脂成形部材３とを接合すると、流路形成溝２１が第２の樹脂成形部材３で塞がれて流路５が形成されるとともに、試験液注入用の貫通穴３２が流路５に連通する。 - 特許庁

In this case, the Schottky barrier diode comprising the junction of a diffusion layer used in the formation of the circuit element to a metal wiring layer is used in the latch-up-operation preventing circuit of the parasitic thyristor so that with a smaller area, higher protective effect for the circuit than that of the conventional cases can be obtained.例文帳に追加

そして、回路素子の形成に用いられる拡散層と金属配線層の接合からなるショットキーバリアダイオードを寄生サイリスタラッチアップ動作防止用回路に用い、従来のものよりもより小面積で、より高い保護効果を得ることができるようにしてている。 - 特許庁

To provide a light-receiving element wherein a p-n junction capacity of the photodiode part of a semiconductor device is reduced as much as possible, to effectively utilize a photoproduction carrier, with suppression of such defects as the formation of void layer.例文帳に追加

半導体装置のホトダイオード部のｐｎ接合容量を極力低減し、光生成キャリアを有効に活用することが可能な受光素子を提供し、空乏層が形成される半導体領域の欠陥発生が抑制された受光素子を提供することを課題とする。 - 特許庁

To provide a manufacturing method of a ferromagnetic tunnel junction element of high MR ratio and high yield, whose film thickness is 1 μm or less and sheet resistance is 0.4 Ω or less having a foundation electrode with an upper surface of small irregularities by an inexpensive device without carrying out surface treatment after film formation.例文帳に追加

１μｍ以下の膜厚でシート抵抗が０．４Ω以下であり、かつ凹凸の小さな上部表面を有する下地電極を持つ、高ＭＲ比かつ高歩留まりの強磁性トンネル接合素子を、成膜後の表面処理を行うことなく、かつ安価な装置にて実現する製造方法を提供する。 - 特許庁

By using the high-resolution photosensitive polyimide for an insulating film for the upper and the lower electrodes of the superconducting tunnel junction element, forming via holes in the insulating layer is accomplished only by a lithography process, and as compared to the insulating film formation using a vacuum process based on prior arts, a high cost is reduced and the process steps are greatly simplified.例文帳に追加

高解像感光性ポリイミドを超伝導トンネル接合素子の上部及び下部電極の絶縁膜として用いることにより、絶縁層へのビアホール加工がリソグラフィ工程のみで達成され、従来の真空プロセスを用いる絶縁膜形成に比べて、多大なコストが軽減され、大幅に工程を簡略化できる。 - 特許庁

To provide a piezoelectric film lamination structure capable of preventing any exfoliation and crack from occurring owing to reduction in strength of a junction interface between a substrate material and a PZT film, upon heat treatment in formation of the PZT film and upon continuous driving as an actuator and having high reliability and excellent piezoelectric characteristics, and to provide its manufacturing method.例文帳に追加

ＰＺＴ膜形成時の熱処理時やアクチュエータとしての連続駆動時に、基板材料とＰＺＴ膜との接合界面の強度低下によるハクリやクラックなどが発生しない、高信頼性を有する圧電特性の優れた圧電膜積層構造体およびその製造方法を提供することを課題とする。 - 特許庁

With this composition, a recrystallization region of a molten ball 2 is shortened, thereby a bump height L is shortened and stabilized and a distance between a tip of the wire W and a discharge rod g is stabilized, which enables successive bump formation by preventing occurrence of machine stop due to a spark error and achieves improvement of long-term junction reliability.例文帳に追加

この組成であると、溶融ボール２の再結晶領域が短くなってバンプ高さＬが短く安定化し、かつ、ワイヤＷの先端と放電棒ｇの距離が安定するため、スパークエラーによるマシンストップが発生することなく連続でバンプ形成が可能となるとともに、長期接合信頼性を向上し得る。 - 特許庁

To provide a manufacturing method for a hetero-junction bipolar transistor improving a current gain β as HBT characteristics by preventing the damage of the surface of a base layer by an H_2 gas flow made to flow for preventing the formation of a transition layer (the layer composed of InGaPAs) on the interface of GaAs base/InGaP emitter.例文帳に追加

ＧａＡｓベース／ＩｎＧａＰエミッタ界面において、遷移層（ＩｎＧａＰＡｓからなる層）の形成を防止するために流すＨ_2ガスフローがベース層の表面を傷めるのを防止して、ＨＢＴ特性である電流利得βを向上させるヘテロ接合バイポーラトランジスタの製造方法を提供すること。 - 特許庁

A PN junction diode 22 which comprises an N type impurity diffusion region 21 and a P type semiconductor support substrate 11 by which padding formation is carried out after this embedded insulating film 12 has dissociated electrically SOI layer 13 is formed at a portion which is in the P type semiconductor support substrate 11, and touches the embedded insulating film 12.例文帳に追加

Ｐ型の半導体支持基板１１にあって埋込絶縁膜１２に接する部位に、該埋込絶縁膜１２によってＳＯＩ層１３とは電気的に分離された状態で埋め込み形成されるＮ型の不純物拡散領域２１とＰ型の半導体支持基板１１とからなるＰＮ接合ダイオード２２を形成した。 - 特許庁

To provide a manufacturing method of a semiconductor element capable of preventing overlap of a doped region by cell channel ion implantation with a junction region by source/drain ion implantation and damage of a substrate in isotropic etching for formation of a valve pattern of a valve-shaped recess, improving refreshing characteristics of the element, and stabilizing a process.例文帳に追加

セルチャネルイオン注入によるドーピング領域とソース／ドレインイオン注入による接合領域とのオーバーラップ、及び、バルブ型リセスのバルブパターン形成のための等方性エチング時の基板の損傷を防止し、素子のリフレッシュ特性の改善及び工程の安定化が可能な半導体素子の製造方法を提供すること。 - 特許庁

The magnetoresistance effect element 10 is manufactured by the method including a ferromagnetic layer formation process for forming a layer made of a ferromagnetic material on a substrate 14, and a patterning process for patterning the formed layer to set the maximum length of the nano-junction 12 for connecting the ferromagnetic layers 11, 13 to the Fermi length or smaller of the ferromagnetic material.例文帳に追加

こうした磁気抵抗効果素子１０は、基板１４上に強磁性材料からなる層を形成する強磁性層形成工程と、形成された層をパターニングして、前記２つの強磁性層１１，１３を連結するナノ接合部１２の最大長さを前記強磁性材料のフェルミ長以下にするパターニング工程とを有する方法により製造される。 - 特許庁

To provide a semiconductor device constituted so that a SOG (spin on glass) film is used in an element isolation region, and the degradation of junction leak characteristics due to formation of dislocation in an active region is suppressed when forming a transistor employing a LDD (Lightly doped drain), and a method of manufacturing the same.例文帳に追加

素子分離領域にＳＯＧ（ｓｐｉｎ ｏｎ ｇｌａｓｓ）膜を用いる構成で、ＬＤＤ（ｌｉｇｈｔｌｙ ｄｏｐｅｄ ｄｒａｉｎ）構造を採用するトランジスタを形成する場合に、活性領域に転位が形成されて接合リーク特性が悪化するのを抑制することができる構成の半導体装置及びその製造方法を提供する。 - 特許庁

To provide with a relatively simple process a semiconductor device that ensures airtightness of a semiconductor chip, avoids the adhesion of a resin to an element formation surface, and avoids the increase in manufacturing cost, and its manufacturing method in a junction reinforcement method that can be applied to the semiconductor device for handling a high-frequency signal ranging from a microwave band to a millimeter wave band.例文帳に追加

マイクロ波帯からミリ波帯までの高周波信号を取り扱う半導体装置に適用することができる接合部補強方法であって、半導体チップの気密性が確保され、素子形成面への樹脂の付着を回避でき、かつ比較的簡単な工程で製造コストの上昇を回避できる半導体装置及びその製造方法を提供する。 - 特許庁

To provide a microfabricated PN junction interface with good flatness by reducing low-frequency noise by solving problems of cooling within a range of, especially, 270 to 150°C during formation of a P-type region as a base before an N-type impurity is added such as a P-type wafer substrate of a MOS integrated circuit and a base region of an NPN transistor of a bipolar integrated circuit etc.例文帳に追加

ＭＯＳ集積回路のＰ型ウェーハ基板やバイポーラ集積回路のＮＰＮトランジスタのベース領域など、Ｎ型不純物を添加する以前の下地となるＰ型領域形成時の特に２７０〜１５０℃の範囲の冷却には問題があり、それらの問題を解決し低周波雑音を低減し、平坦性の良い微細化ＰＮ接合界面を提供する。 - 特許庁

A strip of thin-film layer 4 is formed at the upper section of the high-breakdown-voltage junction terminator structure for potentially separating the section between first and second reference circuit formation regions 1 and 2.例文帳に追加

第１、第２基準回路形成領域１、２間を電位的に分離する高耐圧接合終端構造上部に帯状の薄膜層４が形成され、この薄膜層４に形成されるツェナーダイオードは、高耐圧ＮＭＯＳ５、高耐圧ＰＭＯＳ６が設けられている箇所やコーナ箇所の曲線部分Ｂと、基準回路形成領域１、２端部と平行している直線部分Ｃとに形成される。 - 特許庁

To provide a semiconductor device and its manufacturing method capable of forming the film thickness of a metal silicide film formed in a source drain region to be thick without suffering from an increase of a junction leakage current even in the semiconductor device having a fully silicided gate electrode (full silicide gate electrode), and capable of forming the full silicide gate electrode and the metal silicide film in a one time silicide formation process.例文帳に追加

フルシリサイド化されたゲート電極（フルシリサイドゲート電極）を有する半導体装置であっても、接合リーク電流増大の問題なく、ソースドレイン領域に形成された金属シリサイド膜の膜厚を厚く形成することが可能であり、かつ一回のシリサイド形成工程でフルシリサイドゲート電極及び金属シリサイド膜を形成可能な半導体装置及びその製造方法を提供する。 - 特許庁

To provide a manufacturing method of a semiconductor element capable of reducing a leakage current in a storage electrode junction region by forming a gate having a stepped channel, by etching into a predetermined thickness a semiconductor substrate in a portion scheduled for a storage electrode contact and in an adjacent region thereof before the formation of an element isolation film that defines an active region.例文帳に追加

本発明は半導体素子の製造方法に関し、特に活性領域を定義する素子分離膜の形成前に格納電極コンタクトに予定されている部分及びその隣接領域の半導体基板を所定厚さにエッチングして段差のあるチャンネルを有するゲートを形成することにより、格納電極接合領域で漏洩電流を低減させて半導体素子のリフレッシュ特性を向上させることができる技術である。 - 特許庁