Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP5543076B2 - 電界効果トランジスタ用エピタキシャル基板 - Google Patents
[go: Go Back, main page]

JP5543076B2 - 電界効果トランジスタ用エピタキシャル基板 - Google Patents

電界効果トランジスタ用エピタキシャル基板 Download PDF

Info

Publication number
JP5543076B2
JP5543076B2 JP2008033334A JP2008033334A JP5543076B2 JP 5543076 B2 JP5543076 B2 JP 5543076B2 JP 2008033334 A JP2008033334 A JP 2008033334A JP 2008033334 A JP2008033334 A JP 2008033334A JP 5543076 B2 JP5543076 B2 JP 5543076B2
Authority
JP
Japan
Prior art keywords
layer
buffer layer
epitaxial
field effect
crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008033334A
Other languages
English (en)
Other versions
JP2008227479A (ja
Inventor
雅彦 秦
洋幸 佐沢
直宏 西川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co Ltd filed Critical Sumitomo Chemical Co Ltd
Priority to JP2008033334A priority Critical patent/JP5543076B2/ja
Publication of JP2008227479A publication Critical patent/JP2008227479A/ja
Application granted granted Critical
Publication of JP5543076B2 publication Critical patent/JP5543076B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
    • H10D30/4732—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT using Group III-V semiconductor material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/854—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs further characterised by the dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2921—Materials being crystalline insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3216—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H10P14/3248—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3416—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3438—Doping during depositing
    • H10P14/3441—Conductivity type
    • H10P14/3446—Transition metal elements; Rare earth elements

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)

Description

本発明は窒化物系３−５族半導体を用いた電界効果トランジスタ（以下ＦＥＴと称することがある）用のエピタキシャル基板に関する。
窒化物系３−５族半導体エピタキシャル基板を用いた電界効果トランジスタ（以下ＧａＮ−ＦＥＴと略称することがある）は、ＧａＮ層をチャネル層として駆動するように構成された電界効果トランジスタであり、従来のＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓ、ＩｎＧａＰ、ＡｌＩｎＧａＰ等のエピタキシャル半導体結晶層をチャネル層とした構造のＦＥＴに比べて、高い耐圧を有すること、耐熱性が高いこと、構成材料の環境負荷が小さいこと等から近年急速に注目を集めている素子である。
ＧａＮ−ＦＥＴには動作層の構造から種々の形式があるが、特に、格子定数が異なる窒化物半導体材料の界面近傍に誘起される二次元電子ガス（以下２ＤＥＧと称することがある）をチャネルとして駆動する形式のものは、ＧａＮ−ＨＥＭＴと呼ばれており、上記特徴に加えて、高周波特性に優れる、高い電力密度を有するなどの特徴を兼備し、実用化が強く期待されているものである。
ＧａＮ−ＨＥＭＴは、下地基板上に電子線エピタキシャル成長法（以下ＭＢＥ法と称することがある）、有機金属気相成長法（以下ＭＯＶＰＥ法と称することがある）などによりエピタキシャル結晶を積層し、これをフォトリソグラフィーにより所望のデバイス形状に加工して作られる。このようなＧａＮ−ＨＥＭＴの構造の例としては例えば文献が参照できる。
このようなＧａＮ−ＨＥＭＴ用のエピタキシャル基板の作製のための半導体結晶の積層方法として例えばＭＯＶＰＥ法を使用した場合、単結晶サファイヤ、単結晶シリコンカーバイド（以下ＳｉＣと称することがある）、単結晶シリコン等などの下地基板を反応炉中で加熱し、ここに原料ガスであるトリメチルガリウム、トリメチルアルミニウム、アンモニア、ドーパントガスを順次供給し、基板上で熱分解させることにより、ＡｌＮ緩衝層、アンドープＧａＮ層（以下ｕｄ−ＧａＮと称する）、アンドープＡｌＧａＮ（以下ｕｄ−ＡｌＧａＮと称する）、ｎ型ＡｌＧａＮ（以下ｎ−ＡｌＧａＮと称する）を順次堆積することにより、所定の層構造のエピタキシャル基板を得ることができる。
上に例示した層構造の場合、２ＤＥＧはｕｄ−ＡｌＧａＮ層とｕｄ−ＧａＮ層の界面に形成され、これがチャネルとなり、ＦＥＴとして動作する。ＡｌＮ緩衝層、及びｕｄ−ＧａＮ層のチャネルを含まない下層側（以下ｕｄ−ＧａＮ緩衝層と称する）は、用いられる下地基板とチャネル形成層の格子定数差、熱膨張係数差によるエピタキシャル成長時のミスマッチングを緩和し、欠陥の少ないチャネル層を形成するために導入されている。上述の単結晶サファイヤ、ＳｉＣ、単結晶シリコン等の下地基板はいずれもＧａＮ結晶との間に大きな格子定数差と熱膨張率差を有するため、これらの基板を用いたＦＥＴの作製においては、ｕｄ−ＧａＮ緩衝層が十分な緩衝効果を奏するようにするため、厚く（通常１μｍ以上）成長するのが一般的である。このような緩衝層については例えば非特許文献２が参照できる。
以下では一般的議論とするため非特許文献１、及び２におけるＡｌＮ緩衝層の役割を有する層を第一緩衝層、ｕｄ−ＧａＮ緩衝層の役割を有する層を第二緩衝層と呼ぶことにする。ＧａＮ−ＨＥＭＴの動作においては、ソース電極から注入された電流は、チャネル部のみを通ってドレイン電極に流入するのが理想であり、第一緩衝層、第二緩衝層に電流が流れるのは好ましくない。もし仮に第一緩衝層、第二緩衝層に電流が流れた場合、ゲート電極に電圧を印加することによりチャネルを電気的に空乏化させても、ソース電極とドレイン電極間に流れる電流は完全には遮断されない。これによりピンチオフ特性の悪化、ドレインリークの増加などの問題がおこる。また、この不要な電流成分は２ＤＥＧとは異なる低い移動度をもつため、高周波電圧でゲート電極を駆動する場合には周波数分散などの悪影響をおよぼす。さらにまた、これらの好ましくない不要な電流は隣接する他の素子へも流入し、隣接素子の閾値電圧を変動させるなどの干渉を引き起こす。
ＦＥＴに生じる上述した種々の問題を避けるには、第一緩衝層、第二緩衝層あるいはその一部を絶縁する、すなわちチャネル電流の大きさに比較して影響を無視しうるほどの電流しか流れないほどに高抵抗化することが有効である。この部分に高抵抗な層が形成さると、ソース電極から流入した電子はこの層に遮られ、それより下部には染み出さないため、ＦＥＴは容易にピンチオフできる。また、一般に窒化物３−５族単結晶は化学的、物理的安定性が極めて高く、基板に達するほど深い素子分離加工が極めて困難なのであるが、このように高抵抗層を導入した場合、高抵抗層までの深さについてのみ素子分離加工を実施しさえすれば、隣接素子への干渉を容易に防止できることにもなる。
しかしながら、高抵抗な窒化物３−５族単結晶をエピタキシャル成長するのは容易なことではない。一般的条件でエピタキシャル成長した窒化物３−５族単結晶は、たとえ故意に不純物添加をしていなくてもｎ型の高い伝導性を示しやすい。この理由として、窒化物３−５族単結晶が比較的高温で成長されるため、結晶中から解離圧の高い窒素原子が離脱しやすく、その空孔が自由電子を発生するためであるとする解釈や、気相成長法においては大気中より容易に混入する不純物である酸素の混入により窒化物３−５族単結晶で浅いドナー準位をもち、容易に自由電子を発生し２ｎ型の伝導性を与えるためとする解釈などがある。ＧａＮ結晶が示すｎ型伝導性の原因については例えば非特許文献３が参照できる。
また、結晶の積層構造に起因する理由もある。すなわち、上述のとおり窒化物３−５族単結晶は下地基板上との間に大きな格子定数差を有するため、結晶中には種々の結晶欠陥が多数存在する。この欠陥は欠陥種に固有の準位を有し、その中のあるものは容易にイオン化し、結晶に導電性をもたらす。
エピタキシャル結晶半導体を高抵抗化する方策のひとつとして、結晶中へ電荷補償型不純物を導入する方法がある。電荷補償型不純物とは、禁制帯中に電子を受容する深い準位を形成する不純物のことである。この不純物を含む層に流れ込んだ電子は、速やかにこの準位に捕獲され束縛される。したがって、この不純物を多量にドーピングした半導体層は極めて抵抗の高い層として振舞う。このような方策による高抵抗層の実現と、ＦＥＴに適用した場合の効果については周知であり、例えば砒化ガリウム系半導体では、エピタキシャル成長されたＡｌＧａＡｓ半導体結晶中に、酸素をドーピングすることにより深いアクセプタ準位を形成し、高抵抗のエピタキシャル層を実現した例が非特許文献４で参照できる。またこのエピタキシャル層をＦＥＴの緩衝層に適用して良好なピンチオフ特性を得た例が特許文献１で参照できる。
このような方策は窒化ガリウム系半導体でも有効であると期待でき、すでに種々の検討がなされ報告されている。例えば、非特許文献５では、ＭＢＥ法でＧａＮ結晶にベリリウム（Ｂｅ）をドープした緩衝層を用いたＧａＮ−ＨＥＭＴが報告されている。これによれば、ＧａＮ層はベリリウムをドープすることにより横方向のリーク電流が３桁も低減され、この層を緩衝層にもちいたＦＥＴではピンチオフ特性が著しく向上したことが報告されている。
また、非特許文献６ではＭＢＥでＧａＮ結晶に炭素（Ｃ）をドーピングした緩衝層の上にＡｌＧａＮ／ＧａＮのヘテロ構造をエピタキシャル成長した例が報告されている。これによれば、炭素をドーピングすることにより抵抗率１０6 Ωcmと極めて高抵抗なＧａＮ緩衝層が得られ、その上に積層されたＡｌＧａＮ／ＧａＮヘテロ構造に誘起された２ＤＥＧは移動度１２００ｃｍ2 ／Ｖ／Ｓと良好な特性が得られたと報告されている。
これらの報告によれば、これらの不純物をＧａＮ層にドーピングし、ＦＥＴに適用した場合、ＦＥＴの特性改善には一定の効果が期待できるとされている。
特許第２５６０５６２号公報 「３族窒化物半導体」、赤崎勇編著、倍風舘（１９９９）ｐ２９１ 「３族窒化物半導体」、赤崎勇編著、倍風舘（１９９９）ｐ１５７ Chris G. Van de Walle, Catherine Stampfl, J. Crystal Growth 189/190 (1998) 505-510. Sasajima Y., Fukuhara N., Hata M., Maeda T., Okushi,H., Power Semiconductor Materials and Devices Symposium, 425-430 (1997) D. S. Katzer, D. F. Storm, S. C. Binari, J. A. Roussos, B. V. Shanabrook, J. Crystal Growth 251 (2003) 481-486. J. B. Webb, H. Tang, S. Rolfe, J. A. Bardwell, Appl. Phys. Lett., 75 (1999) 953.
しかし、上述した従来技術にあっては、以下のような製造上の問題を有している。ベリリウムはきわめて強い毒性を有することが知られており、安全性及び環境への負荷がきわめて大きく、製造への適用は必ずしも現実的ではない。そして、炭素は窒化ガリウム結晶を構成するガリウム原子（以下Ｇａとする）、窒素原子（以下Ｎとする）よりも著しく原子半径が大きく（Ｇａ；０．７６Å、Ｎ；１．５７Å、Ｃ；２．４６Å）、高濃度に結晶中にドーピングすると結晶の格子間隔を乱し、結晶性を悪化させる問題がある。
また、ＭＯＶＰＥ法では炭素の原料ガスとして一般に四臭化炭素や四塩化炭素などが用いられるが、これらは分子内に臭素や塩素を有するため、反応炉に導入されると臭素ガスや塩素ガスを発生し、このガスがエピタキシャル層をエッチングして結晶性を低下させる問題がある。また、ＧａＮ結晶の成長ではガリウム原料ガスとしてテトラメチルガリウムやテトラエチルガリウムが一般に用いられるが、これらがＧａとして結晶化する反応では、同時にＣを放出し、これがエピタキシャル層に取り込まれることが知られている。この取り込み量は気層成長のパラメーターである成長速度、成長圧力等により俊敏に変化する。すなわちＭＯＶＰＥ法においてＣ濃度は他のドーピング材料の様に反応炉へのＣ前駆体の流入量制御のみで精度良くコントロールすることが難しいという問題がある。
また、上記のような製造上の問題点を回避して製造できたとしても、補償不純物が層中に存在するとＦＥＴ特性に別の不具合をもたらす場合がある。すなわち、補償不純物とは本来の正常状態において電子を捕獲し不動化するものであるため、補償不純物がチャネル層近傍に拡散することによりＦＥＴ動作にかかわるチャネル電子の走行そのものへも影響を及ぼすものである。その影響は１−５特性でのキンク４００の発生など、ＦＥＴにとって好ましくない波形の乱れとなって現れる。
本発明の目的は、従来技術における上述の問題点を解決することができる電界効果トランジスタ用エピタキシャル基板を提供することにある。
本発明の目的は、上記の実情に鑑み、製造において安全にかつ濃度の制御性よくドーピングでき、それにより高い抵抗率を有する結晶層を基板と動作層の間に、動作層から適当な距離を置いて配置することによりＦＥＴとして良好な特性を有する電界効果トランジスタ用エピタキシャル基板を提供することである。
本発明の一の態様においては、下地基板と動作層との間にＧａを含む窒化物系３−５族半導体エピタキシャル結晶が設けられて成る電界効果トランジスタ用エピタキシャル基板において、窒化物系３−５族半導体エピタキシャル結晶が、ＡｌＮからなる第一の緩衝層と、第一緩衝層の動作層側に積層されたＡｌＧａＮからなる第二の緩衝層とを含んでおり、第二の緩衝層は、補償不純物元素としてＭｎが添加された高抵抗結晶層であり、補償不純物元素の濃度は、１Ｅ１８ｃｍ −３ 〜２Ｅ１９ｃｍ −３ であり、かつ、高抵抗結晶層と動作層との間に設けられた、空乏状態を維持できる程度の下限の濃度の微量アクセプター不純物を含有する高純度エピタキシャル結晶層を含んでいることを特徴とする電界効果トランジスタ用エピタキシャル基板が提供される。
本発明の他の態様においては、第一の緩衝層および／もしくは第二の緩衝層に含まれる補償不純物がＶ、Ｃｒ、Ｍｎ、Ｆｅのうちいずれかである電界効果トランジスタ用エピタキシャル基板が提案される。
本発明の他の態様においては、第一の緩衝層および／もしくは第二の緩衝層に含まれる補償不純物がＭｎである電界効果トランジスタ用エピタキシャル基板が提案される。
本発明の他の態様においては、第一の緩衝層および／もしくは第二の緩衝層に含まれる補償不純物濃度が１Ｅ１０ｃｍ−３〜１Ｅ２０ｃｍ−３である電界効果トランジスタ用エピタキシャル基板が提案される。
本発明の他の態様においては、高純度エピタキシャル結晶層に含まれるアクセプター不純物がＭｇ，Ｍｎ、Ｚｎのいずれかである電界効果トランジスタ用エピタキシャル基板が提案される。
本発明の他の態様においては、第一の緩衝層がＡｌＮもしくはＧａＮである電界効果トランジスタ用エピタキシャル基板が提案される。
本発明の他の態様においては、第一の緩衝層がＡｌＮである電界効果トランジスタ用エピタキシャル基板が提案される。
本発明の他の態様においては、第二の緩衝層がＡｌｘＧａ１−ｘＮ（０≦ｘ≦０．２）である電界効果トランジスタ用エピタキシャル基板が提案される。
本発明の他の態様においては、第二の緩衝層の厚さが１００００Åより厚い電界効果トランジスタ用エピタキシャル基板が提案される。
本発明の他の態様においては、高純度エピタキシャル結晶層の厚さが２００Å以上である電界効果トランジスタ用エピタキシャル基板が提案される。
本発明の他の態様においては、高純度エピタキシャル結晶層の（０００４）面からのＸＲＤロッキングカーブの半値幅が３０００秒以下である電界効果トランジスタ用エピタキシャル基板が提案される。
本発明の他の態様においては、電界効果トランジスタ用エピタキシャル基板を用いて作られた電界効果トランジスタが提案される。

本発明によれば、ＦＥＴとして良好な特性を有する電界効果トランジスタ用エピタキシャル基板を、安全にかつ濃度の制御性よく生産できる。
以下、図面を参照して本発明の実施の形態の一例につき詳細に説明する。
図１は、本発明による電界効果トランジスタ用エピタキシャル基板の実施の形態の一例を説明するための模式的層構造図である。ここでは、ＧａＮ−ＨＥＭＴ用エピタキシャル基板の場合を例にとって説明する。
本発明によるＦＥＴ用エピタキシャル基板１０は、下地基板１の上に、Ｇａを含む窒化物系３−５族半導体エピタキシャル結晶が設けられており、さらにその上に動作層が設けられている層構造を有している。ここでは、下地基板１の上に、ＭｎがドープされたＡｌＮ第一緩衝層２、ＭｎがドープされたＡｌＧａＮ第二緩衝層３、及びｕｄ−ＧａＮ高純度エピタキシャル結晶層４がこの順序で積層されており、これによりＧａを含む窒化物系３−５族半導体エピタキシャル結晶が設けられている。そして、ｕｄ−ＧａＮ高純度エピタキシャル結晶層４の上には、ｕｄ−ＡｌＧａＮ層５が動作層として積層されている。
ＡｌＮ第一緩衝層２は、Ｇａ又はＡｌを含む緩衝層であればよく、ＡｌＧａＮ第二緩衝層３も同様に、Ｇａ又はＡｌを含む緩衝層であればよい。
ＡｌＮ第一緩衝層２及びＡｌＧａＮ第二緩衝層３にはＭｎがドープされ、これによりＡｌＮ第一緩衝層２及びＡｌＧａＮ第二緩衝層３は、いずれも高抵抗結晶層とされている。Ｍｎは、緩衝層を高抵抗結晶層とするためにドープする補償不純物元素の一例であり、補償不純物元素をＭｎに限定する趣旨ではない。補償不純物元素は、周期律表においてＧａと同一周期にあり、且つ原子番号の小さい元素であればよい。例えば、Ｍｎに代えて、Ｖ、Ｃｒ、Ｆｅであってもよい。また、本実施の形態では、ＡｌＮ第一緩衝層２、ＡｌＧａＮ第二緩衝層３の両方にＭｎをドープして両層を高抵抗結晶層としているが、ＡｌＮ第一緩衝層２又はＡｌＧａＮ第二緩衝層３のいずれか一方のみを高抵抗結晶層とするだけでもよい。
このように、ＡｌＮ第一緩衝層２、ＡｌＧａＮ第二緩衝層３のいずれか一方を高抵抗結晶層とすることにより、ＦＥＴ動作のための電流が動作層以外に流れるのを有効に阻止することができる。
ｕｄ−ＧａＮ高純度エピタキシャル結晶層４は、ｕｄ−ＡｌＧａＮ層５で発生する２ＤＥＧを円滑にソース−ドレイン間に流すことができるようにするために設けられている。この目的を達成するため、ｕｄ−ＧａＮ高純度エピタキシャル結晶層４は、無添加もしくは空乏状態を維持できる程度の微量アクセプタ不純物を含有する高純度のエピタキシャル結晶層として形成されている。
ＦＥＴ用エピタキシャル基板１０は、ＭＯＶＰＥ法、ＭＢＥ法、ハイドライド気層成長法などを用いてエピタキシャル結晶を積層して製造することができる。以下、ＭＯＶＰＥ法で成長したＦＥＴ用Ｍｎドープ窒化物結晶を有する図１に示す層構造のＧａＮ−ＨＥＭＴの作製例を、図２を参照して詳細に説明する。
図２はＭＯＶＰＥ用成長装置の一例の概略図である。高圧ガスボンベ１１８内のキャリアガスは、減圧弁１１９を通り、マスフローコントローラ（以下ＭＦＣとする）１０１により流量制御され、恒温層１０２で所望の温度に制御された容器１０３内に導入され、容器１０３内の３族原料中でバブリングされる。このバブリングにより容器１０３の空隙は恒温層１０２の温度で定まる蒸気圧の３族原料で満たされ、この蒸気圧とキャリアガス流量に応じた量の３族原料ガスが反応炉１０７に導入される。
このようにして制御される３族原料の流量は通常１０Ｅ−３〜１０Ｅ−５ｍｏｌ／ｍｉｎの範囲である。結晶成長に用いる３族原料としては、トリメチルガリウム（以下ＴＭＧとする）、トリエチルガリウムなどのアルキルガリウムやトリメチルアルミニウム（以下ＴＭＡとする）、トリエチルアルミニウムなどのアルキルアルミニウムを所望の組成となるよう単独又は混合して用いる。これらの原料はＭＯＶＰＥ用のものが市販されているのでこれらを使用できる。
一方、５族原料であるアンモニアガスは高圧ガスボンベ１０４に充填されており、減圧弁１０５で減圧され、次いでＭＦＣ１０６で流量制御され、反応炉１０７内に導入される。アンモニアガスの導入量は通常３族原料ガスの５０倍から４００倍が一般的である。高圧ガスボンベ１１８に充填されているキャリアガスは、減圧弁１１９で減圧され、ＭＦＣ１００で流量制御されて反応炉１０７にも導入される。キャリアガスの流量は１０ＳＬＭ〜２００ＳＬＭの範囲が一般的である。ビスシクロペンタジエニルマンガン（以下ＥｔＣｐ２Ｍｎとする）も３族原料と同様の手法で反応炉１０７内に導入される。シランやジシランは５族原料と同様の手法で反応炉１０７内に導入される。
反応炉１０７内には下地基板１を保持するグラファイト製の基板ホルダ１１０が設置されている。この基板ホルダ１１０は回転機構を有している。また背面には抵抗加熱機（図示せず）が近接されており、基板ホルダ１１０を通して下地基板１を背面より加熱できる。この加熱は下地基板１の表面温度が、ＡｌＮ緩衝層の場合６５０℃〜８００℃程度に、ＧａＮ緩衝層下部及びＧａＮチャネル層、ＡｌＧａＮショットキー層の場合９５０℃から１１５０℃に制御するのが一般的である。反応炉１０７中に導入された原料ガス蒸気は、下地基板１の表面近傍で熱分解され、下地基板１上に結晶として成長する。残渣ガス及び未分解ガスは排気口１１２から排出される。
このような方法で反応炉１０９内に種々の原料ガスを導入することにより、ＳｉやＭｎがドーピングされた／されないＧａＮ結晶、ＡｌＧａＮ結晶、ＡｌＮ結晶を成長できる。なお、窒素原料としてはアンモニアを用いる。アンモニアは結晶成長に必要な高純度のものが市販されているのでこれを使用できる。ドーパントであるＭｎの原料としてはＥｔＣｐ２Ｍｎを用いる。ＥｔＣｐ２Ｍｎは結晶成長に必要な高純度のものが市販されているのでこれを使用できる。またシリコンの原料としてはジシランやモノシランを用いる。ジシランやモノシランは結晶成長に必要な高純度のものが市販されているのでこれを使用できる。キャリアガスとしては水素ガスや窒素ガスが単独あるいは混合して用いられる。水素ガスや窒素ガス結晶成長に必要な高純度のものが市販されているのでこれを使用できる。
以下、具体的に説明する。まず、洗浄した下地基板１の上にＭｎドープしたＡｌＮ第一緩衝層２を所定の厚みに成長した後、下地基板１の温度を所定の温度に変更し、３族原料ガスを切り替えてＭｎがドープされたＡｌＧａＮ第二緩衝層３を所定の厚さに成長する。下地基板１としては、サファイヤ単結晶基板、ＳｉＣ基板、シリコン単結晶基板などが使用できる。これら基板は半絶縁性のものが好ましいが、導電性のものも使用できなくはない。これら基板は結晶成長に必要な欠陥が少ないものが市販されているのでこれらを使用できる。次いでマンガン原料ガス導入を停止し、ｕｄ−ＧａＮ高純度エピタキシャル結晶層４を所定の厚さに成長する。次いで原料ガスを切り替えて、ｕｄ−ＡｌＧａＮ層５を所定の厚みで成長する。このようにして図１に示す構造のＦＥＴ用エピタキシャル基板１０が得られる。
ＡｌＮ第一緩衝層２の厚みは５０Å〜２０００Åが一般的であるが、生産性と効果のバランスから１００Å〜２０００Åが好ましく、２００Å〜１０００Åがより好ましい。なお、ＡｌＮ第一緩衝層２の代わりに同様の厚みを有するＧａＮ緩衝層を用いることもできる。この場合は所望の組成になるように原料ガスを変更し、それ以外はＡｌＮ第二緩衝層２と同様の手法で成長できる。
ＡｌＧａＮ第二緩衝層３の厚みは、ＡｌＧａＮ第二緩衝層３が十分高抵抗でかつ、その上のｕｄ−ＧａＮ高純度エピタキシャル結晶層４に良好な結晶性を与えられるよう決定すればよい。結晶性の判定はＸＲＤのロッキングカーブ測定でおこなうことができる。測定対象とする結晶面としては例えば（０００２）面が使用できる。この面を測定した場合、良好な特性が得られる目安としてはピークの半値幅が３００秒以下である。このような厚みとしては、成長条件に著しく依存するが、一般に５０００Å以上が好ましいが、好ましくは１００００Åより厚く、もっとも好ましくは１５０００Å以上である。上限は特に無いが工業生産では５００００Å以下が好ましい。
ｕｄ−ＧａＮ高純度エピタキシャル結晶層４の厚みは、薄いとＡｌＧａＮ第二緩衝層３の補償不純物が形成する深い準位が２ＤＥＧへ影響を与え電流電圧特性にキンクなどを生じさせるため、厚くする。このような範囲は２００Å以上であるが、より好ましくは５００Å以上であり、もっとも好ましくは２０００Å以上である。上限は特に無いが工業的には３００００Å以下である。
ｕｄ−ＡｌＧａＮ層５の厚みは、所望のピンチオフ電圧深さ、ｇｍ特性となるように設定できる。しかし、厚くするとｕｄ−ＧａＮ高純度エピタキシャル結晶層４との格子ミスマッチングの影響が大きくなり結晶が劣化し、薄くするとゲート耐圧が劣化する弊害があるため、好ましくは５０Å〜８００Åであり、より好ましくは１００Å〜６００Å、さらに好ましくは２００Å〜４００Åである。
なお、ｕｄ−ＧａＮ高純度エピタキシャル結晶層４は、前述のとおり、ノンドープのＧａＮ結晶であってもｎ型の電導性を有している。これはｕｄ−ＡｌＧａＮ層５についても同じであり、この層の電子がチャネルに供給され２ＤＥＧが形成される。したがってチャネルの電子濃度を調整する目的で、ｕｄ−ＡｌＧａＮ層５の代わりにシリコンなどをドープし成長したｎ−ＡｌＧａＮ層を用いることもできる。しかし、ｎ−ＡｌＧａＮ層を用いた場合、不純物散乱により２ＤＥＧの移動度が低下する可能性があるので、これを避けるため、ｕｄ−ＡｌＧａＮ／ｎ−ＡｌＧａＮの積層構造とすることもできる。この場合は、ｕｄ−ＡｌＧａＮ層とｎ−ＡｌＧａＮ層の合計が上述の厚みとなるように設定すればよい。
Ａｌx Ｇａ1-x Ｎ第二緩衝層３のＡｌ組成ｘはｕｎ−ＧａＮ高純度エピタキシャル結晶層４の結晶性を悪化させない範囲で選択する。一般にこのような範囲として０≦ｘ≦０．２が可能であるが、より好ましくは０≦ｘ≦０．１、より好ましくは０≦ｘ≦０．０５である。
ｕｄ−ＡｌＧａＮ層５のＡｌ組成比は、その厚さ、所望する２ＤＥＧ濃度、ゲート耐圧などから決定される。すなわち、組成比を大きくすれば、理論的上はより多くの２ＤＥＧが発生するためトランジスタ動作を大電流化でき、またゲート耐圧も向上する。しかし、一方でｕｄ−ＧａＮ高純度エピタキシャル結晶層４との格子定数差が大きくなるため、特に層厚が厚い場合に結晶欠陥が発生しやすくなり、逆にゲート耐圧の劣化を招きかねない。このため、１０％〜４０％の範囲で設定することが好ましく、より好ましくは１５％〜３５％であり、さらに好ましくは２０％〜３０％である。
ＡｌＮ第一緩衝層２及びＡｌＧａＮ第二緩衝層３中の各補償不純物ドーピング濃度は、所望の抵抗値とＡｌＮ結晶の自然ドープされたバックグラウンドｎ型不純物濃度、すなわち自然ドープされたｎ型不純物濃度が高く、設計した層の厚みが薄い場合はドーピング濃度を高くする。逆に自然ドープされたｎ型不純物の濃度が低く、層を厚く設計した場合、ドーピング濃度は低くてもよい。これらの点と補償不純物のＧａＮエピタキシャル結晶中への固溶限界があること、及び極端に高濃度にすれば結晶性を悪化させる懸念があることなどから、補償不純物ドーピング濃度は１Ｅ１０〜５Ｅ２０ｃｍ-3が好ましいが、より好ましくは１Ｅ１３〜１Ｅ２０ｃｍ-3であり、さらに好ましくは１Ｅ１５〜２Ｅ１９ｃｍ-3であり、もっとも好ましくは１Ｅ１８〜２Ｅ１９ｃｍ-3である。
ｕｄ−ＧａＮ高純度エピタキシャル結晶層４のアクセプターのドーピング濃度は、この層が空乏化できる下限の濃度とする。高すぎると余剰のアクセプターがチャネルの電子をも捕獲し、キンクの発生などを引き起こす。このような濃度はｕｄ−ＧａＮ高純度エピタキシャル結晶層４のバックグラウンド濃度に依存する。バックグラウンド濃度が高ければドーピング濃度を高くする。バックグラウンド濃度が低く、アクセプターをドーピングしなくともｕｄ−ＧａＮ高純度エピタキシャル結晶層４が空乏化する場合はドーピングしなくともよい。一般的には０ｃｍ-3〜１Ｅ１７ｃｍ-3の範囲で決定する。
以上、本発明をＧａＮ−ＨＥＭＴの例の場合について説明したが、ｕｄ−ＧａＮ高純度エピタキシャル結晶層４より上部の構造を変えることにより、その他のＦＥＴ構造であるＭＯＤＦＥＴ、ＭＥＳＦＥＴ、ＭＩＳＦＥＴ用エピタキシャル基板などが作製可能である。
ＦＥＴ用エピタキシャル基板１０を以上のような層構造とすることにより、良好なピンチオフ特性、良好な素子間分離性、良好な周波数分散性を有するＦＥＴ用窒化物系エピタキシャル成長半導体結晶を提供することができる。また、上記のような優れた特性を有する半導体結晶を、高い安全性と高い濃度安定性をもって製造することができ、その工業的な意義はきわめて大きい。
以下に、実施例を示して本発明をさらに詳細に説明するが、本発明は以下の実施例により制限されるものではない。
（実施例１）
図２に示す装置を用い、図１に示した層構造のＦＥＴ用エピタキシャル基板を以下のようにして作製した。サファイヤ単結晶基板を６００℃に加熱し、キャリアガスとして水素を６０ＳＬＭ、アンモニアを４０ＳＬＭ、恒温槽温度３０℃に設定した容器からＴＭＡを４０ｓｃｃｍ流し、恒温槽温度を３０℃に設定した容器からＥｔＣｐ２Ｍｎを（サンプル（ａ）では０ｓｃｃｍ、サンプル（ｂ）では２００ｓｃｃｍ、サンプル（ｃ）では１０００ｓｃｃｍ）流して、ＡｌＮ第一緩衝層を５００Å成長した。このときの成長速度は４７０Å／ｍｉｎであった。
次いで基板温度を１０４０℃に昇温し、ＴＭＡ流量を０ｓｃｃｍにしたのち、恒温槽温度３０℃に設定した容器からＴＭＧを４０ｓｃｃｍ流し、次いで恒温槽温度を３０℃に設定した容器からＥｔＣｐ２Ｍｎを（サンプル（ａ）では０ｓｃｃｍ、サンプル（ｂ）では２００ｓｃｃｍ、サンプル（ｃ）では１０００ｓｃｃｍ）流して、ＡｌＧａＮ第二緩衝層を３００００Å積層した。このときの成長速度は４７０Å／ｍｉｎであった。次いで基板を室温付近まで降温した後、反応炉より取り出した。
サンプル（ｃ）のＦＥＴ用エピタキシャル基板の第二緩衝層中のＭｎ濃度をＳＩＭＳ分析により求めたところ、２Ｅ１９ｃｍ-3であった。サンプル（ａ）、（ｂ）、（ｃ）のＦＥＴ用エピタキシャル基板のシート抵抗をそれぞれ測定した。サンプル（ａ）では４３４Ω/ □、サンプル（ｂ）では８０００Ω/ □、サンプル（ｃ）では４６８１１Ω/ □であった。このことから、Ｍｎが結晶中に取り込まれ、形成する深い準位が自然ドープされたｎ型キャリアを有効に補償して減少せしめ、極めて高い抵抗率のエピタキシャル半導体結晶ができていることがわかった。
（実施例２）
図２に示す装置を用い、図３に示す層構造のＧａＮ−ＨＥＭＴを作製した。図３において、図１の各部と対応する部分には同一の符号を付してある。先ず、下地基板１としてのサファイヤ単結晶基板を６００℃に加熱し、キャリアガスとして水素を６０ＳＬＭ、アンモニアを４０ＳＬＭ、恒温槽温度３０℃に設定した容器からＴＭＡを４０ｓｃｃｍ流し、恒温槽温度を３０℃に設定した容器からＥｔＣｐ２Ｍｎを（サンプル（ｄ）では０ｓｃｃｍ、サンプル（ｅ）、（ｆ）では１０００ｓｃｃｍ）流して、ＡｌＮ第一緩衝層２を５００Å成長した。そのときの成長速度は４７０Å／ｍｉｎであった。
次いで基板温度を１０４０℃に昇温し、ＴＭＡ流量を０ｓｃｃｍにしたのち、恒温槽温度３０℃に設定した容器からＴＭＧを４０ｓｃｃｍ流し、次いで恒温槽温度を３０℃に設定した容器からＥｔＣｐ２Ｍｎを（サンプル（ｄ）では０ｓｃｃｍ、サンプル（ｅ）、（ｆ）では１０００ｓｃｃｍ）流して、ＧａＮ第二緩衝層３を１０５０Ａ積層した。
次いでＥｔＣｐ２Ｍｎ流量を０ｓｃｃｍとし高純度エピタキシャル結晶層としてｕｄ−ＧａＮ高純度エピタキシャル結晶層４を（サンプル（ｅ）では１００Ａ、サンプル（ｄ）、（ｆ）では１０００Ａ）成長した。
次いでＴＭＧの流量を１００ｓｃｃｍに変更し、高温槽温度３０℃の容器からＴＭＡを３３ｓｃｃｍ流し、Ａｌ組成０．２５のｕｄ−ＡｌＧａＮ層５を２５０Å成長した。このときの成長速度は４８０Å／ｍｉｎであった。
次いで基板を室温付近まで降温した後、反応炉より取り出した。得られた試料にホトリソグラフィー法によりレジストパターンを形成した後、塩素ガスを用いたＥＣＲプラズマドライエッチングにより、２０００Åの深さまで素子分離溝３０４を形成した。ドライエッチングの条件は塩素圧力１．５Ｅ−２Ｐａ、プラズマ電流４００マイクロワット、印加電圧８０Ｖであり、このときのエッチングレートは９０Å／ｍｉｎであった。
次いで、同じくホトリソグラフィー法でソース電極及びドレイン電極形状にレジスト開口を形成し、Ｔｉ／Ａｌ／Ｎｉ／Ａｕ金属膜を２００Å／１５００Å／２５０Å／５００Åの厚みに蒸着法で積層した。次いで試料をアセトンに浸漬することにより、レジストと金属膜をリフトオフしたのち、窒素雰囲気内８００℃で３０秒ＲＴＡ処理を施し、ソース電極３０１とドレイン電極３０３を形成した。
次いで、同じくホトリソグラフィー法にてゲート電極形状の開口を形成し、開口部を酸素プラズマによりアッシング処理した。アッシングの条件は酸素圧力１３０Ｐａ、プラズマ電力１００Ｗ、アッシング時間１分とした。次いで、Ｎｉ／Ａｕ金属膜を２００Å／１０００Åの厚みに蒸着法で形成し、ソース電極と同様の手法でリフトオフし、ゲート電極３０２を形成した。ゲート電極と同じ手法でパッド電極を形成した。
このようにして、図３に示す構造のゲート長２μｍ、ゲート幅３０μｍのＧａＮ−ＨＥＭＴを作成した。
次いで実施例２によって得られたＧａＮ−ＨＥＭＴのＤＣ電圧印加時の電流―電圧特性を測定した。図４にサンプル（ｄ）、（ｅ）、（ｆ）の各結果を示す。ＧａＮ層にＭｎをドープしているサンプル（ｅ）、（ｆ）ではゲート電圧を−７Ｖ印加した場合のドレイン電流はゼロになっている（すなわちピンチオフしている）が、ドープしていないサンプル（ｄ）ではゼロになっておらずピンチオフしなかった。また、同様にＭｎをドープした（ｅ）、（ｆ）を比較した場合、高純度エピタキシャル結晶層が薄いサンプル（ｅ）では電流―電圧曲線においてキンクが発生した。
サンプル（ｅ）、（ｆ）においてピンチオフが得られたのは、ＡｌＮ第一緩衝層２及びＧａＮ第二緩衝層３にＭｎを適切な濃度にドーピングした効果であって、高抵抗なバッファー層が形成された効果である。
また、電流―電圧特性の評価において、サンプル（ｅ）にキンクが見られ、サンプル（ｄ）及び（ｆ）においてキンクが見られなかったことは、サンプル（ｄ）、（ｆ）においてドーパント無添加の層が適切な厚みに存在することにより形成された、動作層と高抵抗な緩衝層との間の空乏層の効果である。
（実施例３）
図１に示すＦＥＴ用エピタキシャル基板を作製した。ここでは、ＡｌＮ第一緩衝層とＡｌＧａＮ第二緩衝層作製する際のＥｔＣｐ２Ｍｎの流量を変化させ３つのサンプル（ｇ）、（ｈ）、（ｉ）を作製した。なお、これらの流量以外については実施例１の場合と同様にしてサンプル（ｇ）、（ｈ）、（ｉ）を作製した。
サンプル（ｇ）、（ｈ）、（ｉ）につき、第二緩衝層中のＭｎ濃度をＳＩＭＳ分析により評価すると共に、シート抵抗を評価した。その結果を実施例１の場合の結果と合わせて図５に表として示した。
図５に示した結果のうち、第二緩衝層中のＭｎ濃度とシート抵抗との関係を図６に示した。Ｍｎ濃度に対するシート抵抗値はＭｎ濃度が１Ｅ１８ｃｍ-3付近に偏曲点を有し、１Ｅ１８ｃｍ-3以上でほぼ一定の高抵抗な値を示すことがわかった。この実験結果と実施例２の結果とを考え合わせると、良好なピンチオフ特性を有するＦＥＴを作製するのは、第二緩衝層のＭｎ濃度は１Ｅ１８〜２Ｅ１９ｃｍ-3とするのがもっとも好ましいことがわかった。
本発明の実施形態の一例のを示す模式的構造図。 ＭＯＶＰＥ用成長装置の一例の概略図。 実施例２で得られたＧａＮ−ＨＥＭＴの模式的構造を示す図。 実施例２で得られたＧａＮ−ＨＥＭＴのＤＣ電圧印加時の電流―電圧特性を示すグラフ。 実施例１、３のサンプルにつき、第二緩衝層中のＭｎ濃度及びシート抵抗の評価結果を表にして示す図。 実施例３における第二緩衝層中のＭｎ濃度とシート抵抗との関係を示す図。
符号の説明
１ 下地基板
２ ＡｌＮ第一緩衝層
３ ＡｌＧａＮ第二緩衝層
４ ｕｄ−ＧａＮ高純度エピタキシャル結晶層
５ ｕｄ−ＡｌＧａＮ層
１０ ＦＥＴ用エピタキシャル基板
１００、１０１、１０６ マスフローコントローラー
１０２ 恒温層
１０３ 容器
１０４、１１８ 高圧ガスボンベ
１０５、１１９ 減圧弁
１０７ 反応炉
１０８ 抵抗加熱機
１１０ 基板ホルダ
１１２ 排気口
３０１ ソース電極
３０２ ゲート電極
３０３ ドレイン電極
３０４ 素子分離溝
４００ キンク

Claims (5)

  1. 下地基板と動作層との間にＧａを含む窒化物系３−５族半導体エピタキシャル結晶が設けられて成る電界効果トランジスタ用エピタキシャル基板において、
    該窒化物系３−５族半導体エピタキシャル結晶が、
    ＡｌＮからなる第一の緩衝層と、該第一緩衝層の前記動作層側に積層されたＡｌＧａＮからなる第二の緩衝層とを含んでおり、
    前記第二の緩衝層は、補償不純物元素としてＭｎが添加された高抵抗結晶層であり、前記補償不純物元素の濃度は、１Ｅ１８ｃｍ −３ 〜２Ｅ１９ｃｍ −３ であり、
    かつ、該高抵抗結晶層と前記動作層との間に設けられた、空乏状態を維持できる程度の下限の濃度の微量アクセプター不純物を含有する高純度エピタキシャル結晶層を含んでいることを特徴とする電界効果トランジスタ用エピタキシャル基板。
  2. 前記第二の緩衝層の厚さが１００００Åより厚い請求項１に記載の電界効果トランジスタ用エピタキシャル基板。
  3. 前記高純度エピタキシャル結晶層の厚さが２００Å以上である請求項１または２に記載の電界効果トランジスタ用エピタキシャル基板。
  4. 前記高純度エピタキシャル結晶層の（０００４）面からのＸＲＤロッキングカーブの半値幅が３０００秒以下である請求項１から３のいずれか一項に記載の電界効果トランジスタ用エピタキシャル基板。
  5. 請求項１から４のいずれか一項に記載の電界効果トランジスタ用エピタキシャル基板を用いて作られた電界効果トランジスタ。
JP2008033334A 2007-02-16 2008-02-14 電界効果トランジスタ用エピタキシャル基板 Expired - Fee Related JP5543076B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008033334A JP5543076B2 (ja) 2007-02-16 2008-02-14 電界効果トランジスタ用エピタキシャル基板

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007036626 2007-02-16
JP2007036626 2007-02-16
JP2008033334A JP5543076B2 (ja) 2007-02-16 2008-02-14 電界効果トランジスタ用エピタキシャル基板

Publications (2)

Publication Number Publication Date
JP2008227479A JP2008227479A (ja) 2008-09-25
JP5543076B2 true JP5543076B2 (ja) 2014-07-09

Family

ID=39690170

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008033334A Expired - Fee Related JP5543076B2 (ja) 2007-02-16 2008-02-14 電界効果トランジスタ用エピタキシャル基板

Country Status (8)

Country Link
US (1) US10340375B2 (ja)
JP (1) JP5543076B2 (ja)
KR (1) KR101553721B1 (ja)
CN (1) CN101611471B (ja)
DE (1) DE112008000409T5 (ja)
GB (1) GB2459422A (ja)
TW (1) TWI416597B (ja)
WO (1) WO2008099949A1 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5013218B2 (ja) * 2009-02-05 2012-08-29 日立電線株式会社 半導体エピタキシャルウェハの製造方法、並びに電界効果トランジスタの製造方法
JP5634681B2 (ja) * 2009-03-26 2014-12-03 住友電工デバイス・イノベーション株式会社 半導体素子
US20100308300A1 (en) * 2009-06-08 2010-12-09 Siphoton, Inc. Integrated circuit light emission device, module and fabrication process
US8674383B2 (en) * 2010-01-21 2014-03-18 Siphoton Inc. Solid state lighting device on a conductive substrate
US8722441B2 (en) 2010-01-21 2014-05-13 Siphoton Inc. Manufacturing process for solid state lighting device on a conductive substrate
US8816395B2 (en) 2010-05-02 2014-08-26 Visic Technologies Ltd. Field effect power transistors
KR20130059357A (ko) * 2010-05-02 2013-06-05 비식 테크놀로지스 엘티디. 전계 효과 파워 트랜지스터
JP2012033689A (ja) * 2010-07-30 2012-02-16 Sumitomo Electric Device Innovations Inc 半導体装置の製造方法
US8624292B2 (en) 2011-02-14 2014-01-07 Siphoton Inc. Non-polar semiconductor light emission devices
JP5919626B2 (ja) * 2011-02-25 2016-05-18 富士通株式会社 化合物半導体装置及びその製造方法
JP5624940B2 (ja) * 2011-05-17 2014-11-12 古河電気工業株式会社 半導体素子及びその製造方法
JP5546514B2 (ja) 2011-09-20 2014-07-09 古河電気工業株式会社 窒化物半導体素子及び製造方法
JP5883331B2 (ja) * 2012-01-25 2016-03-15 住友化学株式会社 窒化物半導体エピタキシャルウェハの製造方法及び電界効果型窒化物トランジスタの製造方法
US9165766B2 (en) * 2012-02-03 2015-10-20 Transphorm Inc. Buffer layer structures suited for III-nitride devices with foreign substrates
JP6015053B2 (ja) * 2012-03-26 2016-10-26 富士通株式会社 半導体装置の製造方法及び窒化物半導体結晶の製造方法
CN102903738B (zh) * 2012-09-06 2016-08-17 苏州晶湛半导体有限公司 Ⅲ族氮化物半导体器件及其制造方法
JP6119165B2 (ja) * 2012-09-28 2017-04-26 富士通株式会社 半導体装置
CN105229778B (zh) * 2013-06-06 2018-12-11 日本碍子株式会社 13族氮化物复合基板、半导体元件及13族氮化物复合基板的制造方法
US9735240B2 (en) * 2015-12-21 2017-08-15 Toshiba Corporation High electron mobility transistor (HEMT)
US10848127B2 (en) 2016-09-30 2020-11-24 Intel Corporation Film bulk acoustic resonator (FBAR) RF filter having epitaxial layers
JP7041461B2 (ja) * 2016-10-27 2022-03-24 株式会社サイオクス 半絶縁性結晶、ｎ型半導体結晶およびｐ型半導体結晶
CN106549040A (zh) * 2016-11-15 2017-03-29 电子科技大学 一种背势垒高电子迁移率晶体管以及制备方法
US10453947B1 (en) * 2018-06-12 2019-10-22 Vanguard International Semiconductor Corporation Semiconductor structure and high electron mobility transistor with a substrate having a pit, and methods for fabricating semiconductor structure
CN112567078B (zh) * 2018-08-17 2023-04-25 三菱化学株式会社 n型GaN结晶、GaN晶片以及GaN结晶、GaN晶片和氮化物半导体器件的制造方法
US11101378B2 (en) * 2019-04-09 2021-08-24 Raytheon Company Semiconductor structure having both enhancement mode group III-N high electron mobility transistors and depletion mode group III-N high electron mobility transistors
US11545566B2 (en) 2019-12-26 2023-01-03 Raytheon Company Gallium nitride high electron mobility transistors (HEMTs) having reduced current collapse and power added efficiency enhancement
JP7467182B2 (ja) * 2020-03-18 2024-04-15 住友化学株式会社 窒化物結晶基板の製造方法、窒化物結晶基板および積層構造体
TWI767219B (zh) * 2020-04-24 2022-06-11 環球晶圓股份有限公司 磊晶結構
US11362190B2 (en) 2020-05-22 2022-06-14 Raytheon Company Depletion mode high electron mobility field effect transistor (HEMT) semiconductor device having beryllium doped Schottky contact layers

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2560562B2 (ja) * 1991-04-30 1996-12-04 住友化学工業株式会社 エピタキシャル成長化合物半導体結晶
JP3754120B2 (ja) 1996-02-27 2006-03-08 株式会社東芝 半導体発光装置
US6121634A (en) * 1997-02-21 2000-09-19 Kabushiki Kaisha Toshiba Nitride semiconductor light emitting device and its manufacturing method
JP3752810B2 (ja) * 1997-11-26 2006-03-08 昭和電工株式会社 エピタキシャルウェハおよびその製造方法並びに半導体素子
JP2000068498A (ja) 1998-08-21 2000-03-03 Nippon Telegr & Teleph Corp <Ntt> 絶縁性窒化物膜およびそれを用いた半導体装置
JP4865189B2 (ja) 2002-02-21 2012-02-01 古河電気工業株式会社 ＧａＮ系電界効果トランジスタ
JP2004006568A (ja) * 2002-03-26 2004-01-08 Sumitomo Chem Co Ltd ３−５族化合物半導体の製造方法
US7209805B2 (en) * 2002-09-17 2007-04-24 Ricoh Company Ltd. Approach for managing power consumption of network devices
SG135924A1 (en) * 2003-04-02 2007-10-29 Sumitomo Electric Industries Nitride-based semiconductor epitaxial substrate, method of manufacturing the same, and hemt substrate
US7170095B2 (en) * 2003-07-11 2007-01-30 Cree Inc. Semi-insulating GaN and method of making the same
JP4530171B2 (ja) * 2003-08-08 2010-08-25 サンケン電気株式会社 半導体装置
JP4947877B2 (ja) * 2003-11-05 2012-06-06 古河電気工業株式会社 高電子移動度トランジスタ
US7135715B2 (en) * 2004-01-07 2006-11-14 Cree, Inc. Co-doping for fermi level control in semi-insulating Group III nitrides
JP4728582B2 (ja) * 2004-02-18 2011-07-20 古河電気工業株式会社 高電子移動度トランジスタ
JP4744109B2 (ja) * 2004-07-20 2011-08-10 トヨタ自動車株式会社 半導体装置とその製造方法
JP4650224B2 (ja) 2004-11-19 2011-03-16 日亜化学工業株式会社 電界効果トランジスタ
US7236053B2 (en) * 2004-12-31 2007-06-26 Cree, Inc. High efficiency switch-mode power amplifier
US7485512B2 (en) * 2005-06-08 2009-02-03 Cree, Inc. Method of manufacturing an adaptive AIGaN buffer layer
JP5140962B2 (ja) * 2005-10-28 2013-02-13 日亜化学工業株式会社 窒化物半導体基板の製造方法
JP2007149794A (ja) * 2005-11-25 2007-06-14 Matsushita Electric Ind Co Ltd 電界効果トランジスタ
JP3128178U (ja) * 2006-10-17 2006-12-28 サンケン電気株式会社 化合物半導体素子

Also Published As

Publication number Publication date
KR101553721B1 (ko) 2015-09-16
TWI416597B (zh) 2013-11-21
JP2008227479A (ja) 2008-09-25
WO2008099949A1 (ja) 2008-08-21
GB0915201D0 (en) 2009-10-07
DE112008000409T5 (de) 2009-12-24
US10340375B2 (en) 2019-07-02
KR20090122214A (ko) 2009-11-26
TW200845144A (en) 2008-11-16
CN101611471A (zh) 2009-12-23
CN101611471B (zh) 2012-10-31
GB2459422A (en) 2009-10-28
US20100019277A1 (en) 2010-01-28

Similar Documents

Publication Publication Date Title
JP5543076B2 (ja) 電界効果トランジスタ用エピタキシャル基板
JP5311765B2 (ja) 半導体エピタキシャル結晶基板およびその製造方法
CN103066103B (zh) 硅衬底上的iii族氮化物的衬底击穿电压改进方法
US20100244101A1 (en) Semiconductor device and method for manufacturing the same
US9312341B2 (en) Compound semiconductor device, power source device and high frequency amplifier and method for manufacturing the same
JP2011166067A (ja) 窒化物半導体装置
KR102293962B1 (ko) 반도체 장치의 제조 방법, 반도체 장치
JP6731584B2 (ja) 窒化物半導体装置および窒化物半導体基板
JP5436819B2 (ja) 高周波用半導体素子、高周波用半導体素子形成用のエピタキシャル基板、および高周波用半導体素子形成用エピタキシャル基板の作製方法
JP7602603B2 (ja) Ｉｉｉ族窒化物積層体
CN113921608B (zh) Iii族氮化物层叠物、半导体元件和iii族氮化物层叠物的制造方法
JP2006004970A (ja) 窒化物半導体薄膜の作製方法
JP2008072029A (ja) 半導体エピタキシャル結晶基板の製造方法
JP5746927B2 (ja) 半導体基板、半導体デバイスおよび半導体基板の製造方法
US20070069253A1 (en) Epitaxial substrate for field effect transistor
JP2004289005A (ja) エピタキシャル基板、半導体素子および高電子移動度トランジスタ
JP2013187461A (ja) 半導体素子およびその製造方法
JP5119644B2 (ja) Ｉｉｉ−ｖ族化合物半導体エピタキシャルウェハ
WO2022176412A1 (ja) 窒化物半導体エピタキシャル基板、その製造方法、及び、窒化物半導体装置
JP2012124530A (ja) 半導体エピタキシャル結晶基板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101025

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120309

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120315

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131022

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140430

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140508

R150 Certificate of patent or registration of utility model

Ref document number: 5543076

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees